CN1220492A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1220492A
CN1220492A CN98125582A CN98125582A CN1220492A CN 1220492 A CN1220492 A CN 1220492A CN 98125582 A CN98125582 A CN 98125582A CN 98125582 A CN98125582 A CN 98125582A CN 1220492 A CN1220492 A CN 1220492A
Authority
CN
China
Prior art keywords
wiring plate
semiconductor packages
semiconductor
carrier band
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98125582A
Other languages
English (en)
Inventor
东修一郎
冲永隆幸
江俣孝司
下石智明
和田环
西邦彦
增田正亲
管野利夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Publication of CN1220492A publication Critical patent/CN1220492A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10462—Flat component oriented parallel to the PCB surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10484—Obliquely mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/1078—Leads having locally deformed portion, e.g. for retention
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

通过将具有密封的存储芯片的载带封装(TCP)高密度地安装于布线板上,实现大存储尺寸的低轮廓外形电子装置(存储模块和存储卡)。更具体说,TCP由绝缘载带、形成于其一侧上的引线、密封有半导体芯片的封装树脂、及设置于两相对的短边上的一对支撑引线构成。一对支撑引线的作用是保持TCP与布线板的安装表面的恒定倾斜角度。通过改变垂直于安装表面的长度,可以将TCP安装成所需要的倾斜角度。

Description

半导体器件
本发明涉及半导体器件及电子装置，特别涉及低轮廓外形批量存储电子装置，其中带有密封的存储器芯片的载带封装(TCP)以高密度安装在布线板上。
关于在布线板上高密度安装密封半导体芯片的封装的方法，已提出将这些封装相对于布线板的安装表面倾斜排列的方法。
例如，日本公开的未审查专利申请平7(1995)-321441和平8(1996)-191127公开了几种安装结构，其中从树脂密封的封装的一侧伸出来的引线以倾斜方向弯曲，将封装相对于布线板的安装表面倾斜地安装于其上，并且该封装由从封装的另一侧伸出的支撑部件支撑，以防止该封装脱落。
另外，日本公开的未审查专利申请平4(1992)-65135公开了一种安装结构，其中从载带封装的一端伸出的引线弯曲成一定的角度，载带封装相对于布线板的安装表面垂直或倾斜地安装。
然而，许多常规倾斜安装结构中，每个封装以相对于布线板的安装表面成45度以上的角倾斜，所以在将封装安装于安装板的两面时，其厚度增大，因而难以应用于严格限制了高度的低轮廓外形电子装置，例如存储模块和存储卡。
因此，本发明目的是提供一种低轮廓外形电子装置，其芯片封装以很高的密度安装于布线板的两面上，且布线板的厚度(高度)保持较小。
从以下的说明和各附图中可以更清楚本发明的上述和其它目的及新颖的特征。
下面简单地介绍一下本申请所公开的发明中有代表性的几个实例。
(1)本发明的半导体器件中，多个载带封装安装于布线板的至少一个表面上，多个载带封装中的每个都通过用于调整相对于布线板安装表面的倾斜角度的支撑引线倾斜地安装于布线板上。
(2)在(1)所述的半导体器件中，将按一个方向安装的多个载带封装安装成使它们在布线板的安装表面内交错排列，其中多根引线从每个载带封装中伸出。
(3)在(1)所述的半导体器件中，将安装于布线板的正面的多个载带封装和安装于布线板的背面位于与多个安装于正面的载带封装相对位置的多个载带封装按以下方式安装，使从安装于正面的载带封装伸出的多根引线与从安装于背面的载带封装伸出的引线相对。
(4)在(1)所述的半导体器件中，多个载带封装中的每个的一部分位于相邻载带封装的下面。
(5)在(1)所述的半导体器件中，多个载带封装中的每一个借布线板和多根引线间的结合点以枢轴方式安装。
(6)在(1)所述的半导体器件中，从多个载带封装中的每一个伸出的多根引线中的每一根在半长度处形成有弯折。
(7)在(1)所述的半导体器件中，多个载带封装中的每一个安装成其相对于布线板的安装表面的倾斜角不大于45度。
(8)在(1)所述的半导体器件中，密封于多个载带封装中的每一个中的半导体芯片的背面是露出的。
(9)在(1)所述的半导体器件中，除多个载带封装外，布线板的空白区还安装有一个电子部件。
(10)在本发明的电子装置中，布线板和安装于该布线板的至少一个表面上的如(1)所述的多个载带封装容纳于一个基座中。
(11)在(10)所述的电子装置中，基座形成为在其一部分上有一个用于散热的开口。
(12)在(10)所述的电子装置中，在安装于布线板上的多个载带封装之间的间隙中插有大约与多个载带封装的安装高度相同的隔离垫。
(13)根据本发明的电子装置是一存储模块。
(14)根据本发明的电子装置是一存储卡。
参阅以下的说明并结合附图可以清楚本发明的这些和其它目的，各附图中：
图1是展示作为本发明一个优选实施例的存储模块的俯视图；
图2是展示上述优选实施例的侧视图；
图3是展示具有安装于其上的载带封装的布线板的正面的俯视图；
图4是展示具有安装于其上的载带封装的布线板的背面的俯视图；
图5是展示具有安装于其上的载带封装的布线板的短方向一侧的侧视图；
图6A是展示一个载带封装的俯视图，图6B是展示该载带封装的侧视图；
图7是展示载带封装利用支撑引线以倾斜的方式安装的情况下的侧视图；
图8是展示一种制造载带封装的方法的俯视图；
图9是展示形成于绝缘载带的一个面上的支撑引线的放大俯视图；
图10是展示将安装于载带封装上的半导体芯片的俯视图；
图11是展示一种制造该载带封装的方法的俯视图；
图12是展示制造该载带封装的方法的俯视图；
图13是展示制造该载带封装的方法的俯视图；
图14A和14B是展示安装载带封装的各种方法的示图；
图15是展示安装载带封装的方法的示图；
图16是展示安装载带封装的方法的示图；
图17A-17C是展示安装载带封装的各种方法的示图；
图18是展示安装载带封装的方法的示图；
图19是上述优选实施例的存储模块的电路图；
图20是展示一种修整载带封装的方法的示图；
图21是以放大方式展示容纳布线板的基座的俯视图；
图22是展示作为本发明另一优选实施例的存储模块的俯视图；
图23是展示上述另一优选实施例的存储模块的俯视图；
图24是展示隔离垫的放大示图；
图25A是展示作为本发明再一优选实施例的存储卡的正面的俯视图，图25B是展示其背面的俯视图；
图26A和26B是展示上述存储卡的侧视图；
图27A是展示上述存储卡的正面的俯视图，图27B是展示其背面的俯视图；
图28是展示隔离垫设置情况的示图；
图29A和29B是展示各种隔离垫的放大俯视图；
图30是上述存储卡的电路图。
下面结合各附图以实例的方式详细说明本发明。
优选实施例1：
图1是作为本发明一个优选实施例的电子装置的俯视图。图2是展示图1所示的电子装置的侧视图。
上述电子装置是一用作例如笔记本个人电脑的主存储器的双列直插式存储模块(DIMM)。如图所示，该存储器模块包括具有安装于其两侧上的多个载带封装(TCP)1的布线板2、和用于容纳该布线板2的基座3。基座3的一部分上具有使TCP1中产生的热散发出去的长切口19。
图3是展示具有安装于其上的TCP1的布线板2的上表面的俯视图。图4是展示具有安装于其上的TCP1的布线板2的背面的俯视图。图5是展示具有安装于其上的TCP1的布线板2的短边的侧视图。
布线板2由厚约0.4mm、高(短边)约25.4mm、宽(长边)约67.6mm的矩形玻璃环氧树脂片构成，沿布线板2的短边和长边在其上表面和背面上安装四行TCP1,TCP的总量为4×4=16(两表面上为32)。这些TCP1的每一个都密封一个形成有例如16兆位(Mbit)DRAM(动态随机存取存储器)的半导体芯片(未示出)。每个TCP1通过沿TCP1一侧排成行的多根引线4与布线板2电连接。
布线板2的一个长边上提供有连接器。该连接器设置于其正面和背面上，具有用于将该存储模块插入母板的插座的成行的多个端子(连接器管脚)5。另外，需要时，布线板2的其余区中安装有小电子部件6和7，例如片式电容和时钟发生器。
安装于布线板2上的32个TCP1都有相同的尺寸。这些TCP1都以相对于安装表面约8度的小倾斜角安装。这种安装结构中，包括其两面上的TCP1的布线板2的总厚度极小，符合高度规格严格的存储模块(最大总高度为3.8mm)的要求。
如图5所示，沿布线板2的短边排成一行的四个TCP1中，除布线板一端的那个TCP1外另三个TCP1安装成自身的一部分位于相邻TCP1之下。这种安装结构可以使安装密度高于所有的四个TCP1平铺安装于安装表面上的安装密度。如上所述，每个TCP1以不大于45度的小倾斜角安装，所以这三个TCP1中的每一个未被相邻TCP1覆盖的表面积增大，从而增大了致密安装的TCP1的散热能力。
如图5所示，在两相邻TCP1之间的重叠部分上沿布线板2的短方向提供微小的间隙S。即，这些TCP1安装成每一个都与另一个不接触。这种安装结构可以促进以相对于布线板2的安装表面倾斜安装的相邻TCP1间的间隙中空气对流，进而加强致密安装的TCP1的散热能力。
参考图3和4，安装于布线板2的每一面上的16个TCP1中，从布线板的左端算起最左边一行和第三行TCP1排列成它们的引线4到达布线板上部。另一方面，从布线板左侧算起的第二和第四行TCP1排列成它们的引线4到达布线板的下部(连接器一侧)。换言之，沿布线板2的长边排列的四行TCP1安装成每一行在安装表面上相对于另一个成180度交错。
上述安装结构可以使用于互连沿布线板2的长边的相邻两行TCP1的相同管脚的引线的布线组不与同一安装表面内的布线组交叉。因而，与按相同方向排列16个TCP1的安装结构相比，可以减少通过通孔从布线板2的一侧到另一侧布设的引线的数量。这种设置进而减少了通孔的数量，和布线的长度，因而可以在有限安装面积的布线板2上高密度地安装许多TCP1。
如图5所示，安装于布线板2一面上的TCP1和相对安装在另一面上的TCP1排列成使它们的引线4按相反的方向取向(图的左侧和右侧)。这种安装结构中，彼此相对且其间夹着布线板2的TCP1的管脚按相同的方向取向。因而，与安装于布线板2的两面上的TCP1以相同方向取向的安装结构相比，可以减少通过通孔从布线板2的一侧到另一侧布设的引线的数量。进而减少了通孔的数量和布线的长度，因此可以在安装面积有限的布线板2上高密度地安装许多TCP1。
参考图6A(TCP1的俯视图)和图6B(TCP1的侧视图)，TCP1具有绝缘载带8、设置于载带的一侧上的多根引线4、密封半导体芯片13的封装树脂9、及一对设置于两相对短边上的支撑引线10。如图7所示，支撑引线10的作用是保持TCP1与布线板2的安装表面的恒定倾斜角。改变与安装表面的垂直距离(L)可以按所要求的倾斜角安装TCP1。
为了制造上述TCP1，首先，制备一侧上形成有引线4和一对支撑引线10的绝缘载带8。应注意，绝缘载带8通常较长，图中只示出了它的一部分(只用于承载一个TCP)。
绝缘载带8例如由聚酰亚胺树脂形成。引线4和一对支撑引线10是通过腐蚀如叠置于绝缘载带8一面上的成卷铜箔形成的。引线4的一端(内引线部分4a的端部)延伸到其中装有半导体芯片的器件孔12内。每根引线4的外引线部分4c的根部4b宽于外引线的其它部分，目的是防止封装树脂9流出(在外引线4c端部的方向)，加固引线4，并防止封装树脂9分层。
如放大的图9所示，支撑引线10相对于TCP1的长边以一定角度(θ)向着短边在中间弯曲。调节该部分的弯曲角度(θ)确定TCP1安装于布线板2上的倾斜角(θ)。按本实施例，该弯曲角度(θ)设定为约8度。
接着，准备如图10A所示的半导体芯片13。芯片13在其主表面上形成有16兆位DRAM。在半导体芯片13的主表面上沿其长边在芯片的中心区还形成有多个键合焊盘14。用于电连接内引线4a的端部与焊盘14的金(Au)突点电极14a在其表面上与每个键合焊盘14连接，如图14B所示。
将半导体芯片13定位于绝缘载带8的器件孔12内，如图11所示。然后，利用未示出的已知内引线键合器将半导体芯片13的键合焊盘14通过Au突点电极14a与相应的内引线部分4a电连接。
如图12所示，用环氧型封装树脂9密封包括半导体芯片13和引线4a间的结合点的半导体芯片的主表面侧。
利用已知的切割和成形模具(未示出)，在图13所示的粗线(A-F)所示的位置处切割每根引线4的外引线部分4c、支撑引线10和一部分绝缘载带8，将支撑引线10在中间部分弯曲90度，并将引线4的外引线部分4c弯成图6B所示形状。
为了在布线板2上安装这样得到TCP1，利用真空喷嘴17吸持预先水平装于图14A所示的底盘11的凹处11a中的TCP1，并将之设置于图15所示的定位台21。此时，真空喷嘴17的端部由如橡胶等软部件或软树脂构成，在真空喷嘴17上提供有利用弹簧17a使该端部可垂直运动的负载移动机构。提供这些机构可以防止在TCP1被真空喷嘴17推下与定位台21紧密接触时，因真空喷嘴17的重量而导致的引线4和支撑引线10变形。另外，真空喷嘴17具有与TCP1相同的倾斜角(约8度)的底部，如图所示，以便TCP1以该倾斜角度被真空吸持保持不变。
如图17A-17C所示，其上设置TCP1的定位台在X和Y方向移动，以便相对于方形夹具22的参考点定位TCP1。然后，再以真空喷嘴吸持TCP1，使之根据预定的位置信息被运载到布线板2上的预定位置。如图18所示，用预先印刷的焊料膏将TCP1的引线4暂时附着到布线板2的轨迹18上。利用支撑引线10保持TCP1相对于安装表面的倾斜角恒定，回流焊料，以便将引线4焊接到轨迹(foot print)18上。
此时，为防止回流的焊料蔓延过引线4向上达到其根部4b(参见图8)，发生与相邻引线4的焊料熔合，即防止所谓的焊料桥失效发生，沿引线4在半途提供图中所示的弯折4D，以聚集焊料，防止焊料蔓延到根部4b。另外，该弯折4D的作用是转移或吸收因该弯折的形变而作用于引线4上的应力，从而防止引线4断裂。
在布线板2上安装TCP1时，支撑引线10不固定到布线板2上。这样做时，如果安装成其一部分位于相邻TCP1a之下的TCP1在安装后失效，则相邻的TCP1可以在布线板2和引线4之间的结合点附近抬起，如图20所示，可以容易地替换失效的TCP1。另外，在将TCP1安装于布线板2上时，需要时，可以同时安装如片式电容器等小型电子部件，和如CSP(芯片尺寸封装)等平面安装型LSI封装。
然后，将安装有TCP1的布线板2装于基座3中后，便完成了图1所示的存储模块。图19是作为本发明上述实施例的存储模块的电路图。
用于容纳布线板2的基座3是通过以下步骤形成的，冲压如铝(Al)等具有高热传导率的薄金属片，将所得薄金属片折成两部分，并在这两部分之间插入布线板2。该结构可以防止安装于布线板2上的TCP1变形。这样做时，可以在安装于布线板2上的两TCP1之间插入图24所示形状的树脂片，作为隔离垫20，如图22和23所示。这种结构增强了存储模块的机械强度，进而防止了TCP1因在将存储模块插入母板的插座时作用于基座3上的很大的力而变形。隔离垫20借粘结剂或机械安插(insertion)固定于布线板2上。
优选实施例2：
作为本发明第二优选实施例的电子装置例如是用作笔记本个人电脑的外部辅助存储装置的存储卡。
图25A是展示将安装于这种存储卡中的布线板的正面的俯视图。图25B是展示该布线板的背面的俯视图。图26A是展示该布线板的一个长边的侧视图。图26B是展示该布线板的另一长边的侧视图。应注意，未示出用于安装布线板的基座。
在布线板30的正面上将八个TCP31安装成一行。在布线板30的背面上将32个TCP31安装成两行(两面上总共有40个TCP31)。在32个TCP的每一个中，密封例如形成有64兆位(Mbit)快速存储器的半导体芯片(未示出)。每个TCP31通过沿TCP31的一侧设置成一行的多根引线4与布线板30电连接。
布线板30的正面的其余部分设置有译码器32、微型计算机33、接口电路34、用于产生复位信号的TTL35，及时钟模块36。接口电路34为印制电路板基芯片(COB)结构，可以由如芯片尺寸封装(CSP)等平面安装型封装构成。布线板30的短边之一是一连接器，该连接器设置于其正面和背面下，具有成一行的多个端子(连接器管脚37)。
安装于布线板2上的40个TCP31都有相同的尺寸。如图26A和26B所示，每个TCP31安装成相对于安装表面成一小倾斜角度。该倾斜角可以由支撑引线10以与第一实施例相同的方式调节。除设置于布线板的一端的TCP31外，其余TCP31安装成使其一部分位于相邻的TCP的下面。两者的重叠部分间具有微小间隙。
上述安装结构可以保持其两面上安装有TCP31的布线板30的厚度(或高度)极小，符合高度规格严格的存储卡标准(最大为5mm)。上述安装结构还可以在安装尺寸有限的布线板30上高密度地安装许多TCP31。可以制造并在布线板30上以与上述优选实施例1相同的方式安装TCP31。
如图27A、27B和28所示，将图29A和29B所示的隔离垫38和39插入TCP31的间隙中，以增强存储卡的机械强度。隔离垫38设置于安装在布线板30正面上的8个TCP31周围。隔离垫39设置于安装在布线板30背面上的32个TCP31周围。
图30是如上所述制造的第二实施例的存储卡的电路图。
参考图25-29所述的存储卡构成例如图30所示的ATA(AT附件)卡系统。ATA卡遵守被用于存取硬盘驱动器的AT兼容计算机采用的接口和协议。PCMCIA(个人计算机存储卡国际协会)的标准化机构使这种卡标准化。
参考数字40表示对应于外部端子37的ATA卡的管脚连接器。通过这种外部端子37,ATA卡用PC(个人电脑)或PDA(个人数字助手)传输信号。外部端子的数量及其名称和数量由PCMCIA确定。
外部提供的数据和地址通过信号线41输入到栅阵列GA34。栅阵列GA控制外部PCMCIA接口、微型计算机MPU33、快速存储器FM31和快速存储器FM31与PCMCIA接口间的数据传输。通过局部数据总线和标识为42的局部地址总线进行卡内各元件间的数据和地址的传输。
MPU33接收外部提供的命令44，进行数据控制。外部提供的数据通过译码器DC被送到快速存储器FM31，用于读和写操作的高速数据处理。用于数据写入和数据读出的快速存储器FM31的选择由CEN(芯片启动)总线43控制。另外，为提高存储于快速存储器FM31中的数据的可靠性，MPU33进行ECC(错误检查和修正)(为控制每个扇区的再写入计数和控制对失效扇区的存取)和损耗水平(wear leveling)(平均再写入失效扇区的计数)。
尽管以特定的形式对本发明的优选实施例进行了说明，但该说明仅是例示性的，应理解，可以做出各种改变和变化，而不背离本发明所附权利要求书的精神实质或范围。

Claims (12)

1．一种半导体器件，包括：
布线板，所说布线板具有多个布线层和与所说多个布线层连接的多个端子；及
安装于所说布线板上的多个半导体封装；
所说多个半导体封装的每个具有
具有器件孔的矩形绝缘载带，
形成于其主表面上的具有集成电路和多个键合焊盘的矩形半导体芯片，所说半导体芯片设置于所说绝缘载带的所说器件孔内，
形成于所说绝缘载带的一个表面上的多根第一引线，所说多根第一引线的每一根具有在所说半导体芯片的所说主表面上延伸的第一部分，和与所说第一部分形成为一体且从所说绝缘载带的一个长边向外突出的第二部分，所说第一部分的端部电连接所说半导体芯片的所说多个键合焊盘中相应的一个，
形成于所说绝缘载带的一个表面上并从所说绝缘载带的短边向外突出的支撑引线，及
密封所说半导体芯片的所说主表面及所说第一引线的所说第一部分的树脂层；
其中
每个所说多个半导体封装的所说第一引线的所说第二部分的端部与所说布线板的所说多个端子中相应的一个连接，
每个所说多个半导体封装的所说支撑引线的端部与所说布线板接触，
每个所说多个半导体封装以预定倾斜角度安装于所说布线板上，所说倾斜角度由所说支撑引线在所说布线板厚度方向的长度限定，及
所说多个半导体封装按预定方向排列，每个所说多个半导体封装以平面方式与相邻的封装局部重叠。
2．根据权利要求1所述的半导体器件，其中所说预定倾斜角不大于45度。
3．根据权利要求1所述的半导体器件，其中相邻半导体封装设置成在平面重叠的区域具有预定的间隔。
4．根据权利要求1所述的半导体器件，其中每个所说多个半导体封装的所说第一引线的所说第二部分在与所说布线板的所说多个端子中的相应一个连接的端部和所说绝缘载带之间具有弯折。
5．根据权利要求1所述的半导体器件，其中每个所说多个半导体封装的所说半导体芯片的背面从所说树脂层露出。
6．根据权利要求1所述的半导体器件，其中在每个所说多个半导体封装的所说第一引线的所说第一部分和第二部分之间具有第三部分，所说第三部分宽于所说第一部分和所说第二部分，所说树脂层的边缘部分定位在所说第一引线的所说第三部分附近。
7．一种半导体器件，包括：
矩形布线板，所说布线板具有多个布线层和与所说多个布线层连接的多个端子，所说布线板具有沿第一方向延伸的一对长边和沿不同于所说第一方向的第二方向延伸的一对短边；
安装于所说布线板上的多个第一半导体封装；及
安装于所说布线板上的多个第二半导体封装；
所说多个第一半导体封装和所说多个第二半导体封装的每个具有
具有器件孔的矩形绝缘载带，
形成于其主表面上的具有集成电路和多个键合焊盘的矩形半导体芯片，所说半导体芯片设置于所说绝缘载带的所说器件孔内，
形成于所说绝缘载带的一个表面上的多根第一引线，所说多根第一引线的每一根具有在所说半导体芯片的所说主表面上延伸的第一部分，和与所说第一部分形成为一体且从所说绝缘载带的一个长边向外突出的第二部分，所说第一部分的端部电连接所说半导体芯片的所说多个键合焊盘中的相应一个，
形成于所说绝缘载带的一个表面上并从所说绝缘载带的短边向外突出的支撑引线，及
密封所说半导体芯片的所说主表面及所说第一引线的所说第一部分的树脂层；
其中
所说多个第一半导体封装和所说多个第二半导体封装中每一个封装的所说第一引线的所说第二部分的端部与所说布线板的所说多个端子中的相应一个连接，
所说多个第一半导体封装和所说多个第二半导体封装中每一个封装的所说支撑引线的端部与所说布线板接触，
所说多个第一半导体封装和所说多个第二半导体封装中每一个封装以预定倾斜角度安装于所说布线板上，所说倾斜角度由所说支撑引线在所说布线板厚度方向的长度限定，及
所说多个第一半导体封装沿所说第二方向从所说布线板的一个长边起排列，相邻的半导体封装以平面方式彼此重叠，
所说多个第二半导体封装沿所说第二方向从所说布线板的另一长边起排列，相邻的半导体封装以平面方式彼此重叠，及
所说多个第一半导体封装和所说多个第二半导体封装在所说第一方向相邻排列。
8．根据权利要求7所述的半导体器件，其中所说预定倾斜角不大于45度。
9．根据权利要求7所述的半导体器件，其中相邻封装设置成在平面重叠的区域具有预定的间隔。
10．根据权利要求7所述的半导体器件，其中所说多个第一半导体封装和所说多个第二半导体封装中每一个封装的所说第一引线的所说第二部分在与所说布线板的所说多个端子中的相应一个连接的端部和所说绝缘载带之间具有弯折。
11．根据权利要求7所述的半导体器件，其中所说多个第一半导体封装和所说多个第二半导体封装中每一个封装的所说半导体芯片的背面从所说树脂层露出。
12．根据权利要求7所述的半导体器件，其中在所说多个第一半导体封装和所说多个第二半导体封装中每一个封装的所说第一引线的所说第一部分和所说第二部分之间具有第三部分，所说第三部分宽于所说第一部分和所说第二部分，所说树脂层的边缘部分定位在所说第一引线的所说第三部分附近。
CN98125582A 1997-12-17 1998-12-17 半导体器件 Pending CN1220492A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP347871/97 1997-12-17
JP34787197A JP3718039B2 (ja) 1997-12-17 1997-12-17 半導体装置およびそれを用いた電子装置

Publications (1)

Publication Number Publication Date
CN1220492A true CN1220492A (zh) 1999-06-23

Family

ID=18393168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98125582A Pending CN1220492A (zh) 1997-12-17 1998-12-17 半导体器件

Country Status (7)

Country Link
US (1) US6169325B1 (zh)
EP (1) EP0924764A3 (zh)
JP (1) JP3718039B2 (zh)
KR (1) KR19990063110A (zh)
CN (1) CN1220492A (zh)
SG (1) SG74680A1 (zh)
TW (1) TW459365B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111742383A (zh) * 2018-02-22 2020-10-02 阿维科斯公司 包括具有减少泄漏的超级电容器的电路

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335716B1 (ko) * 2000-05-23 2002-05-08 윤종용 메모리 카드
US6396711B1 (en) * 2000-06-06 2002-05-28 Agere Systems Guardian Corp. Interconnecting micromechanical devices
US6760229B2 (en) * 2000-10-18 2004-07-06 Hewlett-Packard Development Company, L.P. System for protecting electronic components
EP1332654B1 (en) * 2000-11-10 2005-01-12 Unitive Electronics, Inc. Methods of positioning components using liquid prime movers and related structures
US6418033B1 (en) * 2000-11-16 2002-07-09 Unitive Electronics, Inc. Microelectronic packages in which second microelectronic substrates are oriented relative to first microelectronic substrates at acute angles
JP2002204053A (ja) * 2001-01-04 2002-07-19 Mitsubishi Electric Corp 回路実装方法、回路実装基板及び半導体装置
KR100380107B1 (ko) * 2001-04-30 2003-04-11 삼성전자주식회사 발열체를 갖는 회로 기판과 기밀 밀봉부를 갖는 멀티 칩패키지
US6433413B1 (en) 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6686654B2 (en) * 2001-08-31 2004-02-03 Micron Technology, Inc. Multiple chip stack structure and cooling system
KR100429878B1 (ko) * 2001-09-10 2004-05-03 삼성전자주식회사 메모리 모듈과 그에 사용되는 인쇄회로기판
EP1333443A1 (en) * 2002-01-31 2003-08-06 Infineon Technologies AG Memory system
US6751113B2 (en) * 2002-03-07 2004-06-15 Netlist, Inc. Arrangement of integrated circuits in a memory module
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
AU2003256360A1 (en) * 2002-06-25 2004-01-06 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
JP3920195B2 (ja) * 2002-11-11 2007-05-30 新光電気工業株式会社 電子部品実装構造及びその製造方法
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
EP1471778A1 (en) * 2003-04-24 2004-10-27 Infineon Technologies AG Memory module having space-saving arrangement of memory chips and memory chip therefor
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
KR100513422B1 (ko) 2003-11-13 2005-09-09 삼성전자주식회사 집적회로 모듈의 구조
JP4674477B2 (ja) * 2005-03-03 2011-04-20 パナソニック株式会社 半導体モジュール
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
DE102005051497B3 (de) * 2005-10-26 2006-12-07 Infineon Technologies Ag Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl von gleichartigen Halbleiterchips
DE102005051998B3 (de) * 2005-10-31 2007-01-11 Infineon Technologies Ag Halbleiterspeichermodul
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
KR100715287B1 (ko) * 2006-04-26 2007-05-08 삼성전자주식회사 반도체 메모리 모듈
JP4116055B2 (ja) * 2006-12-04 2008-07-09 シャープ株式会社 半導体装置
US7443694B1 (en) * 2006-12-14 2008-10-28 Sun Microsystems, Inc. 25 degree tool-less expansion card bracket
EP2378911B1 (en) * 2008-11-21 2014-05-21 Boa Technology, Inc. Reel based lacing system
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8633576B2 (en) * 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
JP6500885B2 (ja) * 2016-12-20 2019-04-17 日亜化学工業株式会社 発光装置の製造方法
US9893037B1 (en) * 2017-04-20 2018-02-13 Nanya Technology Corporation Multi-chip semiconductor package, vertically-stacked devices and manufacturing thereof
US10734358B2 (en) * 2018-06-14 2020-08-04 Intel Corporation Multi-packaging for single-socketing
WO2023076900A1 (en) * 2021-10-27 2023-05-04 Atieva, Inc. Non-planar arrangement of power chips for thermal management

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227664A (en) * 1988-02-26 1993-07-13 Hitachi, Ltd. Semiconductor device having particular mounting arrangement
JP2509969B2 (ja) * 1988-02-26 1996-06-26 株式会社日立製作所 電子装置
USRE36325E (en) * 1988-09-30 1999-10-05 Micron Technology, Inc. Directly bonded SIMM module
US5057907A (en) * 1990-06-11 1991-10-15 National Semiconductor Corp. Method and structure for forming vertical semiconductor interconnection
JPH0465135A (ja) 1990-07-05 1992-03-02 Matsushita Electric Ind Co Ltd 半導体装置およびその実装構造体
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5343366A (en) * 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
EP0662245A4 (en) * 1992-09-16 1995-10-04 James E Clayton LOW THICKNESS MULTI-CHIP MODULE.
JPH07321441A (ja) 1994-05-24 1995-12-08 Hitachi Ltd 電子回路装置
JP2655118B2 (ja) 1995-01-10 1997-09-17 日本電気株式会社 半導体装置
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111742383A (zh) * 2018-02-22 2020-10-02 阿维科斯公司 包括具有减少泄漏的超级电容器的电路
CN111742383B (zh) * 2018-02-22 2023-05-23 京瓷Avx元器件公司 包括具有减少泄漏的超级电容器的电路

Also Published As

Publication number Publication date
US6169325B1 (en) 2001-01-02
KR19990063110A (ko) 1999-07-26
JP3718039B2 (ja) 2005-11-16
EP0924764A3 (en) 2000-03-08
TW459365B (en) 2001-10-11
JPH11186489A (ja) 1999-07-09
EP0924764A2 (en) 1999-06-23
SG74680A1 (en) 2000-08-22

Similar Documents

Publication Publication Date Title
CN1220492A (zh) 半导体器件
US6380616B1 (en) Semiconductor component with a number of substrate layers and at least one semiconductor chip, and method of producing the semiconductor component
KR101075360B1 (ko) 집적 회로 스택 쌓기 집적 회로 패키지 및 그 제조 방법
US6492737B1 (en) Electronic device and a method of manufacturing the same
US7821127B2 (en) Semiconductor device package having buffered memory module and method thereof
US7095104B2 (en) Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same
US6838768B2 (en) Module assembly for stacked BGA packages
US8338929B2 (en) Stacked-type chip package structure and fabrication method thereof
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
US5592019A (en) Semiconductor device and module
US8680652B2 (en) Stack package
US20020125558A1 (en) Semiconductor package with stacked substrates and multiple semiconductor dice
US20020130422A1 (en) Semiconductor/printed circuit board assembly, and computer system
CN1846311A (zh) 可堆叠的电子组件
US20020127771A1 (en) Multiple die package
US8659135B2 (en) Semiconductor device stack and method for its production
US7285847B2 (en) Chip stack package, connecting board, and method of connecting chips
US6580618B2 (en) Low-profile multi-chip module
US6163070A (en) Semiconductor package utilizing a flexible wiring substrate
US6034425A (en) Flat multiple-chip module micro ball grid array packaging
US6943438B2 (en) Memory card having a control chip
CN1505146A (zh) 多芯片模块
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
CN1228839C (zh) 一种多晶粒封装结构
US7468553B2 (en) Stackable micropackages and stacked modules

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication