TW459365B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW459365B
TW459365B TW087119198A TW87119198A TW459365B TW 459365 B TW459365 B TW 459365B TW 087119198 A TW087119198 A TW 087119198A TW 87119198 A TW87119198 A TW 87119198A TW 459365 B TW459365 B TW 459365B
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor packages
wiring substrate
patent application
semiconductor device
Prior art date
Application number
TW087119198A
Other languages
English (en)
Inventor
Shuichiro Azuma
Takayuki Okinaga
Takashi Emata
Tomoaki Kudaishi
Tamaki Wada
Original Assignee
Hitachi Ltd
Hitachi Ulsi Sys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Ulsi Sys Co Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW459365B publication Critical patent/TW459365B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/107Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10439Position of a single component
    • H05K2201/10462Flat component oriented parallel to the PCB surface
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10439Position of a single component
    • H05K2201/10484Obliquely mounted
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10568Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10681Tape Carrier Package [TCP]; Flexible sheet connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/1075Shape details
    • H05K2201/1078Leads having locally deformed portion, e.g. for retention
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Multi-Conductor Connections (AREA)
  • Combinations Of Printed Boards (AREA)

Description

^-5 9 35 5 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(1 ) 本發明係有關於..一種半導體裝置及電子裝置,特別是 有關於…種高密度地將已將記憶晶片密封之帶載封裝體( Tape Ciuirief Package: TCP)安裝在配線基板上之大記憶容 量的薄型電子裝置。 以往’將已封裝體有半導體晶片的封裝體高密度地安 裝在配線基板上之方法之一,即提出有將封裝體相對於配 線基板的安裝面呈斜向傾斜安裝的方法 例如在特開平7 - 3 2 1 4 4 1號公報以及特開平8 一 1 9 1 1 2 7號公報中則揭露有一藉著使從樹脂密封型 封裝體的一邊拉出的導線呈斜向折彎,將該封裝體相對於 配線基扳之安裝面呈斜向安裝,而藉由從另一邊拉出的保 持構件來支撐封裝體,可以防止封裝體倒下的安裝構造。 又,在特開平4 一 6 5 1 3 5號公報中則掲露有一藉 著將從帶載封裝體的一邊拉出的導線折彎成任意的角度, 而將該帶載封裝體相對於配線基板的安裝面呈垂直或是斜 向地安裝的構造。 然而大多數以往的安裝構造,由於該封裝體相對於基 板的安裝面,以4 5度以上的角度而傾斜,因此1特別是 當將封裝體安裝在配線基板上之兩面上時,則在高度上的 尺寸會變大,而有很難應用在如記憶體模組或記憶卡般之 高度限制嚴格之薄型電子裝置的缺點. 本發明之目的在於提供一可將封裝體高密度地安裝在 配線基板的兩面,且能夠使整體的厚度(高度)變薄的薄 型電子裝置。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------{^--------訂----丨丨—丨 —^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 459 36 5 A7 ------ B7 五、發明說明(2 ) 本發明之h述以及其他的目的與新穎的特徴,則可由 本說明咨之記載以及所附圖面而明白。 在本案所揭露的發明中,若是簡單地說明代表者之槪 要內容,則如下所述。 (1 )本發明的半導體裝置,將多個帶載封裝體安裝 在配線基板之至少一面’而上述多個帶載封裝體,則分別 藉由可用來限制相對於上述配線基板之安裝面之傾斜角度 的支持導線’而呈斜向地被安裝在上述配線基板。 (2 )本發明的半導體裝置,係在上述(i )之半導 體裝置中’沿著從封裝體所拉出之多個導線的配列方向所 安裝的多個帶載封裝體,係以在上述配線基板之安裝面內 ,朝彼此呈反轉的方向被安裝。 (3 )本發明的半導體裝置,係在上述(1 )之半導 體裝置中’被安裝在配線基板之表面側的帶載封裝體與挾 著該配線基板,被安裝在與上述帶載封裝體呈相對位置上 之背面側的帶載封裝體,則如使從封裝體所拉出之多個導 線的延伸方向彼此呈逆向的情況下被安裝。 (4 )本發明的半導體裝置,係在上述(1 )之半導 體裝置中’如使多個帶載封裝體的一部分進入到相鄰之帶 載封裝體的下側般地被安裝。 (5 )本發明的半導體裝置,係在上述(1 )之半導 體裝置中,多個帶載封裝體,則分別被安裝成可以以配線 基板與導線的接合部爲支點而自由回動。 (6 )本發明的半導體裝置,係在上述(1 )的半導 (請先閲讀背面之注意事項再填寫本頁) n ·1 <1 τι ί i 1 本紙張尺度適用中國國家棵準(CNS〉A4規格(210 X 297公《 ) ,5 - 459 36 5 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(3 ) 體裝iS中,在從封裝體被拉出之多個導線之各自的屮途設 有屈曲部。 (7 )本發明的半導體裝置’係在上述(1 )的半導 體裝置中,多個帶載封裝體,則各自以相對於配線基板之 安裝面的傾斜角度呈4 5度以下般地被安裝。 (8 )本發明的半導體裝置,係在上述(1 )的半導 體裝置中,分別爲多個帶載封裝體所密封的半導體晶片的 背面係露出= (9 )本發明的半導體裝置’係在上述(1 )的半導 體裝置中,在安裝了帶載封裝體之配線基板的剩餘領域, 則安裝有帶載封裝體以外的電子元件° (1 〇 )本發明的電子裝置 > 係將上述(1 )的配線 基板與至少安裝在其中一面的多個帶載封裝體收容在框體 內。 (1 1 )本發明的電子裝置,係在上述(1 0 )的電 子裝置中,在框體的一部分形成散熱用的開孔。 (1 2 )本發明的電子裝置,係在上述(]_ 〇 )的電 子裝置中’將高度大約與上述帶載封裝體之安裝高度相同 的間隔件插入到被安裝在配線基板上的多個帶載封裝體的 間隙內·。 (1 3 )本發明的電子裝置係.一記憶體模組。 (1 4 )本發明的電子裝置係一記憶卡。 (贾施形態) 第1圖係表本實施形態之電子裝置的平面圖,第2圖 ^^1 n· e^i n ( ^1» It I ·## f— n E n f (請先閱讀背面之注意事項再填窝本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公« ) 6 4 59 36 5 A7 -—-----B7 五、發明說明(4 ) 係表該窀子裝置的侧面圖。 (請先閱讀背面之注意事項再填寫本頁) 本贳施形態的電子裝置係一當作筆記型p C等之主記 億體來使用之dual in-line型的記億體模組(Dual In-line
Memory Module: DliMM )。如圖所示,該記憶體模組係由在 兩面安裝有多個帶載封裝體(τ C P ) 1的配線基板2與 用於收容此之殻體3等所構成。在殼體3的一部分則設有 可供在T C P 1內所產生熱逃到外部的狹縫(開孔)1 9 〇 第3圖係表安裝有T C P 1之配線基板2的表面側的 平面圖,第4圖係表背面側的平面圖,第5圖係表在短邊 方向的側面圖。 在厚度爲0 4mm左右,縱(短邊)X橫(長邊) 經濟部智慧財產局員工消費合作社印製 =2 5 . 4 m m X m m左右之由長方形的玻璃環氧樹脂板 所構成的配線基板2的表面及背面,則沿著其短邊方向以 及長邊方向各設置4列,合計4 X 4 = 1 6個(兩面合計 2x16 = 32個)的TCP1。而密封在該TCP1形 成例如 1 6 Μ B 的 D R A M ( Dynarruc Random Access Memory )的半導體晶片(未圖示)。T C P 1則分別沿著 其一邊,經由設成一列的多個導線4,.在電氣上與配線基 板2連接。 配線基板2之長邊的其中一者則成爲連接器,而在其 表面側與背面側則呈一列地配置有用於將該記憶體模組安 裝到主機板之插座的多個端子5。又,在配線基板2之表 面的剩餘領域,則可因應所需安裝如晶片電容器,時脈振 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 7 459 365 A7 B7 經濟部中央標率局貝工消費合作社印变 五、發明説明(5 ) 盪器等的小型電零件6 ,7。 被安裝在配線基板2的3 2個T C P 1係由相同的尺 寸所構成’以大約8度之和緩的傾斜角度安裝在安裝面》 藉著設成如此之安裝構造,即使將7 c ρ 1安裝在配線基 板2的兩面,由於整體的厚度.(高度)極薄’因此可以被 收容在高度限制嚴苛的記億體模組的規格(全高爲3 · 8 m m )內。 如第5圖所示,在沿著配線基板2之短邊方向呈一列 被配置的4個TC P 1中,除了位在一端部的TC P 1以 外的3個TC P 1 ,則如各自的一部分進入相鄰的 T C P 1的下側般地被安裝。藉著設成如此的安裝構造, 則相較於將T C P 1相對於配線基板2之安裝面呈水平狀 安裝的情形,可進行高密度的安裝,又藉著以4 5度以下 之和緩的傾斜角度來安裝T C P 1,由於上述3個 TCP 1之未進入相鄰之TCP 1之下側的部分的表面積 變大,因此可以提高在高密度安裝T C P 1時的散熱性。 又,如同圖所示,在沿著配線基板2之短邊方向互相 鄰接之T C P 1的重疊的部分則設有些微的間隙s。亦即 ,該些T C P 1被安裝成使相鄰的T C P 1能夠彼此不接 觸。藉著設成如此的安裝構造,由於在以相對於配線基板 2之安裝面呈傾斜的角度而安裝的TC P 1的間隙,容易 產生空氣的對流,因此更可以提高在高密度安裝T c P 1 時的散熱性。 如第3圖以及第4 II所示’在被安裝在配線基板2之 (請先閱锖背面之注意事項再填寫本頁) 本紙倀尺度通用中國困家搞準(CNS ) A4说格(210 X 297公釐)-8 - 459 365 A7 B7 五、發明説明(6 ) 各面上的1 6個T C P 1之中,圖之最左側之縱列的 T c P 1以及從左側數來第3個縱列的T C P 1,則是在 使其導線4被配置在圖之上側的方向下被安裝。相較於此 ,從左側數來第2個縱列以及第4個縱列的T C P 1,則 是在使其導線4被配置在圖之下側(連接器側)的方向下 被安裝。亦即,沿著配線基板2之長邊方向被配置的4列 的丁 C P 1 ,是在於安裝面內彼此呈1 8 0度反轉的方向 下被安裝。 藉著設成如此的安裝構造,可以使用來連接沿著配線 基扳2之長邊方向而相鄰的2列的TC P 1的端子的配線 群不會在同一安裝面內發生交差的情形下被配置。藉此., 相較於以相同的方向來安裝1 6個T C P 1的情形,則通 過通孔(through hole ),從配線基板2的其中一者繞到另 一面之配線的數目會變少,由於可以減少通孔的數目以及 縮短配線的長度,因此可以高密度地將多數的T C P 1安 裝在尺寸被限制的配線基板2上。 經濟部中央標準局貝工消費合作社印策
In —^^1 I - -I —^ϋ 11 t ml nn (I ϋ— I-< • -¾ i c請先閱請背面之注意事項再填寫本頁) 又,如第5圖所示,被安裝在配線基板2之其中一面 的TCP1與挾著配線基板2,被安裝在面向該TCP1 之位置之另一面的T C P 1 ’則是在使其導線4被配置在 彼此呈相反的方向(圖之左側與右側)的情況下被安裝。 藉著設成如此的安裝構造,挾著配線基板2而相向之 T C P 1的端子配列則成爲相同的方向。藉此,相較於以 相同的方向來安裝配線基板2之兩面的T C P 1的情形, 則通過通孔,從配線基板2之其中一面繞到另一靣的配線 本紙法尺度逋玥中囷囷家樣準< CNS ) Λ4現格(210 X 297公度).g 459365 Λ7 B7 五、發明説明(7 ) 的數目會變少 > 由於可以減少通孔的數目以及縮短配線長 度,因此可以高密度地將多數的TCP 1安裝在尺寸被限 制的配線基板2上。 如第6圖(a) (TCP1的平面圖)以及第6圖( b ( T C P 1的側面圖)所示,T C P係由絕緣帶8,形 成在其中一面的導線4,用來密封半導體晶片1 3的接合 樹脂9 *以及設在相對之2個短邊上的一對的支持導線 1 0所構成。如第7圖所示,支持導線1 〇具有使 T C P 1相對於配線基扳2之安裝面的傾斜角度保持一定 的功能,藉著改變在相對於安裝面呈垂直方向的長度成分 (L ),可以以所希望的傾斜角度來安裝TCP 1。 在製造上述TC P 1時,首先準備好如第8圖所示之 在一面形成有導線4與支持導線1 0的絕緣帶8。此外, 雖然實際的絕緣帶8成爲長尺寸的帶,但是在圖中只表示 其中一部分(大約1個TCP的領域)。 經濟部中央標準局貝工消费合作社印策 -請先Μ讀背面之注意事項再填寫本頁) 絕緣帶8例如由聚醯亞胺樹脂所構成。首先,導線4 以及支持導線1 0係一對疊層在該絕緣帶8之一面的壓延 (滾軋)銅箔等的金屬箔進行蝕刻而形成者,導線4的各 自的一端(內導線部)4 a的前端部則延伸存在於配置了 半導體晶片之安裝孔1 2的內側。導線4之外導線部4 2 的基端部4 b,爲了要防止接合樹脂9流動(防止樹脂9 朝外導線部4 2的前端方向流動)’補強導線4以及防止 剝離•乃將其寬度設成較外導線部的其他部分爲寬。 如第9圖放大表示般,支持導線1 0 |其中途部分, 本紙張尺度適历中國®家搞準(CNS ) Α4说格(210X297公;t > - 1〇 - 4 5 9 36 5 經濟部中央標準局t®:工消費合作.杜印$!. Λ 7 __Β7_五、發明説明(8 ) 乃以相對於TC P的長邊方向呈角度Θ而朝短邊方向折彎 ,藉著調整該部分的折彎角度(0),可以決定在將 T C P 1安裝在配線基扳2上時的傾斜角度(0 )=本實 施形態,將該折彎角度(β )設成大約8度。 接著則準備好第1 0圖(a )所示的半導體晶片1 3 。在該半導體晶片1 3的主面形成1 6MB的DRAM。 又,在該半導體晶片1 3的主面乃沿著晶片的長邊方向, 在晶片的中央領域形成多個接合墊1 4,而如第1 4圖( b )所示’將用來在電氣上連接內導線部4 a的前端部與 墊1 4的金(A u )的突部電極1 4 a連接到各個接合墊 1 4的表面。 . 接著,如第1 1圖所示,將半導體晶片1 3定位在絕 緣帶8的安裝孔1 2的內側,使用周知的內導線接合裝置 (未圖示),介由上述A u突部電極1 4 a ,將半導體晶 片1 3之接合墊1 4與對應的內導線部4 a的端部在電氣 上連接。 接著,如第1 2圖所示,將包含半導體晶片1 3的接 合墊1 4與內導線4 a之連接部在內的半導體晶片的主面 側,例如以環氧系的接合樹脂來密封^ 接著則使用切斷成形模具(未圖示),在根據第1 3 圖所示的粗線部分(A〜F )來切斷導線4的外導線部 4 2 ’支持導線1 〇以及絕緣帶8的一部分後,將支持導 線1 0的中途部分折彎9 0度,更者藉由將導線4的外導 線部 本紙浪尺度通用中困S家標準(CNS ) A4現格(210X297公釐) -11 - 459365
經濟部中央標準局te;工消背合作社印5L A7 ___B7五、發明説明(9 ) 4 c折彎成上述第6圖(b )所示的形狀1而完成 T C P 1。 在將如上所得到的T C P 1安裝在配線基板2上時, 首先以同圖(b )所示的吸著噴嘴1 7來保持已水平狀收 容在第1·4圖(a )所示之托盤1 1之袋口 1 1 a內的 T C P 1 ,而放置在第1 5圖所示的定位台2 1之上。此 時,如第1 6圖所示,除了以橡膠或軟質樹脂等之柔軟的 材料來構成吸著噴嘴1 7的前端部外,也使用彈簧,使其 前端部可以上下移動,藉著在吸著噴嘴1 了上設置緩和荷 重機構,在將TC P 1置放在定位台2 1上時,在藉由吸 著噴嘴1 7的荷重,從上方密著在TC P 1上時,可以防 止導線4或支持導線1 0發生變形。又圖所示,藉著在吸 著噴嘴1 7的底部具有角度與TCP 1的傾斜角度相同( 大約8度)的傾斜,可以在將T C P 1的傾斜角度保持在 —定的狀況下予以吸著保持。 接著,如第17圖(a)〜(c)所示,將已載置了 TC P 1的定位台朝X方向以及γ方向移動,在定位於呈 直角之固定治具2 2的基準點後,再度以吸著噴嘴1 7來 保持T C P 1 ,根據事先所給予的位置資料,而搬送到配 線基板2的一定位置。接著,如第1 8圖所示,將 T C P 1的導線4暫時安裝在已事先印刷有焊錫之配線基 板2的投影面積(foot print ) 18上,在藉由支持導線 1 0將相對於安裝面的傾斜角度保持在一定的狀態下•藉 著讓焊錫回流(reflow ),將導線4焊接在投影面積( --Ί,---1--d 衣------訂 (請先讀背面之注意事項再填寫本頁) 本紙張尺度逍闲中困國家橾準< CMS ) Μ規格(2f〇X 297公釐) -12 - 459365 Λ7 ____B7_____ 五、發明説明(10 ) footprint) 18上** 此時,爲了要防止已回流(reflow )的焊錫’會順著 導線4而爬上其基端部4 b (參照第8圖),而與鄰接之 導線4的焊錫發生融合之所謂的焊錫橋接(bndge )不良 現象,乃在導線4的中途部設置如圖所示的屈曲部4 d。 藉著使焊錫積留在此,可以有效地防止會爬到基端部。又 ,由於該屈曲部具有藉其變形可以緩和,吸收作用在導線 4上之應力的作用,因此對於防止導線4斷線也有效。 在將TC P 1安裝在配線基板2上時,則不要將支持 導線10固定在配線基板2上。如此一來1當如一部分進 入到相鄰之T C P 1的下側被安裝的TC P 1在安裝後發 生不良時,如第2 0圖所示,藉著以配線基板2與導線4 的接合部作爲支點,將相鄰的TC P 1 a上舉,可以容易 更換β又在將TCP 1安裝在配線基板2上時,則可因應 所需,同時安裝晶片電容器等的小型電子零件(6,7 ) 或C S P ( Chip Size Package )等之面安裝型的L S I封 裝。 經濟部中央橾準局貝工消贫合作社印裝 .(請先閱讀背面之注意事項再填寫本可s ) 之後,藉著將上述配線基板2收容在殼體3內,即完 成上述第1圖,第2圖所示的記億體模組3第1 9圖係表 依上所製造出之本實施形態之記憶體模組的電路圖。 用來收容配線基扳2的殼體3,如第2 1圖所示,係 —以沖壓打穿例如鋁(A 1 )般之熱傳導性良好之金屣薄 板而形成者,將其折彎成2半,藉著將配線基板2挾入於 其間,可以防止被安裝在配線基板2之丁 C P 1發生變形 本紙浪尺度逍用中國BI家標準(CNS M4说格(2丨0X297公釐} •13* 459 36 5 經濟部中央梂华局貝工消f合作社 A7 __B7_五 '發明説明(11 ) 。此時,如第2 2圖以及第2 3圖所示•也可以將形狀如 第2 4圖所示的樹脂板當作間隔件2 0而插入到被安裝在 配線基板2之T C P 1的間隙內。由於藉此可以提高記億 體模組的機械強度,因此在將記億體模組安裝在主機板的 插座上時,即使強大的力量施加在殼體3上,也可以防止 T C P 1發生變形。間隔件2 0係使用接著劑,或是機械 式的插入方式被固定在配線基板2上。 (實施形態2 ) 本實施形態的電子裝置係一可以當作筆記型P C等之 外部輔助記憶裝置來使用的記憶卡。 同圖(a )係表被收容在該記憶卡內之配線基板之表 面側的平面圖,同圖(b )係表背面側的平面圖。又,第 2 6圖(a )係表從接近於該配線基板之其中一個長邊的 —側所看到的側面圖,同圖(b )係表從接近於另一個長 邊的一側所看到的側面圖a此外則省略掉用來收容配線基 板之殼體的圖示。 在配線基板3 0的表面則呈一列地安裝了 8個 T C P 3 1。又在配線基板3 0的背面則呈二列地安裝 3 2個TCP 3 1 (兩面合計8 + 3 2 = 40個)。而在 該些T C P 3 1例如形成6 4 Μ B之快閃記憶體的半導體 晶片(未圖示)則被密封。T C Ρ 3 1則分別介由沿著其 一邊呈一列被設置的多個導線4,在電氣上與配線基板 3 0連接。 — II · - - I ^^^1 [ - I- I ^^^1 —11 In (背先閲讀背面之注意^項再填寫本頁) 本紙*尺度逋用中圓困家搮準(CNS ) A4说格Ul〇X297公釐) -14- 5 9 36 5 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(12 ) 在配線基板3 0之表面的剩餘領域,則安裝了解ί踢器 32 *微電腦33 ,介面電路34,用於產生重置信號的 T T L 3 5以及時脈模組3 6。介面電路3 4雖然是-C Ο Β構造,但是也可以例如由晶片大小封裝體(c s Ρ )等之面安裝型封裝體所構成.又,配線基板3 0之短邊 的其中一者成爲連接器,而在其表面側與背面側呈一列地 配置了多個端子。 被安裝在配線基板2上的4 0個T C Ρ 3 1係由相同 的尺寸所構成,如第2 6圖(a ) ,.( b )所示,以相對 於安裝面呈和緩的傾斜角度被安裝。T C P 3 1的傾斜角 度則藉由與上述實施形態1之T C Ρ 1相同的支持導線 1 0來調整。又,該些T C Ρ 3 1 ,除了位在一端部的 T C Ρ 3 1外,則分別如使其一部分進入相鄰的 T C Ρ 3 1的下側般地被安裝。在相鄰之T C Ρ 3 1的重 疊部分則設有些微的間隙。 藉由設成如此之安裝構造,即使將T C Ρ 3 1安裝在 配線基板3 0的兩面,由於整體的厚度(高度)變得極薄 ,因此可以被收容在高度限制嚴苛的記憶卡的規格(全高 爲5 m m )內。又可以高密度地將多數的T C Ρ 3 1安裝 在尺寸被限制的配線基板3 0內》至於T C P 3 1的製造 以及對配線基板3 0的安裝 > 則可以根據在上述實施形態 1中所說明的方法來進行。 又,如第2 7圖(a ) ,( b )以及第2 8圖所示’ 藉著將第2 9圖(a ) ’ ( b )所示的間隔件3 8 ’ 3 9 本紙張尺度適用中國國家楳準(CNS)A4規格(210 X 297公釐) -15- {請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------始 459 36 5 A 7 B7
經濟部t央標準局員工消费合作社印$L 五、發明説明(13 ) 插入到被安裝在配線基板3 0上之T C P 3 1的間隙內’ 可以提高記億卡的機械強度。間隔件3 8則被配置在8個 被安裝在配線基板3 0之表面側的T c P 3 1的周圍’而 間隔件3 9則被配置在3 2個被安裝在配線基板3 0之背 面側的T C P 3 1的周圍。 第3 0圖係表依上所製造出之本實施形態的記億卡的 電路圖。 第2 5圖至第2 9圖所示的記憶卡,則例如構成第 30圖所示的ΑΤΑ卡系統。 ΑΤΑ ( ATAttachment)卡係一以AT交換機可針對 硬碟存取時所使用的介面與協定(protocol)爲標準的卡, 係根據 PCMCIA ( Personal Computer Memory Card International Association )的記億卡標準而被規格化。 4 0係表ΑΤΑ卡的端子連接部,乃對應於外部端子 37。經由該外部端子37,而與PC ( Personal Computer )及 P D A ( Personal Digital Assistant )等進行 信號的授受?該外部端子,則根據PCMCIA來決定外部端子 數目,端子名以及端子號碼。 來自外部的資料或位址,則經由信號線4 1輸入到閘 陣列G A 3 4,該閘陣列G A 3 4則進行外部之PCMCIA介 面的控制,微電腦Μ P 0 3 3的控制,以快閃記憶體 F Μ 3 1與PCMCIA介面之間的資料轉送控制。在卡內之各 元件之資料或位址的授受,則是經由4 2的區域資料匯流 排,區域位址匯流排來進行。 {-請先^讀背面之注意事項再填寫本頁) 装.. 訂 Λ 本纸伕尺度通用中國困家榇丰(CNS > A4见格(2丨OX 29*7公庚) -16- 459365 經濟部智慧財產局員工消費合作杜印製 A7 B7 五、發明說明(14) Μ P U 3 3则接受來自外部之命令4 4而進行資料的 控制:,來卩丨外部的資料’由於寫入或是讀取皆屬「司速資料 處理,因此,.經由解碼器D c被送到快閃記億體F M 3 1 。又,要將資料寫入到那個快閃記憶體或是要從那個快閃 記憶體F Μ 3 1讀取資料’則是經由C E N ( C h i p E n a b 1 e )匯流排來進行。更者’ M p u 3 3 ’爲了要提高在快閃 記憶體F Μ 3 1上所記憶的資料的信賴性’乃進行E c C (Error Check Correction)演昇處理(各扇區之更羯次數 管理,不良扇區的存取管理)1平均化(各扇區之更寫次 數的平均化)的管理° 圖面之簡單說明: 第1圖係表本發明之一實施形態之記億體模組的平面 圖= 第2圖係表本發明之一實施形態之記憶體模組的側面 圖。 第3圖係表安裝了帶載封裝體(tape carrier package) 之配線基板之表面側的平面圖。 第4圖係表安裝了帶載封裝體之配線基板之背面側的 平面圖。 第5圖係表安裝了帶載封裝體之配線基板在短邊方向 的側面圖。 第6圖(a )係表帶載封裝體的平面圖,(b )同樣 是側面圖。 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -17- --------- 丨丨- --------訂---------46 - , (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印裳 4 59 36 5 A7 _______ B7 五、發明說明(15) 第7圖係表在使用支持導線呈斜向安裝帶載封裝體之 狀態的側面圖。 第8圖係表帶載封裝體之製造方法的平面圖„ 第9圖係表被形成在絕緣帶之一面的支持導線的放大 平面圖。 第1 Ο 1M系表安裝在帶載封裝體之半導體晶片的平面 圖。 第1 1圖係表帶載封裝體之製造方法的平面圖。 第1 2圖係表帶載封裝體之製造方法的平面圖。 第13圖係表帶載封裝體之製造方法的平面圖。 第1 4圖(a ) ’( b )係表帶載封裝體之安裝方法 的說明圖》 第15圖係表帶載封裝體之安裝方法的說明圖。 第16圖係表帶載封裝體之安裝方法的說明圖。 第1 7圖(a )〜(c )係表帶載封裝體之安裝方法 的說明圖。 第1 8圖係表帶載封裝體之安裝方法的說明圖3 第1 9圖係表本發明之一實施形態之記憶體模組的電 路圖。 第2 0圖係表帶載封裝體之修正方法的說明圖。 第2 1圖係表展開用於收容配線基板之殼體來表示的 平面圖。 第2 2圖係表本發明之其他實施形態之記憶體模組的 平面圖。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -18- ---------11{ 裝--------訂---------^ (請先閱讀背面之注意事項再填寫本頁) 459365 A7 __ B7 五、發明說明(16) 第2 3圖係表本發明之其他實施形態之記憶體模組的 平面圖_> (請先閱讀背面之注意事項再填寫本頁) 第2 4圖係表間隔件(spacer)的放大平面圖。 第2 5圖(a )係表本發明之其他實施形態之記憶卡 之表面側的平面圖,(b )係表背面側的平面圖。 第2 6圖(a )以及(b )係表本發明之其他實施形 態之記憶卡的側面圖。 桌2 7圖(a )係表本發明之其他實施形態之記憶卡 之表面側的平面圖,(b )係表背面側的平面圖。 第2 8圖係表間隔件(spacer )之配置的說明圖》 第2 9圖(a )以及(b )係表間隔件之放大平面圖 〇 第3 0圖係表本發明之其他實施形態之記憶卡的電路 圖。 主要元件對照表 铿濟部智慧財產局員工消費合作社印製 1 W 載 封 裝 體 2 配 線 基 板 3 殼 體 4 導 線 5 端 子 6 小 型 電 子 零 件 7 小 型 電 子 零 件 8 絕 緣 帶 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐),19 - 459365 經濟部中央標準局男工消f合作社印装 A7 _B7五、發明説明(17 ) 9 接合樹脂 10 支持導線 12 安裝孔 13 半導體晶片 14 接合墊 1 7 吸著噴嘴 18 投影面積(foot print ) 19 狹縫 2 0 間隔件 2 1 定位台 2 2 固定治具 3 0 配線基板 3 1 TCP 3 2 解碼器 3 3 微電腦 3 4 介面電路 35 重置信號產生用TTL 36 時脈模組 3 7 端子
In s— . ]^ (请先閲讀背面之注意事項4/..¾本頁) 丁 -° 本紙張尺度逋用中困國家標準(CNS ) A4規格(210X297公釐)_ 2〇 ·

Claims (1)

  1. 459365 8 8 8 8 ABCD " 六、申請專利範圍 第87 1 1 9 198號專利申請案 中文申請專利範圍修正本 民國89年9月修正 1 · 一種半導體裝置,其主要包括: 具有多個配線層與被連接到上述多個配線層之多個端 子的配線基板及; 被搭載在上述配線基板上的多個半導體封裝體, 上述多個半導體封裝體分別具有: 具有安裝孔的長方形狀的絕緣帶; 係一在其主面形成有積體電路與多個接合墊的長方形 狀的半導體晶片,而被配置在上述絕緣帶之安裝孔中的半 導體晶片; 係一被形成在上述絕緣帶之一表面的多個第1導線, 具有在上述半導體晶片之主面上延伸存在的第1部分以及 與上述第1部分一體形成,且自上述絕緣帶之長邊的其中 一者突出到外側的第2部分,將上述第1部分的端部在電 氣上連接到上述半導體晶片之接合墊的多個第1導線; 被形成在上述絕緣帶的一表面,而自上述絕緣帶的短 邊突出到外側的支持導線及; 用來密封上述半導體晶片之主面以及上述第1導線之 第1部分的樹脂層, 在此’上述多個半導體封裝體之各個第1導線之第2 部分的前端則被連接到上述配線基板的多個端子, 上述多個半導體封裝體之各個支持導線的前端則被連 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消费合作社印製 459 36 5 A8 B8 C8 D8 六、申請專利範圍 接到上述配線基板, 上述多個半導體封裝體,則分別以由上述支持導線在 上述配線基板之厚度方向的長度所規定之一定的角度,呈 斜向地安裝在上述配線基板上, 上述多個半導體封裝體係被配列在一定的方向上,而 鄰接的半導體封裝體則被配置成在平面上彼此重疊。 2 ·如申請專利範圍第1項之半導體裝置,上述一定 的角度爲4 5度以下。 3 .如申請專利範圍第1項之半導體裝置,上述鄰接 的半導體封裝體,係在平面上彼此重疊的領域中依據一定 的間隔被配置。 4 .如申請專利範圍第1項之半導體裝置,上述多個 半導體封裝體之各個第1導線的第2部分,則在被連接到 上述配線基扳之多個端子的前端與上述絕緣帶之間具有屈 曲部。 5 .如申請專利範圍第1項之半導體裝置,上述多個 半導體封裝體之各個半導體晶片的背面則自上述樹脂層露 出。 6 ·如申請專利範圍第1項之半導體裝置,在上述多 個半導體封裝體之各個第1導線的第1部分與第2部分之 間具有寬度較上述第1部分以及第2部分爲寬的第3部分 >上述樹脂層的周緣部則位在上述第1導線的第3部分的 附近。 7 > —種半導體裝置,其主要包括: 本紙張尺度適用中國國家標準(CNS ) A4規格(2I0X2?7公釐) (請先閱讀背面之注意事項再填寫本頁) -55 經濟部智慧財產局員工消費合作社印製 -2- 459365 ABCD 六、申請專利範圍 具有多個配線層與被連接到上述多個配線層之多個端 子的長方形狀的配線基板, 上述配線基板具有沿著第1方向而延仲存在的一對的 長邊和沿著與上述第1方向不同的方向延伸存在的一對的 短邊, 被搭載在上述配線基板上之多個第1半導體封裝體以 及多個第2半導體封裝體, 上述多個第1以及第2半導體封裝體分別具有: 具有安裝孔之長方形狀的絕緣帶: 係一在其主面形成有積體電路與多個接合墊的長方形 狀的半導體晶片,被配置在上述絕緣帶之安裝孔中的半導 體晶片; 係一被形成在上述絕緣帶之一表面的多個第1導線, 具有在上述半導體晶片之主面上延伸存在的第1部分及與 上述第1部分一體形成 > 且從上述絕緣之長邊的其中一者 突出到外側的第2部分,而上述第1部分的端部則在電氣 上被連接到上述半導體晶片之接合墊的多個第1導線; 經濟部智慧財產局員工消費合作社印製 被形成在上述絕緣帶的一表面,而從上述絕緣帶的短 邊突出到外側的支持導線及; 用來密封上述半導體晶片的主面以及上述第1導線之 第1部分的樹脂層, 在此,上述多個第1及第2半導體封裝體之各個第1 導線的第2部分的前端則被連接到上述配線基板的多個端 子, 本紙張尺度逋用中國國家標準(CNS ) A4規格(2I0X297公釐)_ 3 - 459 365 A8 B8 C8 D8 六、申請專利範圍 上述多個第1及第2半導體封裝體之各個支持導線的 前端則接觸於上述配線基板| (請先閱讀背面之注意事項再填寫本頁) 上述多個第1及第2半導體封裝體,則以由上述支持 導線在上述配線基板之厚度方向的長度所規定之一定的角 度,呈斜向地被安裝在上述配線基板上, 上述多個第1半導體封裝體,則從上述配線基板之長 邊的其中一者沿著上述第2方向被配列,而相鄰的半導體 封裝體則在平面上彼此重疊而被配置| 上述多個第2半導體封裝體,則從上述配線基板之長 邊的另一者沿著第2方向被配列,而相鄰的半導體封裝體 則在平面上彼此重疊而被配置, 上述多個第1半導體封裝體與上述多個第2半導體封 裝體|則在上述第1方向上彼此相鄰被配置。 8 .如申請專利範圍第7項之半導體裝置,上述一定 的角度爲4 5度以下。 經濟部智慧財產局員工消費合作社印製 9 .如申請專利範圍第7項之半導體裝置,上述鄰接 的半導體封裝體,係在平面上彼此重疊的領域中依據一定 的間隔被配置。 1 0 .如申請專利範圍第7項之半導體裝置,上述多 個半導體封裝體之各個第1導線的第2部分,則在被連接 到上述配線基板之多個端子的前端與上述絕緣帶之間具有 屈曲部。 1 1 .如申請專利範圍第7項之半導體裝置,上述多 個半導體封裝體之各個半導體晶片的背面則自上述樹脂層 本紙張尺度適用中國國家揉準(CNS >以洗格(210X297公釐)-4 - 459365 A8 B8 C8 D8 六、申請專利範圍 露出。 1 2 .如申請專利範圍第7項之半導體裝置,在上述 1 咅 第 2 的第 線及 導以 1 分 第 個 1 各第 之述 體上 裝較 封度 體寬 導有 半具 個間 多之 部 3 2 第 第的 與寬 分爲 部分 分部 樹 述。 上近 , 附 分的 分 RU- 咅 3 第 的 線 導 T-ί 第 述 上 在 位 β. 立α 貝 1 部 緣 周 的 層 匕曰 {請先閲讀背面之注意事項再填寫本頁) 袈. -5. 經濟部智慧財產局員工消費合作社印製 本紙浪尺度適用中國國家標準(CNS > Α4况格(2丨0Χ297公釐),5 -
TW087119198A 1997-12-17 1998-11-19 Semiconductor device TW459365B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34787197A JP3718039B2 (ja) 1997-12-17 1997-12-17 半導体装置およびそれを用いた電子装置

Publications (1)

Publication Number Publication Date
TW459365B true TW459365B (en) 2001-10-11

Family

ID=18393168

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087119198A TW459365B (en) 1997-12-17 1998-11-19 Semiconductor device

Country Status (7)

Country Link
US (1) US6169325B1 (zh)
EP (1) EP0924764A3 (zh)
JP (1) JP3718039B2 (zh)
KR (1) KR19990063110A (zh)
CN (1) CN1220492A (zh)
SG (1) SG74680A1 (zh)
TW (1) TW459365B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335716B1 (ko) * 2000-05-23 2002-05-08 윤종용 메모리 카드
US6396711B1 (en) * 2000-06-06 2002-05-28 Agere Systems Guardian Corp. Interconnecting micromechanical devices
US6760229B2 (en) * 2000-10-18 2004-07-06 Hewlett-Packard Development Company, L.P. System for protecting electronic components
WO2002039802A2 (en) * 2000-11-10 2002-05-16 Unitive Electronics, Inc. Methods of positioning components using liquid prime movers and related structures
US6418033B1 (en) * 2000-11-16 2002-07-09 Unitive Electronics, Inc. Microelectronic packages in which second microelectronic substrates are oriented relative to first microelectronic substrates at acute angles
JP2002204053A (ja) * 2001-01-04 2002-07-19 Mitsubishi Electric Corp 回路実装方法、回路実装基板及び半導体装置
KR100380107B1 (ko) * 2001-04-30 2003-04-11 삼성전자주식회사 발열체를 갖는 회로 기판과 기밀 밀봉부를 갖는 멀티 칩패키지
US6433413B1 (en) 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6747347B2 (en) 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6686654B2 (en) * 2001-08-31 2004-02-03 Micron Technology, Inc. Multiple chip stack structure and cooling system
KR100429878B1 (ko) * 2001-09-10 2004-05-03 삼성전자주식회사 메모리 모듈과 그에 사용되는 인쇄회로기판
EP1333443A1 (en) * 2002-01-31 2003-08-06 Infineon Technologies AG Memory system
US6751113B2 (en) * 2002-03-07 2004-06-15 Netlist, Inc. Arrangement of integrated circuits in a memory module
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US6960828B2 (en) * 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
JP3920195B2 (ja) * 2002-11-11 2007-05-30 新光電気工業株式会社 電子部品実装構造及びその製造方法
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
EP1471778A1 (en) 2003-04-24 2004-10-27 Infineon Technologies AG Memory module having space-saving arrangement of memory chips and memory chip therefor
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
KR100513422B1 (ko) 2003-11-13 2005-09-09 삼성전자주식회사 집적회로 모듈의 구조
JP4674477B2 (ja) * 2005-03-03 2011-04-20 パナソニック株式会社 半導体モジュール
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
DE102005051497B3 (de) * 2005-10-26 2006-12-07 Infineon Technologies Ag Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl von gleichartigen Halbleiterchips
DE102005051998B3 (de) * 2005-10-31 2007-01-11 Infineon Technologies Ag Halbleiterspeichermodul
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
KR100715287B1 (ko) * 2006-04-26 2007-05-08 삼성전자주식회사 반도체 메모리 모듈
JP4116055B2 (ja) * 2006-12-04 2008-07-09 シャープ株式会社 半導体装置
US7443694B1 (en) * 2006-12-14 2008-10-28 Sun Microsystems, Inc. 25 degree tool-less expansion card bracket
US8468657B2 (en) * 2008-11-21 2013-06-25 Boa Technology, Inc. Reel based lacing system
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
JP6500885B2 (ja) * 2016-12-20 2019-04-17 日亜化学工業株式会社 発光装置の製造方法
US9893037B1 (en) * 2017-04-20 2018-02-13 Nanya Technology Corporation Multi-chip semiconductor package, vertically-stacked devices and manufacturing thereof
EP3756202A4 (en) 2018-02-22 2021-11-17 AVX Corporation ELECTRICAL CIRCUIT WITH A SUPER CAPACITOR WITH REDUCED LEAKAGE
US10734358B2 (en) * 2018-06-14 2020-08-04 Intel Corporation Multi-packaging for single-socketing
WO2023076900A1 (en) * 2021-10-27 2023-05-04 Atieva, Inc. Non-planar arrangement of power chips for thermal management

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227664A (en) * 1988-02-26 1993-07-13 Hitachi, Ltd. Semiconductor device having particular mounting arrangement
JP2509969B2 (ja) * 1988-02-26 1996-06-26 株式会社日立製作所 電子装置
USRE36325E (en) * 1988-09-30 1999-10-05 Micron Technology, Inc. Directly bonded SIMM module
US5057907A (en) * 1990-06-11 1991-10-15 National Semiconductor Corp. Method and structure for forming vertical semiconductor interconnection
JPH0465135A (ja) 1990-07-05 1992-03-02 Matsushita Electric Ind Co Ltd 半導体装置およびその実装構造体
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5343366A (en) * 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
AU4857493A (en) * 1992-09-16 1994-04-12 James E. Clayton A thin multichip module
JPH07321441A (ja) 1994-05-24 1995-12-08 Hitachi Ltd 電子回路装置
JP2655118B2 (ja) 1995-01-10 1997-09-17 日本電気株式会社 半導体装置
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die

Also Published As

Publication number Publication date
JP3718039B2 (ja) 2005-11-16
SG74680A1 (en) 2000-08-22
JPH11186489A (ja) 1999-07-09
CN1220492A (zh) 1999-06-23
US6169325B1 (en) 2001-01-02
EP0924764A3 (en) 2000-03-08
KR19990063110A (ko) 1999-07-26
EP0924764A2 (en) 1999-06-23

Similar Documents

Publication Publication Date Title
TW459365B (en) Semiconductor device
US6900530B1 (en) Stacked IC
EP1327265B1 (en) Electronic module having canopy-type carriers
TW515078B (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic machine
USRE36469E (en) Packaging for semiconductor logic devices
US5138434A (en) Packaging for semiconductor logic devices
US6487078B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US5566051A (en) Ultra high density integrated circuit packages method and apparatus
US5723903A (en) Thin type semiconductor device, module structure using the device and method of mounting the device on board
US6313998B1 (en) Circuit board assembly having a three dimensional array of integrated circuit packages
US20040108590A1 (en) Carrier-based electronic module
US20140131849A1 (en) Stacked chip-on-board module with edge connector
JPH04284661A (ja) 半導体装置
US20100032820A1 (en) Stacked Memory Module
JP2878564B2 (ja) 半導体パッケージ
US7649253B2 (en) Semiconductor device
CN114464585B (zh) 一种半导体基板、半导体器件、集成电路系统和电子设备
KR101999114B1 (ko) 반도체 패키지
JPH0817222B2 (ja) 集積回路チップのための低外形、高密度のパッケージとする装置
KR100590477B1 (ko) 마더보드의 가장자리를 이용한 메모리 모듈과 마더보드의접속 구조 및 이에 적합한 구조의 메모리 모듈
KR100216061B1 (ko) 반도체 패키지
US20050161790A1 (en) Stacked IC
TW400587B (en) Multi-chip chip scale package
TW548804B (en) Semiconductor device and its manufacturing method
TW408409B (en) Multi-chip chip size package

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees