JP2022027738A - 半導体パッケージ及び製造方法 - Google Patents

半導体パッケージ及び製造方法 Download PDF

Info

Publication number
JP2022027738A
JP2022027738A JP2021126126A JP2021126126A JP2022027738A JP 2022027738 A JP2022027738 A JP 2022027738A JP 2021126126 A JP2021126126 A JP 2021126126A JP 2021126126 A JP2021126126 A JP 2021126126A JP 2022027738 A JP2022027738 A JP 2022027738A
Authority
JP
Japan
Prior art keywords
ubm
centerline
integrated circuit
metallization
center line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021126126A
Other languages
English (en)
Inventor
佳桂 許
Jia Gui Xu
明志 游
Ming-Chih Yew
柏辰 ▲らい▼
Po-Chen Lai
書伸 葉
Shu Shen Ye
柏堯 林
Bai Yao Lin
心圃 鄭
Shin-Puu Jeng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2022027738A publication Critical patent/JP2022027738A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】改良されたアンダーバンプメタライゼーション（ＵＢＭ）レイアウト及びそれを形成する方法を有する半導体デバイスを提供する。【解決手段】半導体デバイスは、ＩＣダイ１２２、１２４、誘電体層１０８、１１２を通って延びるビア部分を含むメタライゼーションパターン１０６、１１０、ＩＣダイの反対側の誘電体層上の第２の誘電体層及びメタライゼーションパターンに結合され、誘電体層内のライン部分と、第２の誘電体層を通って延びる第２のビア部分とを含む第２のメタライゼーションパターンを含むＩＣダイに結合された相互接続構造１１４と、第２のメタライゼーションパターンに結合され、第２のメタライゼーションパターン及び第２の誘電体層上のＵＢＭと、を含む。ビア部分の中心線と第２のビア部分の第２の中心線は、ＵＢＭの第３の中心線とずれており、中心線と第２の中心線は、第３の中心線の反対側にある。【選択図】図２Ａ

Description

本願は、２０２０年７月３１日に出願され、名称が「半導体パッケージ」の米国仮出願第６３／０５９，２２６号の優先権を主張し、参照により本明細書に組み込まれる。
本発明は、半導体パッケージ及び製造方法に関する。
半導体業界は、さまざまな電子部品（トランジスタ、ダイオード、抵抗、コンデンサなど）の集積密度が継続的に改善されているため、急速な成長を遂げる。ほとんどの場合、集積密度の向上は、最小フィーチャサイズの反復的な削減によってもたらされ、 これにより、より多くのコンポーネントを所定の領域に集積できる。縮小する電子デバイスの需要が高まるにつれ、半導体ダイのより小さく、より創造的なパッケージング技術の必要性が浮上している。 このようなパッケージングシステムの例は、パッケージオンパッケージ（ＰｏＰ）技術である． ＰｏＰデバイスでは、上部の半導体パッケージが下部の半導体パッケージの上に積み重ねられ、高レベルの集積とコンポーネント密度を提供する。 ＰｏＰ技術は、一般に、プリント回路基板（ＰＣＢ）上で機能が強化されフットプリントが小さい半導体デバイスの製造を可能にする。
本開示の態様は、添付の図とともに読むと、以下の詳細な説明から最もよく理解される。業界の標準的な慣行に従って、さまざまな機能が一定の縮尺で描かれていないことを注意すべきである。実際、さまざまな機能の寸法は、説明を明確にするために任意に拡大または縮小できる
いくつかの実施形態によるパッケージ構成要素を形成するためのプロセス中の中間ステップの断面図を示す。 いくつかの実施形態によるパッケージ構成要素を形成するためのプロセス中の中間ステップの断面図を示す。 いくつかの実施形態によるパッケージ構成要素を形成するためのプロセス中の中間ステップの断面図を示す。 いくつかの実施形態によるパッケージ構成要素を形成するためのプロセス中の中間ステップの断面図を示す。 いくつかの実施形態によるパッケージ構成要素を形成するためのプロセス中の中間ステップの断面図を示す。 いくつかの実施形態によるパッケージ構成要素を形成するためのプロセス中の中間ステップの断面図を示す。 いくつかの実施形態によるパッケージ構成要素を形成するためのプロセス中の中間ステップの断面図を示す。 いくつかの実施形態によるアンダーバンプメタライゼーションレイアウトの断面図および上面図を示す。 いくつかの実施形態によるアンダーバンプメタライゼーションレイアウトの断面図および上面図を示す。 いくつかの実施形態によるアンダーバンプメタライゼーションレイアウトの断面図および上面図を示す。 いくつかの実施形態によるアンダーバンプメタライゼーションレイアウトの断面図および上面図を示す。 いくつかの実施形態によるアンダーバンプメタライゼーションレイアウトの断面図および上面図を示す。 いくつかの実施形態によるアンダーバンプメタライゼーションレイアウトの断面図および上面図を示す。 いくつかの実施形態によるアンダーバンプメタライゼーションレイアウトの断面図および上面図を示す。 いくつかの実施形態によるアンダーバンプメタライゼーションレイアウトの断面図および上面図を示す。 いくつかの実施形態によるパッケージ構成要素を形成するためのプロセス中の中間ステップの断面図を示す。 いくつかの実施形態によるパッケージ構成要素を形成するためのプロセス中の中間ステップの断面図を示す。 いくつかの実施形態によるパッケージ構成要素を形成するためのプロセス中の中間ステップの断面図を示す。
以下の開示は、本発明の異なる特徴を実施するための多くの異なる実施形態または例を提供する。本開示を簡略化するために、構成要素および配置の特定の例を以下に説明する。 もちろん、これらは単なる例であり、限定することを意図するものではない。例えば、以下の説明における第２の特徴の上または上での第１の特徴の形成は、第１および第２の特徴が直接接触して形成される実施形態を含むことができ、また、第１および第２の特徴が直接接触しないように、第１の特徴と第２の特徴との間に追加の特徴を形成することができる実施形態を含んでもよい。さらに、本開示は、様々な例において参照数字および／または文字を繰り返すことができる。この繰り返しは、単純さと明快さを目的としており、それ自体では、説明したさまざまな実施形態および／または構成間の関係を指示するものではない
さらに、「下部」 「下」 「低」 「上」 「上部」などのような空間的に相対的な用語は、説明を容易にするために、図に示されているように、ある要素または機能と別の要素（ｓ）または機能（ｓ）との関係を説明するために本明細書で使用され得る。空間的に相対的な用語は、図に示されている方向に加えて、使用中または動作中のデバイスのさまざまな方向を包含することを意図する。装置は、他の方法で方向付けられてもよく（９０度または他の方向に回転されてもよい）、本明細書で使用される空間的に相対的な用語は、同様にそれに応じて解釈され得る。
様々な実施形態は、改善されたアンダーバンプメタライゼーション（ＵＢＭ）レイアウトおよびそれを形成する方法を有するパッケージ化された半導体デバイスを提供する。誘電体層に配置されたメタライゼーションパターンを含む相互接続構造を形成することができる。相互接続構造の上部メタライゼーションパターンは、相互接続構造の上部誘電体層を通って延びるビア部分を含み得る。ＵＢＭは、ＵＢＭの中心線が上部メタライゼーションパターンのビア部分の中心線からオフセットされるか、または中心線とずれるように、上部メタライゼーションパターンおよび上部誘電体層上に形成され得る。ＵＢＭの中心線とビア部分の中心線の位置がずれていると、周囲の誘電体層の応力が減少し、誘電体層の亀裂が減少し、デバイスの欠陥が減少する可能性がある．
図１は、いくつかの実施形態による、キャリア基板１０２上に形成された相互接続構造１１４（再分配構造とも呼ばれる）を示す． 図１では、キャリア基板１０２が提供され、リリース層１０４がキャリア基板１０２上に形成されている。キャリア基板１０２は、ガラスキャリア基板、セラミックキャリア基板などであり得る。キャリア基板１０２は、複数のパッケージがキャリア基板１０２上に同時に形成され得るように、ウェーハであり得る。
リリース層１０４は、ポリマーベースの材料で形成することができ、これは、後続のステップで形成される上にある構造から、キャリア基板１０２と共に除去することができる。いくつかの実施形態では、リリース層１０４は、エポキシベースの熱放出材料であり、光から熱への変換（ＬＴＨＣ）放出コーティングなど、加熱されるとその接着特性を失う。他の実施形態では、リリース層１０４は、ＵＶ光に曝されるとその接着特性を失う紫外線（ＵＶ）接着剤であり得る。リリース層１０４は、液体として分配されて硬化されてもよく、キャリア基板１０２上に積層されたラミネートフィルムであってもよく、または同様のものであり得る。リリース層１０４の上面は、平らにすることができ、高度の平面性を有することができる。
相互接続構造１１４は、リリース層１０４およびキャリア基板１０２の上に形成される。相互接続構造１１４は、誘電体層１０８および１１２とメタライゼーションパターン１０６および１１０とを含む。メタライゼーションパターン１０６および１１０は、再分配層または再分配ラインと呼ばれることもある。相互接続構造１１４は、メタライゼーションパターン１０６および１１０の４つの層と、誘電体層１０８および１１２の５つの層を含むものとして示されている。しかしながら、いくつかの実施形態では、誘電体層１０８および１１２ならびにメタライゼーションパターン１０６および１１０のうちの多かれ少なかれが相互接続構造１１４内に形成され得る。より少ない誘電体層１０８および１１２ならびにメタライゼーションパターン１０６および１１０が形成される場合、以下に論じられるステップおよびプロセスは省略され得る。より多くの誘電体層１０８および１１２ならびにメタライゼーションパターン１０６および１１０が形成される場合、以下に論じられるステップおよびプロセスが繰り返され得る。
図１では、誘電体層１０８がリリース層１０４上に堆積されている。いくつかの実施形態では、誘電体層１０８は、リソグラフィマスクを使用してパターニングすることができる、ＰＢＯ、ポリイミド、ＢＣＢなどの感光性材料で形成されている。誘電体層１０８は、スピンコーティング、積層、化学蒸着（ＣＡＶ）など、またはそれらの組み合わせによって形成することができる。次に、誘電体層１０８がパターニングされる。パターニングは、リリース層１０４の部分を露出する開口部を形成する。パターニングは、誘電体層１０８が感光性材料である場合に誘電体層１０８を光に露光および現像することによる、または異方性エッチングなどを使用するエッチングによる、許容可能なプロセスによるものであり得る
次に、メタライゼーションパターン１０６が形成される。メタライゼーションパターン１０６は、誘電体層１０８の主表面に沿って延在し、誘電体層１０８を通って延在してリリース層１０４と物理的に接触する導電性要素を含む。メタライゼーションパターン１０６は、誘電体層１０８上および誘電体層１０８を通って延びる開口部にシード層（別個に図示されていない）を堆積させることによって形成することができる。いくつかの実施形態では、シード層は金属層であり、これは、異なる材料で形成された単一の層または複数の副層を含む複合層であり得る。いくつかの実施形態では、シード層は、チタン層およびチタン層上の銅層を含む。シード層は、例えば、物理蒸着（ＰＶＤ）などを使用して形成することができる。次に、フォトレジストが形成され、シード層上にパターニングされる。フォトレジストは、スピンコーティングなどによって形成することができ、パターン化のために光に露光することができる。フォトレジストのパターンは、メタライゼーションパターン１０６に対応する。パターン化により、フォトレジストに開口部が形成され、シード層が露出する。次に、導電性材料がフォトレジストの開口部およびシード層の露出部分に形成される。導電性材料は、電気めっきまたは無電解めっきなどのめっきによって形成することができる。導電性材料は、銅、チタン、タングステン、アルミニウムなどの金属を含み得る。導電性材料とシード層の下にある部分との組み合わせは、メタライゼーションパターン１０６を形成する。フォトレジストおよび導電性材料が形成されていないシード層の部分が除去される。フォトレジストは、酸素プラズマなどを使用するなど、許容可能なアッシングまたはストリッピングプロセスによって除去することができる。フォトレジストが除去されると、ウェットエッチングまたはドライエッチングなどの許容可能なエッチングプロセスを使用することなどによって、シード層の露出部分が除去される。
次に、誘電体層１１２およびメタライゼーションパターン１１０が、誘電体層１０８およびメタライゼーションパターン１０６上に交互に形成される。誘電体層１１２は、誘電体層１０８について以上で説明したものと同様または同じプロセスによって、材料から形成することができる。メタライゼーションパターン１１０は、メタライゼーションパターン１０６について以上で説明したものと同様または同じプロセスによって、材料から形成することができる。
次に、ＵＢＭ１１６は、相互接続構造１１４の最上部誘電体層１１２および最上部のメタライゼーションパターン１１０上に形成される。ＵＢＭ１１６は、相互接続構造１１４への外部接続のために使用され得る。ＵＢＭ１１６は、最上部誘電体層１１２の主表面上に、それに沿って、そして最上部誘電体層１１２を通って延びる部分を介して延びるバンプ部分を含み得る。ビア部分は、最上部のメタライゼーションパターン１１０と物理的に接触し、電気的に結合することができる。ＵＢＭ１１６は、メタライゼーションパターン１０６について以上で説明したものと同様または同じプロセスによって、材料から形成することができる。いくつかの実施形態では、ＵＢＭ１１６は、メタライゼーションパターン１０６および１１０とは異なるサイズを有し得る。
図２Ａでは、第１の集積回路ダイ１２２および第２の集積回路ダイ１２４は、導電性コネクタ１１８を介して相互接続構造１１４に結合されている。導電性コネクタ１１８は、ＵＢＭ１１６上に形成される。導電性コネクタ１１８は、ボールグリッドアレイ（ＢＧＡ）コネクタ、はんだボール、金属ピラー、制御された崩壊チップ接続（Ｃ４）バンプ、マイクロバンプ、無電解ニッケル－無電解パラジウム浸漬金技術（ＥＮＥＰＩＧ）形成バンプなどであり得る。導電性コネクタ１１８は、はんだ、銅、アルミニウム、金、ニッケル、銀、パラジウム、スズなど、またはそれらの組み合わせなどの導電性材料を含み得る。いくつかの実施形態では、導電性コネクタ１１８は、最初に、蒸発、電気めっき、印刷、はんだ転写、ボール配置などによってはんだの層を形成することによって形成される。はんだの層が形成されたら、材料を所望のバンプ形状に成形するためにリフローを実行することができる。いくつかの実施形態では、導電性コネクタ１１８は、スパッタリング、印刷、電気めっき、無電解めっき、ＣＶＤなどによって形成され得る金属柱（銅柱など）を備える。金属柱は、はんだを含まなくてもよく、実質的に垂直な側壁を有することができる。いくつかの実施形態では、金属キャップ層が金属柱の上部に形成される。金属キャップ層は、ニッケル、スズ、スズ鉛、金、銀、パラジウム、インジウム、ニッケル－パラジウム－金、ニッケル－金など、またはそれらの組み合わせを含み得、めっきプロセスによって形成され得る。
図２Ａに示されるように、単一の第１の集積回路ダイ１２２および単一の第２の集積回路ダイ１２４は、相互接続構造１１４に結合され得る。しかしながら、任意の数の第１の集積回路ダイ１２２、第２の集積回路ダイ１２４、および／または２つ以上のダイまたは２つ未満のダイなどの他のダイを相互接続構造１１４に結合することができる。第１の集積回路ダイ１２２および第２の集積回路ダイ１２４は同じ高さを有するように示されているが、第１の集積回路ダイ１２２および第２の集積回路ダイ１２４は異なる高さを有し得る。
図２Ｂは、第１の集積回路ダイ１２２および／または第２の集積回路ダイ１２４に使用することができる集積回路ダイの断面図を示している。集積回路ダイ１２２／１２４は、その後の処理でパッケージ化されて、集積回路パッケージを形成する。集積回路ダイ１２２／１２４は、論理ダイ（例えば、中央処理ユニット（ＣＰＵ）、グラフィックス処理ユニット（ＧＰＵ）、システムオンチップ（ＳＯＣ）、アプリケーションプロセッサ（ＡＰ）、マイクロコントローラー、アプリケーション固有の集積回路（ＡＳＩＣ）ダイなど）、メモリダイ（例えば、動的ランダムアクセスメモリ（ＤＲＡＭ）ダイ、静的ランダムアクセスメモリ（ ＳＲＡＭ）ダイ、高帯域幅メモリ（ＨＢＭ）ダイなど）、電力管理ダイ（たとえば、電力管理集積回路（ＰＭＩＣ）ダイ）、無線周波数（ＲＦ）ダイ、センサーダイ、マイクロ －電気機械システム（ＭＥＭＳ）ダイ。 信号処理ダイ（例えば、デジタル信号処理（ＤＳＰ）ダイなど）、フロントエンドダイ（例えば、アナログフロントエンド（ＡＦＥ）ダイ）など、またはそれらの組み合わせである得る。いくつかの実施形態では、第１の集積回路ダイ１２２は、ＳＯＣであり得、第２の集積回路ダイ１２４は、ＨＢＭダイなどのメモリダイであり得る。
集積回路ダイ１２２／１２４は、ウェーハ内に形成することができ、これは、複数の集積回路ダイを形成するために後続のステップで単一化する異なるデバイス領域を含むことができる（。集積回路ダイ１２２／１２４は、適用可能な製造プロセスに従って処理されて、集積回路を形成することができる。例えば、集積回路ダイ１２２／１２４は、ドープされたまたはドープされていないシリコンなどの半導体基板５２、または半導体オン絶縁体（ＳＯＩ）基板の活性層を含む。半導体基板５２は、ゲルマニウムなどの他の半導体材料、炭化ケイ素、ガリウムヒ素、リン化ガリウム、リン化インジウム、ヒ化インジウム、および／またはアンチモン化インジウムを含む化合物半導体、ＳｉＧｅ、ＧａＡｓＰ、ＡｌＩｎＡｓ、ＡＩＧａＡｓ、ＧａｌｎＡｓ、ＧａｌｎＰ、および／またはＧａｌｎＡｓＰを含む合金半導体、またはそれらの組み合わせを含み得る。多層または勾配基板などの他の基板も使用することができる。半導体基板５２は、表面と呼ばれることもある活性表面（例えば、図２Ｂで上向きの表面）と、裏面と呼ばれることもある非活性表面（例えば、図２Ｂで下向きの表面）を有する。
デバイス５４（トランジスタによって表される）は、半導体基板５２の活性表面に形成され得る。デバイス５４は、アクティブデバイス（例えば、トランジスタ、ダイオードなど）、コンデンサ、抵抗器などであり得る。 層間誘電体（ＩＬＤ）５６は、半導体基板５２の活性表面上にある。ＩＬＤ５６は、デバイス５４を囲み、カバーする場合がある。ＩＬＤ５６は、ホスホシリケートガラス（ＰＳＧ）、ボロシリケートガラス（ＢＳＧ）、ホウ素ドープホスホシリケートガラス（ＢＰＳＧ）、非ドープシリケートガラス（ＵＳＧ）などの材料で形成された１つまたは複数の誘電体層を含み得る
導電性プラグ５８は、ＩＬＤ５６を通って延在し、デバイス５４を電気的および物理的に結合する。例えば、デバイス５４がトランジスタである場合、導電性プラグ５８は、トランジスタのゲートおよびソース／ドレイン領域を結合することができる。 導電性プラグ５８は、タングステン、コバルト、ニッケル、銅、銀、金、アルミニウムなど、またはそれらの組み合わせで形成することができる。相互接続構造６０は、ＩＬＤ５６および導電性プラグ５８の上にある。相互接続構造６０は、デバイス５４を相互接続して、集積回路を形成する。相互接続構造６０は、例えば、ＩＬＤ５６上の誘電体層のメタライゼーションパターンによって形成することができる。メタライゼーションパターンには、１つまたは複数の低ｋ誘電体層に形成された金属ラインとビアが含まれる。相互接続構造６０のメタライゼーションパターンは、導電性プラグ５８によってデバイス５４に電気的に結合されている。
集積回路ダイ１２２／１２４は、外部接続が行われるアルミニウムパッドなどのパッド６２をさらに含む。パッド６２は、相互接続構造６０内および／または上など、集積回路ダイ１２２／１２４のアクティブ側にある。１つまたは複数のパッシベーションフィルム６４は、相互接続構造６０およびパッド６２の一部などの集積回路ダイ１２２／１２４上にある。開口部は、パッシベーションフィルム６４を通ってパッド６２まで延びる。導電性柱（例えば、銅などの金属で形成されている）などのダイコネクタ６６は、パッシベーションフィルム６４の開口部を通って延在し、パッド６２のそれぞれのものに物理的および電気的に結合されている。ダイコネクタ６６は、例えば、めっき等により形成することができる。ダイコネクタ６６は、集積回路ダイ１２２／１２４のそれぞれの集積回路を電気的に結合する。
任意選択で、はんだ領域（例えば、はんだボールまたははんだバンプ）をパッド６２上に配置することができる。はんだボールは、集積回路ダイ１２２／１２４でチッププローブ（ＣＰ）試験を実行するために使用され得る。ＣＰ試験は、集積回路ダイ１２２／１２４に対して実行されて、集積回路ダイ１２２／１２４が既知の良好なダイ（ＫＧＤ）であるかどうかを確認することができる。したがって、ＫＧＤである集積回路ダイ１２２／１２４のみが後続の処理を受けてパッケージ化され、ＣＰテストに失敗したダイはパッケージ化されない。 テスト後、はんだ領域は後続の処理ステップで削除される場合がある。
誘電体層６８は、パッシベーションフィルム６４およびダイコネクタ６６などの集積回路ダイ１２２／１２４のアクティブ側にあり得る（またはない）。誘電体層６８は、ダイコネクタ６６を横方向にカプセル化し、集積回路ダイ１２２／１２４と横方向に隣接している。最初に、誘電体層６８は、誘電体層６８の最上面がダイコネクタ６６の最上面の上にあるように、ダイコネクタ６６を埋めることができる。はんだ領域がダイコネクタ６６上に配置されているいくつかの実施形態では、誘電体層６８は、はんだ領域も埋めることができる。あるいは、誘電体層６８を形成する前に、はんだ領域を除去することができる。
誘電体層６８は、ＰＢＯ、ポリイミド、ＢＣＢなどのポリマー、窒化ケイ素などの窒化物、酸化ケイ素、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの酸化物など、またはそれらの組み合わせであり得る 誘電体層６８は、例えば、スピンコーティング、積層、化学蒸着（ＣＡＶ）などによって形成することができる。いくつかの実施形態では、ダイコネクタ６６は、集積回路ダイ１２２／１２４の形成中に誘電体層６８を通して露出される。いくつかの実施形態では、ダイコネクタ６６は、埋め込まれたままであり、集積回路ダイ１２２／１２４をパッケージ化するための後続のプロセス中に露出される。ダイコネクタ６６を露出させることにより、ダイコネクタ６６上に存在し得るはんだ領域を除去することができる。
いくつかの実施形態では、集積回路ダイ１２２／１２４は、複数の半導体基板５２を含む積み重ねられたデバイスである。例えば、集積回路ダイ１２２／１２４は、ハイブリッドメモリキューブ（ＨＭＣ）モジュール、高帯域幅メモリ（ＨＢＭ）モジュールなどの、複数のメモリダイを含むメモリデバイスであり得る。そのような実施形態では、集積回路ダイ１２２／１２４は、貫通基板ビア（ＴＳＶ）によって相互接続された複数の半導体基板５２を含む。半導体基板５２のそれぞれは、相互接続構造６０を有する（または有さない）ことができる
第１の集積回路ダイ１２２および第２の集積回路ダイ１２４は、ダイコネクタ６６、導電性コネクタ１１８、およびＵＢＭ１１６を介して、相互接続構造１１４に機械的および電気的に結合され得る。第１の集積回路ダイ１２２および第２の集積回路ダイ１２４は、相互接続構造１１４上に配置されることができ、リフロープロセスが実行されて、導電性コネクタ１１８をリフローし、導電性コネクタ１１８を介してダイコネクタ６６をＵＢＭ１１６に結合する。
図３では、アンダーフィル１２６が、第１の集積回路ダイ１２２と第２の集積回路ダイ１２４と、ＵＢＭ１１６、導電性コネクタ１１８、およびダイコネクタ６６を取り囲む相互接続構造１１４との間に形成される。アンダーフィル１２６は、応力を低減し、導電性コネクタ１１８のリフローから生じる接合部を保護することができる。アンダーフィル１２６は、第１の集積回路ダイ１２２および第２の集積回路ダイ１２４が取り付けられた後に毛管流プロセスによって形成されることができるか、第１の集積回路ダイ１２２および第２の集積回路ダイ１２４が取り付けられる前に、適切な堆積方法によって形成されることができる。 図３に示されるように、アンダーフィル１２６の上面は、第１の集積回路ダイ１２２および第２の集積回路ダイ１２４の上面と同じ高さであり得る。いくつかの実施形態では、アンダーフィル１２６の上面は、第１の集積回路ダイ１２２および第２の集積回路ダイ１２４の上面の下に配置されることができる。アンダーフィル１２６の側面は、第１の集積回路ダイ１２２および第２の集積回路ダイ１２４の側面から相互接続構造１１４の上面（例えば、最上部誘電体層１１２の上面）まで延びることができる。
図４では、封止材１２８は、相互接続構造１１４およびアンダーフィル１２６上に形成され、第１の集積回路ダイ１２２、第２の集積回路ダイ１２４、およびアンダーフィル１２６を取り囲む。形成後、封止材１２８は、第１の集積回路ダイ１２２、第２の集積回路ダイ１２４、およびアンダーフィル１２６をカプセル化する。 封止材１２８は、成形コンパウンド、エポキシなどであり得る。封止材１２８は、圧縮成形、転写成形などによって適用されることができ、第１の集積回路ダイ１２２および／または第２の集積回路ダイ１２４が埋め込まれるかまたは覆われるように、相互接続構造１１４上に形成されることができる。いくつかの実施形態では、封止材１２８は、第１の集積回路ダイ１２２と第２の集積回路ダイ１２４との間のギャップ領域にさらに形成されることができる。封止材１２８は、液体または半液体の形態で適用され、その後、硬化されることができる。
平坦化プロセスを封止材１２８に対して実行して、第１の集積回路ダイ１２２および第２の集積回路ダイ１２４を露出させることができる。平坦化プロセスはまた、アンダーフィル１２６を露出させることができる。平坦化プロセスは、第１の集積回路ダイ１２２、第２の集積回路ダイ１２４および／またはアンダーフィル１２６が露出するまで、第１の集積回路ダイ１２２、第２の集積回路ダイ１２４、および／またはアンダーフィル１２６の材料を除去することができる。第１の集積回路ダイ１２２、第２の集積回路ダイ１２４、アンダーフィル１２６、および封止材１２８の上面は、プロセス変動内で、平坦化プロセス後、実質的に同一平面上（例えば、水平）であり得る。平坦化プロセスは、例えば、化学機械研磨（ＣＭＰ）、粉砕プロセスなどであり得る。いくつかの実施形態では、例えば、第１の集積回路ダイ１２２および／または第２の集積回路ダイ１２４がすでに露出している場合、平坦化を省略してもよい。
図５では、キャリア基板の剥離が実行されて、キャリア基板１０２が相互接続構造１１４から切り離され（または「剥離」され）、デバイスが反転され、第２のキャリア基板１５０は、第１の集積回路ダイ１２２、第２の集積回路ダイ１２４、アンダーフィル１２６、および封止材１２８に結合されている。いくつかの実施形態では、剥離は、リリース層１０４が光の熱の下で分解し、キャリア基板１０２を除去することができるように、リリース層１０４上にレーザー光またはＵＶ光などの光を投射することを含む。図５に示されるように、誘電体層１０８およびメタライゼーションパターン１０６の表面は、キャリア基板１０２およびリリース層１０４を除去した後に露出されることができる。デバイスは、第１の集積回路ダイ１２２および第２の集積回路ダイ１２４の裏側が下を向くように反転することができる。
第２のキャリア基板１５０は、第２のリリース層１５２を介して、第１の集積回路ダイ１２２、第２の集積回路ダイ１２４、アンダーフィル１２６、および封止材１２８に結合されることができる。第２のキャリア基板１５０は、ガラスキャリア基板、セラミックキャリア基板などであり得る。第２のキャリア基板１５０は、複数のパッケージが第２のキャリア基板１５０上で同時に処理されることができるように、ウェーハであり得る。第２の第２のリリース層１５２は、ポリマーベースの材料で形成することができ、これは、後続のステップで形成される上にある構造から第２のキャリア基板１５０と共に除去することができる。１５２は、ポリマーベースの材料で形成することができ、これは、後続のステップで形成される上にある構造から第２のキャリア基板１５０と共に除去することができる。いくつかの実施形態では、第２のリリース層１５２は、エポキシベースの熱放出材料であり、これは、光から熱への変換（ＬＴＨＣ）放出コーティングなど、加熱されるとその接着特性を失う。他の実施形態では、第２のリリース層１５２は、ＵＶ光に曝されるとその接着特性を失う紫外線（ＵＶ）接着剤であり得る。第２のリリース層１５２は、液体として分配されて硬化されてもよく、第２のリリース層１５２上に積層されたラミネートフィルムであってもよく、または同様のものであり得る。第２のリリース層１５２の上面は、平らにすることができ、高度の平面性を有することができる。
図６Ａから６Ｉは、いくつかの実施形態による、相互接続構造１１４上にＵＢＭ１３０が形成された後のデバイスの様々な図を示している。図６Ｂから６Ｅは、図６Ａの領域１３２の詳細な上面図を示している。領域１３２は、第１の集積回路ダイ１２２の側壁と整列させることができる。図６Ｆ、６Ｈ、および６Ｉは、図６Ａの領域１３１の詳細な断面図を示している。図６Ｃは、図６Ａの領域１３１の詳細な上面図を示している。
図６Ａから６Ｉでは、ＵＢＭ１３０は、相互接続構造１１４上に形成されている。 ＵＢＭ１３０は、メタライゼーションパターン１０６上に形成され、誘電体層１０８の表面に沿って延在し、メタライゼーションパターン１０６に電気的に結合されることができる。ＵＢＭ１３０は、相互接続構造１１４への外部接続のために使用されることができる。ＵＢＭ１３０は、メタライゼーションパターン１０６について以上で説明したものと同様または同じプロセスによって、材料から形成することができる。 いくつかの実施形態では、ＵＢＭ１３０は、メタライゼーションパターン１０６および１１０ならびにＵＢＭ１１６とは異なるサイズを有することができる。
図６Ａから６Ｈに示される実施形態では、ＵＢＭ１３０の中心線Ｃ１（例えば、ＵＢＭ１３０の中心を通って延びる仮想線）は、メタライゼーションパターン１０６のビア部分の中心線Ｃ２（例えば、ビア部分の中心を通って延びる仮想線）からオフセットされ、部分を介して誘電体層１０８を通って延びる。図６Ａおよび６Ｂに示される実施形態では、メタライゼーションパターン１０６のビア部分の中心線Ｃ２は、ＵＢＭ１３０の中心線Ｃ１よりも第１の集積回路ダイ１２２の中心線と整列した点Ｐ１からさらに離れて配置される。ＵＢＭ１３０、メタライゼーションパターン１０６、および誘電体層１０８の間で発生する亀裂および他の欠陥の可能性は、第１の集積回路ダイ１２２のエッジで最大であり、点Ｐ１からの距離が減少するにつれて減少することができる。他方、ＵＢＭ１３０の中心線Ｃ１がメタライゼーションパターン１０６のビア部分の中心線Ｃ２からオフセットされるか、または中心線Ｃ２とずれている距離が増加するにつれて、ＵＢＭ１３０のプロセスウィンドウは減少する。したがって、ＵＢＭ１３０の中心線Ｃ１が、メタライゼーションパターン１０６のビア部分の中心線Ｃ２からオフセットされるか、またはそれとずれている距離は、点Ｐ１からの距離が増加するにつれて増加する。例えば、図６Ａに示されるように、ＵＢＭ１３０Ａは、ＵＢＭ１３０Ｂよりも点Ｐ１に近い可能性がある。ＵＢＭ１３０Ａの中心線Ｃ１とメタライゼーションパターン１０６のビア部分の中心線Ｃ２との間の距離Ｄ１は、ＵＢＭ１３０Ｂの中心線Ｃ１とメタライゼーションパターン１０６のビア部分の中心線Ｃ２との間の距離Ｄ２よりも小さくてもよい。距離Ｄ１は、約１μｍから約１０μｍの範囲であってもよいし、距離Ｄ２は、約５μｍから約３０μｍの範囲であってもい。これにより、亀裂などが減少し、デバイスの欠陥が減少し、デバイスのパフォーマンスが向上し、ＵＢＭ１３０のプロセスウィンドウが維持される。
図６Ｂを参照すると、ＵＢＭ１３０Ａおよび点Ｐ１に最も近いメタライゼーションパターン１０６の場合、点Ｐ１に最も近いＵＢＭ１３０Ａのエッジと、点Ｐ１に最も近いメタライゼーションパターン１０６のビア部分のエッジとの間の内側距離Ｄｉｎ１は、 点Ｐ１から最も遠いＵＢＭ１３０Ａのエッジと、点Ｐ１から最も遠いメタライゼーションパターン１０６のビア部分のエッジとの間の外側距離Ｄｏｕｔ１よりも大きくてもよい。点Ｐ１からのＵＢＭ１３０およびメタライゼーションパターン１０６の距離が増加するにつれて、内側距離と外側距離との間の差が増加する可能性がある。例えば、ＵＢＭ１３０Ｂおよび点Ｐ１から最も遠いメタライゼーションパターン１０６の場合、点Ｐ１に最も近いＵＢＭ１３０Ｂのエッジと、点Ｐ１に最も近いメタライゼーションパターン１０６のビア部分のエッジとの間の内側距離Ｄｉｎ２は、点Ｐ１から最も遠いＵＢＭ１３０Ｂのエッジと、点Ｐ１から最も遠いメタライゼーションパターン１０６のビア部分のエッジとの間の外側距離Ｄｏｕｔ２よりも大きくてもよい。距離Ｄｉｎ２と距離Ｄｏｕｔ２の差は、距離Ｄｉｎ１と距離Ｄｉｎ１の差よりも大きい場合がある。内側距離と外側距離との間の差は、約３μｍから約３０μｍの範囲であってもよい。図６Ｂに示されるように、ＵＢＭ１３０は、領域１３２の誘電体層１０８の表面全体に均一に分布されることができる。
図６Ｃに示される実施形態では、点Ｐ１に最も近いＵＢＭ１３０Ａのエッジと、点Ｐ１に最も近いメタライゼーションパターン１０６のビア部分のエッジとの間の内側距離Ｄｉｎ３は、点Ｐ１から最も遠いＵＢＭ１３０Ａのエッジと、点Ｐ１から最も遠いメタライゼーションパターン１０６のビア部分のエッジとの間の外側距離Ｄｏｕｔ３よりも大きくてもよい。内側距離Ｄｉｎ３、外側距離Ｄｏｕｔ３、および内側距離と外側距離との間の差は、すべてのＵＢＭ１３０およびメタライゼーションパターン１０６について同じであってもよいが、実施形態はそれに限定されない。一貫した内部距離Ｄｉｎ３、外部距離Ｄｏｕｔ３、およびＵＢＭ１３０の内部距離と外部距離との間の差を維持することは、レイアウトの考慮を単純化する。内側距離と外側距離との差は、約３μｍから約３０μｍの範囲であり得る。図６Ｃに示されるように、ＵＢＭ１３０は、領域１３２の誘電体層１０８の表面全体に均一に分布されることができる。
図６Ｄおよび６Ｅに示される実施形態では、図６Ａおよび６Ｂに示される実施形態と同様に、点Ｐ１からのＵＢＭ１３０およびメタライゼーションパターン１０６の距離が増加するにつれて、内側距離と外側距離との間の差が増加する。例えば、ＵＢＭ１３０Ａおよび点Ｐ１に最も近いメタライゼーションパターン１０６の場合、点Ｐ１に最も近いＵＢＭ１３０Ａのエッジと、点Ｐ１に最も近いメタライゼーションパターン１０６のビア部分のエッジとの間の内側距離Ｄｉｎ４は、点Ｐ１から最も遠いＵＢＭ１３０Ａのエッジと、点Ｐ１から最も遠いメタライゼーションパターン１０６のビア部分のエッジとの間の外側距離Ｄｏｕｔ４よりも大きくてもよい。図６Ｄにおいて、ＵＢＭ１３０Ｂおよび点Ｐ１から最も遠いメタライゼーションパターン１０６の場合、点Ｐ１に最も近いＵＢＭ１３０Ｂのエッジと、点Ｐ１に最も近いメタライゼーションパターン１０６のビア部分のエッジとの間の内側距離Ｄｉｎ５は、点Ｐ１から最も遠いＵＢＭ１３０Ｂのエッジと、点Ｐ１から最も遠いメタライゼーションパターン１０６のビア部分のエッジとの間の外側距離Ｄｏｕｔ５よりも大きくてもよい。同様に、図６Ｅでは、点Ｐ１から最も遠いＵＢＭ１３０Ｂおよびメタライゼーションパターン１０６の場合、点Ｐ１に最も近いＵＢＭ１３０Ｂのエッジと、点Ｐ１に最も近いメタライゼーションパターン１０６のビア部分のエッジとの間の内側距離Ｄｉｎ６は、点Ｐ１から最も遠いＵＢＭ１３０Ｂのエッジと、点Ｐ１から最も遠いメタライゼーションパターン１０６のビア部分のエッジとの間の外側距離Ｄｏｕｔ６よりも大きくてもよい。 距離Ｄｉｎ５と距離Ｄｏｕｔ５との間の差は、距離Ｄｉｎ４と距離Ｄｉｎ４との間の差よりも大きく、距離Ｄｉｎ６と距離Ｄｏｕｔ６との間の差は、距離Ｄｉｎ４と距離Ｄｉｎ４との間の差よりも大きい場合がある。内側距離と外側距離との間の差は、約３μｍから約３０μｍの範囲であり得る。
さらに、図６Ｄおよび６Ｅに示される実施形態では、ＵＢＭ１３０は、領域１３２の誘電体層１０８の表面全体に不均一に分布されることができる。例えば、ＵＢＭ１３０は、領域１３２の周辺領域においてより高い密度を有することができる。図６Ｅに示される実施形態は、領域１３２のコーナー領域においていくつかのＵＢＭ１３０が省略されていることを除いて、図６Ｄに示される実施形態と同じである。
図６Ｂから６Ｅに示される実施形態は、ＵＢＭ１３０のレイアウトと、第１の集積回路ダイ１２２上に配置されたメタライゼーションパターン１０６とを示し、説明する。いくつかの実施形態では、第２の集積回路ダイ１２４上のＵＢＭ１３０およびメタライゼーションパターン１０６は、上記のレイアウトのいずれかを有し、レイアウトは、点Ｐ１ではなく、第２の集積回路ダイ１２４の中心線と整列した点Ｐ２を中心とする。いくつかの実施形態では、相互接続構造１１４全体にわたるＵＢＭ１３０およびメタライゼーションパターン１０６は、相互接続構造１１４の中心線と整列した点Ｐ３を中心とするレイアウトで、上記のレイアウトのいずれかを有することができる。
ＵＢＭ１３０およびメタライゼーションパターン１０６の両方は、誘電体層１０８および１１２などの周囲の材料のＣＴＥと一致しない熱膨張係数（ＣＴＥ）を有し得る金属で形成されることができる。メタライゼーションパターン１０６のビア部分の中心線Ｃ２をＵＢＭ１３０の中心線Ｃ１と位置合わせすると、結果として生じる構造に高い応力が生じ、誘電体層１０８および１１２に亀裂が生じる可能性がある。しかしながら、ＵＢＭ１３０の中心線Ｃ１がメタライゼーションパターン１０６のビア部分の中心線Ｃ２からオフセットされるか、またはそれとずれるように、メタライゼーションパターン１０６上にＵＢＭ１３０を形成することによって、結果として得られる構造の応力が減少し、亀裂の可能性が減少し、デバイスの欠陥が減少する。
図６Ｆおよび６Ｇに示される実施形態では、メタライゼーションパターン１０６のビア部分の中心線Ｃ２は、メタライゼーションパターン１１０のビア部分の中心線Ｃ３からＵＢＭ１３０の中心線Ｃ１の反対側に配置される。ＵＢＭ１３０の中心線Ｃ１とメタライゼーションパターン１０６のビア部分の中心線Ｃ２との間の距離Ｄ４は、図６Ａに関して以上で論じた距離Ｄ１またはＤ２と同じであり得る。ＵＢＭ１３０の中心線Ｃ１とメタライゼーションパターン１１０のビア部分の中心線Ｃ３との間の距離Ｄ３は、約３μｍから約３０μｍの範囲であり得る。ＵＢＭ１３０の中心線Ｃ１とメタライゼーションパターン１０６のビア部分の中心線Ｃ２との間の距離と同様であり、ＵＢＭ１３０の中心線Ｃ１とメタライゼーションパターン１１０のビア部分の中心線Ｃ３との間の距離は、点Ｐ１からの距離が増加するにつれて増加するか、または点Ｐ１からの距離が増加するにつれて一定のままであり得る。中心線Ｃ２およびＣ３を中心線Ｃ１の反対側に配置すると、中心線Ｃ２とＣ３との間の誘電体層１１２からの誘電体材料の量が増加し、結果として生じる構造の応力をさらに低減し、デバイスの欠陥を低減することができる。
図６Ｈに示される実施形態では、メタライゼーションパターン１１０のビア部分の中心線Ｃ３は、ＵＢＭ１３０の中心線Ｃ１と位置合わせされ、メタライゼーションパターン１０６のビア部分の中心線Ｃ２は、ＵＢＭ１３０の中心線Ｃ１およびメタライゼーションパターン１１０のビア部分の中心線Ｃ３からオフセットされているか、またはそれらとずれている。メタライゼーションパターン１０６のビア部分の中心線Ｃ２とＵＢＭ１３０の中心線Ｃ１とメタライゼーションパターン１１０のビア部分の中心線Ｃ３との間の距離Ｄ５は、図６Ａに関して以上で論じた距離Ｄ１またはＤ２と同じであり得る。
図６１に示される実施形態では、ＵＢＭ１３０は、誘電体層１０８を通って延びるビア部分を含む、ＵＢＭ１３０．ｉによって置き換えられる。ＵＢＭ１３０．ｉのビア部分は、メタライゼーションパターン１０６と物理的に接触し、電気的に結合されることができる。誘電体層１０８を通って延びるメタライゼーションパターン１０６のビア部分は省略され得、開口部は、キャリア基板１０２を剥離した後、ＵＢＭ１３０．ｉを形成する前に、誘電体層１０８を通してパターン化されることができる。ＵＢＭ １３０．ｉは、ＵＢＭ １３０について前述したものと同様または同じプロセスによって、材料から形成することができる。ＵＢＭ１３０．ｉは、誘電体層１０８の上面の上に配置されたＵＢＭ１３０．ｉの上部の中心線Ｃ４が、 誘電体層１０８の上面の下に配置されたＵＢＭ１３０．ｉのビア部分の中心線Ｃ５からオフセットされるか、またはそれとずれて形成されることができる。ＵＢＭ１３０．ｉの上部の中心線Ｃ４とＵＢＭ１３０．ｉのビア部分の中心線Ｃ５との間の距離Ｄ５は、図６Ａに関して上で論じた距離Ｄ１またはＤ２と同じであり得る。
ＵＢＭ１３０．ｉおよびメタライゼーションパターン１０６の両方は、誘電体層１０８などの周囲の材料のＣＴＥと一致しない熱膨張係数（ＣＴＥ）を有し得る金属で形成されることができる。ＵＢＭ１３０．ｉの上部の中心線Ｃ４とＵＢＭ１３０．ｉのビア部分の中心線Ｃ５とを整列させると、結果として生じる構造に高い応力が生じ、誘電体層１０８に亀裂が生じる可能性がある。しかしながら、ＵＢＭ１３０．ｉの上部の中心線Ｃ４が、ＵＢＭ１３０．ｉのビア部分の中心線Ｃ５からオフセットされるか、またはそれとずれるようにＵＢＭ１３０．ｉを形成することによって、結果として生じる構造の応力が低減され、亀裂の可能性が減少し、デバイスの欠陥が減少する。
図７では、導電性コネクタ１３４がＵＢＭ１３０上に形成されている。導電性コネクタ１３４は、ボールグリッドアレイ（ＢＧＡ）コネクタ、はんだボール、金属ピラー、制御された崩壊チップ接続（Ｃ４）バンプ、マイクロバンプ、無電解ニッケル－無電解パラジウム浸漬金技術（ＥＮＥＰ１Ｇ）形成バンプなどであり得る。導電性コネクタ１３４は、はんだ、銅、アルミニウム、金、ニッケル、銀、パラジウム、スズなど、またはそれらの組み合わせなどの導電性材料を含み得る。いくつかの実施形態では、導電性コネクタ１３４は、最初に、蒸発、電気めっき、印刷、はんだ転写、ボール配置などによってはんだの層を形成することによって形成される。はんだの層が形成されたら、材料を所望のバンプ形状に成形するためにリフローを実行することができる。いくつかの実施形態では、導電性コネクタ１３４は、スパッタリング、印刷、電気めっき、無電解めっき、ＣＶＤなどによって形成され得る金属柱（銅柱など）を備える。金属柱は、はんだを含まなくてもよく、実質的に垂直な側壁を有することができる。いくつかの実施形態では、金属キャップ層が金属柱の上部に形成される。金属キャップ層は、ニッケル、スズ、スズ鉛、金、銀、パラジウム、インジウム、ニッケル－パラジウム－金、ニッケル－金など、またはそれらの組み合わせを含み得、めっきプロセスによって形成されることができる。
図８において、キャリア基板剥離は、第１の集積回路ダイ１２２、第２の集積回路ダイ１２４、アンダーフィル１２６、および封止材１２８から第２のキャリア基板１５０をデタッチ（または「剥離」）するために実行され、デバイスが反転する。いくつかの実施形態では、剥離は、第２のリリース層１５２が光の熱の下で分解し、第２のキャリア基板１５０を除去できるように、第２のリリース層１５２上にレーザー光またはＵＶ光などの光を投射することを含む。図８に示されるように、第１の集積回路ダイ１２２、第２の集積回路ダイ１２４、アンダーフィル１２６、および封止材１２８の表面は、第２のキャリア基板１５０および第２のリリース層１５２を除去した後に露出されることができる。デバイスは、第１の集積回路ダイ１２２および第２の集積回路ダイ１２４の裏側が上を向くように反転することができる。第２のキャリア基板１５０および第２のリリース層１５２が除去された後、得られたデバイスは、第１のパッケージ構成要素１００と呼ばれることができる。
図９では、基板１４０が第１のパッケージ構成要素１００に結合されている。基板１４０は、シリコン、ゲルマニウム、ダイアモンドなどの半導体材料でできていてもよい。いくつかの実施形態では、シリコンゲルマニウム、炭化ケイ素、ガリウム砒素、インジウム砒素、インジウムリン化物、シリコンゲルマニウム炭化物、ガリウム砒素リン化物、ガリウムインジウムリン化物、これらの組み合わせなどの複合材料も使用できる。さらに、基板１４０は、シリコンオンインシュレータ（ＳＯＩ）基板であり得る。一般に、ＳＯＩ基板は、エピタキシャルシリコン、ゲルマニウム、シリコンゲルマニウム、ＳＯＩ、シリコンゲルマニウムオンインシュレータ（ＳＧＯＩ）、またはそれらの組み合わせなどの半導体材料の層を含む。いくつかの実施形態では、基板１４０は、ガラス繊維強化樹脂コアなどの絶縁コアに基づくことができる。いくつかの実施形態では、コア材料は、ＦＲ４などのガラス繊維樹脂であり得る。いくつかの実施形態では、コア材料は、ビスマレイミド－トリアジン（ＢＴ）樹脂、他のプリント回路基板（ＰＣＢ）材料、または他のフィルムを含み得る。味の素ビルドアップフィルム（ＡＢＦ）または他のラミネートなどのビルドアップフィルムを基板１４０に使用することができる。
基板１４０は、能動デバイスおよび受動デバイス（別個に図示されていない）を含み得る。トランジスタ、コンデンサ、抵抗器、これらの組み合わせなどの多種多様なデバイスが含まれることができる。デバイスは、任意の適切な方法を使用して形成することができる。 基板１４０はまた、メタライゼーション層（図示せず）を含み得る。メタライゼーション層は、アクティブデバイスとパッシブデバイスの上に形成することができ、さまざまなデバイスを接続して機能回路を形成するように設計されている。メタライゼーション層は、導電性材料の層を相互接続するビアを備えた、誘電体材料（例えば、低ｋ誘電体材料）と導電性材料（例えば、銅）の交互の層から形成され得る。タライゼーション層は、任意の適切なプロセス（堆積、ダマシン、デュアルダマシンなど）によって形成することができる。いくつかの実施形態では、基板１４０は、アクティブおよびパッシブデバイスを実質的に含まない。
基板１４０は、第１のパッケージ構成要素１００に面する基板１４０の第１の側に形成されたボンドパッド１４２を含み得る。いくつかの実施形態では、ボンドパッド１４２は、基板１４０の第１の側で誘電体層（別個に図示されていない）に凹部（別個に図示されていない）を形成することによって形成されることができる。ボンドパッド１４２が誘電体層に埋め込まれることを可能にするために、凹部を形成することができる。いくつかの実施形態では、凹部は省略され、ボンドパッド１４２は誘電体層上に形成され得る。いくつかの実施形態では、ボンドパッド１４２は、銅、チタン、ニッケル、金、パラジウムなど、またはそれらの組み合わせで作られた薄いシード層（別個に図示されていない）を含む。ボンドパッド１４２の導電性材料は、薄いシード層上に堆積されることができる。導電性材料は、電気化学的めっきプロセス、無電解めっきプロセス、ＣＶＤ、原子層堆積（ＡＬＤ）、ＰＶＤなど、またはそれらの組み合わせによって形成することができる。一実施形態では、ボンドパッド１４２の導電性材料は、銅、タングステン、アルミニウム、銀、金など、またはそれらの組み合わせを含む。
いくつかの実施形態では、ボンドパッド１４２は、チタンの層、銅の層、およびニッケルの層などの導電性材料の３つの層を含むＵＢＭである。クロム／クロム－銅合金／銅／金の配置、チタン／チタンタングステン／銅の配置、または銅／ニッケル／金の配置など、材料および層の他の配置を、ボンドパッド１４２の形成に利用することができる ボンドパッド１４２に使用することができる任意の適切な材料または材料の層は、本出願の範囲内に含まれることが完全に意図されている。
基板１４０は、ボンドパッド１４２、導電性コネクタ１３４、およびＵＢＭ１３０を介して、第１のパッケージ構成要素１００に機械的および電気的に結合することができる。基板１４０は、第１のパッケージ構成要素１００の上に配置され得、リフロープロセスが実行されて、導電性コネクタ１３４をリフローし、導電性コネクタ１３４を介してボンドパッド１４２をＵＢＭ１３０に結合する。
次に、アンダーフィル１４４が、第１のパッケージ構成要素１００と基板１４０との間に形成され、ボンドパッド１４２、ＵＢＭ１３０、および導電性コネクタ１３４を取り囲む。アンダーフィル１４４は、応力を低減し、導電性コネクタ１３４のリフローから生じる接合部を保護することができる。アンダーフィル１４４は、第１のパッケージ構成要素１００が基板１４０に取り付けられた後に毛細管流動プロセスによって形成されることができるか、または第１のパッケージ構成要素１００が取り付けられる前に適切な堆積方法によって形成されることができる。
実施形態は、様々な利点を達成できる。たとえば、メタライゼーションパターンのビア部分の中心線がＵＢＭの中心線からオフセットされるか、またはＵＢＭの中心線とずれるように、メタライゼーションパターン上にＵＢＭを形成すると、結果として得られる構造の応力が減少する。これにより、周囲の誘電体層に亀裂が発生する可能性が低くなり、デバイスの欠陥が減少する。
一実施形態によれば、半導体デバイスは、第１の集積回路ダイと、第１の集積回路ダイに結合され、第１の誘電体層を通って延びる第１のビア部分を含む第１のメタライゼーションパターンを含む相互接続構造と、 第１の集積回路ダイの反対側の第１の誘電体層の上にある第２の誘電体層と、第１のメタライゼーションパターンに結合され、第１の誘電体層のライン部分と、第２の誘電体層を通って延びる第２のビア部分とを含む第２のメタライゼーションパターンと、第２のメタライゼーションパターンおよび第２の誘電体層上にあり 第２のメタライゼーションパターンに結合されるアンダーバンプメタライゼーション（ＵＢＭ）と、を含み、第１のビア部分の第１の中心線および第２のビア部分の第２の中心線は、ＵＢＭの第３の中心線とずれており、第１の中心線および第２の中心線は、第３の中心線の反対側にある。一実施形態では、半導体デバイスは、ＵＢＭに結合され、ＵＢＭと物理的に接触している導電性バンプをさらに含む。一実施形態では、半導体デバイスは、相互接続構造に結合された第２の集積回路ダイ、チップ上のシステムを含む第１の集積回路ダイ、高帯域幅メモリダイを含む第２の集積回路ダイをさらに含む。一実施形態では、第２の誘電体層の主表面に平行な第１の方向における第２の中心線と第３の中心線との間の距離は、３μｍから３０μｍである。一実施形態では、ＵＢＭは、第１の集積回路ダイの側壁と整列した境界を有する第１の領域に配置され、第３の中心線は、第２の中心線よりも第１の領域の第４の中心線に近い。一実施形態では、半導体デバイスは、第２のＵＢＭをさらに含み、第２のメタライゼーションパターンは、第２の誘電体層を通って延びる第３のビア部分をさらに含み、第３のビア部分は第２のＵＢＭに結合され、第２のＵＢＭの第５の中心線は、ＵＢＭの第３の中心線よりも第１の領域の第４の中心線からさらに離れて配置され、第２の誘電体層の主表面に平行な第１の方向の第２の中心線と第３の中心線との間の第１の距離は、第１の方向の第３のビア部分の第５の中心線と第６の中心線との間の第２の距離未満である。一実施形態では、半導体デバイスは、第２のＵＢＭをさらに含み、第２のメタライゼーションパターンは、第２の誘電体層を通って延びる第３のビア部分をさらに含み、第３のビア部分は第２のＵＢＭに結合され、 第２のＵＢＭの第５の中心線は、ＵＢＭの第３の中心線よりも第１の領域の第４の中心線からさらに離れて配置され、第２の誘電体層の主表面に平行な第１の方向の第２の中心線と第３の中心線との間の第１の距離は、第１の方向の第３のビア部分の第５の中心線と第６の中心線との間の第２の距離に等しい。
別の実施形態によれば、半導体デバイスは、１つまたは複数の誘電体層に配置された１つまたは複数のメタライゼーションパターンを含む相互接続構造に結合された集積回路ダイと、 １つまたは複数のメタライゼーションパターンおよび１つまたは複数の誘電体層の上にある上部誘電体層と、１つまたは複数のメタライゼーションパターンに電気的に結合され、上部誘電体層を通って延びるビア部分を含み、ビア部分の上面は、上部誘電体層の上面と同じ高さであるトップメタライゼーションパターンと、アンダーバンプメタライゼーションであって、上部誘電体層の上面および上部メタライゼーションパターンのビア部分の上面に沿って延び、第１の距離は、集積回路ダイの中心線に最も近いアンダーバンプメタライゼーションのエッジと集積回路ダイの中心線に最も近いビア部分のエッジとの間で測定され、第２の距離は、集積回路ダイの中心線から最も遠いアンダーバンプメタライゼーションのエッジと集積回路ダイの中心線から最も遠いビア部分のエッジとの間で測定され、第１の距離と第２の距離との間の第１の差は正であるアンダーバンプメタライゼーションと、アンダーバンプメタライゼーションに結合された導電性接点と、を含む。一実施形態では、集積回路ダイは、システムオンチップダイを含む。一実施形態では、半導体デバイスは、上部誘電体層の上面に沿って延びる第２のアンダーバンプメタライゼーションと、上部メタライゼーションパターンの第２のビア部分の上面とをさらに含み、第２のアンダーバンプメタライゼーションは、アンダーバンプメタライゼーションよりも集積回路ダイの中心線から離れており、第３の距離は、集積回路ダイの中心線に最も近い第２のアンダーバンプメタライゼーションのエッジと、集積回路ダイの中心線に最も近い第２のビア部分のエッジとの間で測定され、第３の距離が第１の距離より大きい。 一実施形態では、半導体デバイスは、上部誘電体層の上面および上部メタライゼーションパターンの第２のビア部分の上面に沿って延びる第２のアンダーバンプメタライゼーションをさらに含み、第２のアンダーバンプメタライゼーションは、アンダーバンプメタライゼーションよりも集積回路ダイの中心線から離れて、第３の距離は、集積回路ダイの中心線に最も近い第２のアンダーバンプメタライゼーションのエッジと、集積回路ダイの中心線に最も近い第２のビア部分のエッジとの間で測定され、第３の距離が第１の距離と等しい。一実施形態では、半導体デバイスは、複数の第１のアンダーバンプメタライゼーションをさらに含み、第１のアンダーバンプメタライゼーションは、アンダーバンプメタライゼーションを含み、 集積回路ダイの側壁と整列した領域において、互いに対して等間隔に配置される。一実施形態では、半導体デバイスは、複数の第１のアンダーバンプメタライゼーションをさらに含み、第１のアンダーバンプメタライゼーションは、集積回路ダイの側壁と整列した領域に配置され、この領域は、第２の部分に囲まれた第１の部分を含み、第１の部分の第１のアンダーバンプメタライゼーションの密度は、第２の部分の第１のアンダーバンプメタライゼーションの密度よりも小さい。一実施形態では、半導体デバイスは、複数の第１のアンダーバンプメタライゼーションをさらに含み、第１のアンダーバンプメタライゼーションは、集積回路ダイの側壁と整列した領域に配置され、この領域均等に分布している。
さらに別の実施形態によれば、方法は、第１のキャリア上に相互接続構造を形成すること、第１のダイを相互接続構造に結合すること、相互接続構造から第１のキャリアを除去し、相互接続構造の第１のメタライゼーションパターンの第１のビア部分が第１のキャリアを除去した後に露出している第１のダイに反対すること、及び第１のビア部分の上に、そして第１のビア部分と物理的に接触して、第１のＵＢＭを形成し、第１のＵＢＭの中心線が第１のビア部分の中心線からオフセットされること、を含む。一実施形態では、この方法は、第１の複数のＵＢＭと、第１の複数のＵＢＭを取り囲む第２の複数のＵＢＭとを形成し、第１の複数のＵＢＭの密度は、第２の複数のＵＢＭの密度よりも小さいこと、及び第１の複数のＵＢＭおよび第２の複数のＵＢＭを形成することは、第１のＵＢＭを形成することを含むこと、をさらに含む。一実施形態では、この方法は、相互接続構造と第１のダイおよび第２のダイのそれぞれとの間にアンダーフィルを形成することをさらに含み、アンダーフィルは、第１のダイおよび第２のダイの上面と同じ高さまで延びる。一実施形態では、この方法は、第１のダイ、第２のダイ、およびアンダーフィルを取り囲む封止剤を形成すること、及び封止剤、アンダーフィル、第１のダイ、および第２のダイを平坦化することをさらに含む。実施形態では、この方法は、第１のメタライゼーションパターンの第２のビア部分の上に、そして第２のビア部分と物理的に接触して第２のＵＢＭを形成することをさらに含み、第１のＵＢＭの中心線と、相互接続構造の主表面に平行な第１の方向の第１のダイの中心線との間の距離は、第２のＵＢＭの中心線と第１の方向における第１のダイの中心線との間の距離よりも小さく、そして、第２のＵＢＭの中心線は、第２のビア部分の中心線から、第１のＵＢＭの中心線が第１のビア部分の中心線からオフセットされている距離よりも大きい距離だけオフセットされている。一実施形態では、この方法は、第１のメタライゼーションパターンの第２のビア部分の上に、そして第２のビア部分と物理的に接触して第２のＵＢＭを形成することをさらに含み、第１のＵＢＭの中心線と、相互接続構造の主表面に平行な第１の方向の第１のダイの中心線との間の距離は、第２のＵＢＭの中心線と第１の方向における第１のダイの中心線との間の距離より小さく、そして、第２のＵＢＭの中心線は、第２のビア部分の中心線から、第１のＵＢＭの中心線が第１のビア部分の中心線からオフセットされる距離に等しい距離だけオフセットされる。
前述は、当業者が本開示の態様をよりよく理解できるように、いくつかの実施形態の特徴を概説している。当業者は、本明細書で紹介した実施形態の同じ目的を実行するため、および／または同じ利点を達成するために、他のプロセスおよび構造を設計または修正するための基礎として本開示を容易に使用できることを理解すべきである。当業者はまた、そのような同等の構造が本開示の精神および範囲から逸脱せず、本開示の精神および範囲から逸脱することなく、本明細書において様々な変更、置換、および変更を行うことができることを理解すべきである。

Claims (20)

  1. 半導体デバイスであって、
    第１の集積回路ダイと、
    第１の誘電体層を通って延びる第１のビア部分を含む第１のメタライゼーションパターン、
    前記第１の集積回路ダイに反対する前記第１の誘電体層上の第２の誘電体層、及び
    前記第１のメタライゼーションパターンに結合され、前記第１の誘電体層のライン部分と、前記第２の誘電体層を通って延びる第２のビア部分とを含む第２のメタライゼーションパターンを含む相互接続構造と、
    前記第２のメタライゼーションパターンと前記第２の誘電体層上のアンダーバンプメタライゼーション（ＵＢＭ）であって、前記第２のメタライゼーションパターンに結合されており、前記第１のビア部分の第１の中心線および前記第２のビア部分の第２の中心線は、前記ＵＢＭの第３の中心線とずれており、前記第１の中心線および前記第２の中心線は、前記第３の中心線の反対側にあるアンダーバンプメタライゼーションと、を含む、半導体デバイス。
  2. 前記ＵＢＭに結合され、前記ＵＢＭと物理的に接触している導電性バンプをさらに含む、請求項１に記載の半導体デバイス。
  3. 前記相互接続構造に結合された第２の集積回路ダイをさらに含み、前記第１の集積回路ダイはシステムオンチップを含み、前記第２の集積回路ダイは高帯域幅メモリダイを含む、請求項１に記載の半導体デバイス。
  4. 前記第２の誘電体層の主表面に平行な第１の方向における前記第２の中心線と前記第３の中心線との間の距離は、３μｍから３０μｍである、請求項１に記載の半導体デバイス。
  5. 前記ＵＢＭは、前記第１の集積回路ダイの側壁と整列した境界を有する第１の領域に配置され、前記第３の中心線は、前記第２の中心線よりも前記第１の領域の第４の中心線に近い、請求項１に記載の半導体デバイス。
  6. 第２のＵＢＭをさらに含み、前記第２のメタライゼーションパターンは、前記第２の誘電体層を通って延びる第３のビア部分をさらに含み、前記第３のビア部分は、前記第２のＵＢＭに結合されており、前記第２のＵＢＭの第５の中心線は、前記ＵＢＭの前記第３の中心線よりも前記第１の領域の前記第４の中心線からさらに離れて配置され、前記第２の誘電体層の主表面に平行な第１の方向の前記第２の中心線と前記第３の中心線との間の第１の距離は、前記第１の方向の前記第３のビア部分の前記第５の中心線と第６の中心線との間の第２の距離未満である、請求項５に記載の半導体デバイス。
  7. 第２のＵＢＭをさらに含み、前記第２のメタライゼーションパターンは、前記第２の誘電体層を通って延びる第３のビア部分をさらに含み、前記第３のビア部分は、前記第２のＵＢＭに結合されており、前記第２のＵＢＭの第５の中心線は、前記ＵＢＭの前記第３の中心線よりも前記第１の領域の第４の中心線からさらに離れて配置され、前記第２の誘電体層の主表面に平行な第１の方向の前記第２の中心線と前記第３の中心線との間の第１の距離は、前記第１の方向の前記第３のビア部分の前記第５の中心線と第６の中心線との間の第２の距離に等しい、請求項５に記載の半導体デバイス。
  8. 半導体デバイスであって、
    相互接続構造に結合された集積回路ダイと、前記相互接続構造は、
    １つまたは複数の誘電体層に配置された１つまたは複数のメタライゼーションパターン、
    前記１つまたは複数のメタライゼーションパターンおよび前記１つまたは複数の誘電体層上の上部誘電体層、及び
    前記１つまたは複数のメタライゼーションパターンに電気的に結合され、前記上部誘電体層を通って延びるビア部分を含み、前記ビア部分の上面は、前記上部誘電体層の上面と同じ高さである上部メタライゼーションパターン、を含み、
    前記上部誘電体層の前記上面および前記上部メタライゼーションパターンの前記ビア部分の前記上面に沿って延びるアンダーバンプメタライゼーションであって、第１の距離は、前記集積回路ダイの中心線に最も近い前記アンダーバンプメタライゼーションのエッジと、前記集積回路ダイの前記中心線に最も近い前記ビア部分のエッジとの間で測定され、第２の距離は、前記集積回路ダイの前記中心線から最も遠い前記アンダーバンプメタライゼーションのエッジと、前記集積回路ダイの前記中心線から最も遠い前記ビア部分のエッジとの間で測定され、前記第１の距離と前記第２の距離との間の第１の差は正であるアンダーバンプメタライゼーションと、
    アンダーバンプメタライゼーションに結合された導電性接点と、を含む半導体デバイス。
  9. 前記集積回路ダイは、システムオンチップダイを含む、請求項８に記載の半導体デバイス。
  10. 前記上部誘電体層の前記上面に沿って延びる第２のアンダーバンプメタライゼーションと、前記上部メタライゼーションパターンの第２のビア部分の上面と、をさらに含み、前記アンダーバンプメタライゼーションは、前記アンダーバンプメタライゼーションよりも集積回路ダイの前記中心線から離れて、第３の距離は、前記集積回路ダイの前記中心線に最も近い前記第２のアンダーバンプメタライゼーションのエッジと、前記集積回路ダイの前記中心線に最も近い前記第２のビア部分のエッジとの間で測定され、前記第３の距離は前記第１の距離よりも大きい、請求項８に記載の半導体デバイス。
  11. 前記上部誘電体層の前記上面に沿って延びる第２のアンダーバンプメタライゼーションと、前記上部メタライゼーションパターンの第２のビア部分の上面とをさらに含み、前記第２のバンプメタライゼーションは、アンダーバンプメタライゼーションよりも前記集積回路ダイの前記中心線から離れて、第３の距離は、前記集積回路ダイの前記中心線に最も近い前記第２のアンダーバンプメタライゼーションのエッジと、前記集積回路ダイの前記中心線に最も近い前記第２のビア部分のエッジとの間で測定され、前記第３の距離は前記第１の距離に等しい請求項８に記載の半導体デバイス。
  12. 前記アンダーバンプメタライゼーションを含む複数の第１のアンダーバンプメタライゼーションをさらに含み、前記第１のアンダーバンプメタライゼーションは、前記集積回路ダイの側壁と整列した領域において、互いに対して等間隔に配置されている、請求項８に記載の半導体デバイス。
  13. 前記集積回路ダイの側壁と整列した領域に配置される複数の第１のアンダーバンプメタライゼーションをさらに含み、前記領域は、第２の部分に囲まれた第１の部分を含み、前記第１の部分における前記第１のアンダーバンプメタライゼーションの密度は、前記第２の部分における前記第１のアンダーバンプメタライゼーションの密度よりも小さい請求項８に記載の半導体デバイス。
  14. 前記集積回路ダイの側壁と整列した領域に配置され、前記領域に均一に分布する複数の第１のアンダーバンプメタライゼーションをさらに含む、請求項８に記載の半導体デバイス。
  15. 方法であって、
    第１のキャリア上に相互接続構造を形成すること、
    第１のダイを前記相互接続構造に結合すること、
    前記相互接続構造から前記第１のキャリアを除去し、前記第１のダイの反対側の前記相互接続構造の第１のメタライゼーションパターンの第１のビア部分は、前記第１のキャリアを除去した後に露出されること、
    第１のＵＢＭを形成し、前記第１のビア部分と物理的に接触し、前記第１のＵＢＭの中心線は、前記第１のビア部分の中心線からオフセットされること、を含む方法。
  16. 第１の複数のＵＢＭと、前記第１の複数のＵＢＭを取り囲む第２の複数のＵＢＭとを形成することをさらに含み、前記第１の複数のＵＢＭの密度は、前記第２の複数のＵＢＭの密度よりも小さく、前記第１の複数のＵＢＭおよび前記第２の複数のＵＢＭを形成することは、前記第１のＵＢＭを形成することを含む請求項１５に記載の方法。
  17. 前記相互接続構造と前記第１のダイおよび前記第２のダイのそれぞれとの間にアンダーフィルを形成することをさらに含み、前記アンダーフィルは、前記第１のダイおよび前記第２のダイの上面と同じ高さまで延びる、請求項１６に記載の方法。
  18. 前記第１のダイ、前記第２のダイ、および前記アンダーフィルを取り囲む封止材を形成すること、及び前記封止材、前記アンダーフィル、前記第１のダイ、および前記第２のダイを平坦化することをさらに含む、請求項１８に記載の方法。
  19. 前記第１のメタライゼーションパターンの第２のビア部分の上に、そして第２のビア部分と物理的に接触して第２のＵＢＭを形成することをさらに含み、前記第１のＵＢＭの前記中心線と、前記相互接続構造の主表面に平行な第１の方向の前記第１のダイの中心線との間の距離は、前記第２のＵＢＭの中心線と前記第１の方向の前記第１のダイの前記中心線との間の距離よりも小さく、前記第２のＵＢＭの前記中心線は、前記第２のビア部分の中心線から、前記第１のＵＢＭの前記中心線が前記第１のビア部分の前記中心線からオフセットされた距離よりも大きい距離だけオフセットされている請求項１５に記載の方法。
  20. 前記第１のメタライゼーションパターンの第２のビア部分の上に、そして第２のビア部分と物理的に接触して第２のＵＢＭを形成することをさらに含み、前記第１のＵＢＭの前記中心線と、前記相互接続構造の主表面に平行な第１の方向の前記第１のダイの中心線との間の距離は、前記第２のＵＢＭの中心線と前記第１の方向の前記第１のダイの前記中心線との間の距離よりも小さく、前記第２のＵＢＭの前記中心線は、前記第２のビア部分の中心線から、前記第１のＵＢＭの前記中心線が前記第１のビア部分の前記中心線からオフセットされた距離に等しい距離だけオフセットされている、請求項１５に記載の方法。
JP2021126126A 2020-07-31 2021-07-30 半導体パッケージ及び製造方法 Pending JP2022027738A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063059226P 2020-07-31 2020-07-31
US63/059,226 2020-07-31
US17/139,775 US11652037B2 (en) 2020-07-31 2020-12-31 Semiconductor package and method of manufacture
US17/139,775 2020-12-31

Publications (1)

Publication Number Publication Date
JP2022027738A true JP2022027738A (ja) 2022-02-14

Family

ID=77431103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021126126A Pending JP2022027738A (ja) 2020-07-31 2021-07-30 半導体パッケージ及び製造方法

Country Status (7)

Country Link
US (2) US11652037B2 (ja)
EP (1) EP3945568A1 (ja)
JP (1) JP2022027738A (ja)
KR (1) KR102661237B1 (ja)
CN (1) CN113675163A (ja)
DE (1) DE102021100257B4 (ja)
TW (1) TWI801938B (ja)

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202991A (ja) * 2005-01-20 2006-08-03 Sony Corp 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US7812438B2 (en) * 2008-01-07 2010-10-12 International Business Machines Corporation Via offsetting to reduce stress under the first level interconnect (FLI) in microelectronics packaging
JP5185885B2 (ja) * 2009-05-21 2013-04-17 新光電気工業株式会社 配線基板および半導体装置
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8390119B2 (en) 2010-08-06 2013-03-05 Mediatek Inc. Flip chip package utilizing trace bump trace interconnection
US9064879B2 (en) * 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8441131B2 (en) * 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9324698B2 (en) * 2013-08-13 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip structure and method of forming same
KR101579673B1 (ko) * 2014-03-04 2015-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
KR20160080965A (ko) * 2014-12-30 2016-07-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10515889B2 (en) * 2017-10-13 2019-12-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR102019355B1 (ko) 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
US10510634B2 (en) * 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method
KR102467030B1 (ko) * 2018-01-17 2022-11-14 삼성전자주식회사 반도체 패키지 및 그 패키지를 포함한 반도체 장치
US11424197B2 (en) * 2018-07-27 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package, package structure with redistributing circuits and antenna elements and method of manufacturing the same
KR102145204B1 (ko) 2018-08-30 2020-08-18 삼성전자주식회사 반도체 패키지
US10658348B2 (en) * 2018-09-27 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having a plurality of first and second conductive strips
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same
US11430739B2 (en) 2018-10-30 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with fan-out structure
US11309242B2 (en) * 2020-06-29 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package component, semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
KR20220015911A (ko) 2022-02-08
DE102021100257B4 (de) 2024-03-28
US11652037B2 (en) 2023-05-16
CN113675163A (zh) 2021-11-19
TWI801938B (zh) 2023-05-11
TW202207366A (zh) 2022-02-16
EP3945568A1 (en) 2022-02-02
US20230253303A1 (en) 2023-08-10
DE102021100257A1 (de) 2022-02-03
US20220037247A1 (en) 2022-02-03
KR102661237B1 (ko) 2024-04-25

Similar Documents

Publication Publication Date Title
US11018125B2 (en) Multi-chip package with offset 3D structure
KR102647008B1 (ko) 팬 아웃 패키지 및 이의 형성 방법
US11749644B2 (en) Semiconductor device with curved conductive lines and method of forming the same
US20240021597A1 (en) Molded Dies in Semiconductor Packages and Methods of Forming Same
TWI807618B (zh) 封裝結構及其製造方法
KR102524244B1 (ko) 반도체 패키지들에서의 방열 및 그 형성 방법
TWI775443B (zh) 半導體封裝及其形成方法
JP2022027738A (ja) 半導体パッケージ及び製造方法
KR102473590B1 (ko) 반도체 디바이스 및 방법
TWI841187B (zh) 半導體封裝及方法
TWI824395B (zh) 封裝結構及其製造方法
KR102596105B1 (ko) 패키지 구조체 및 방법
US20230420331A1 (en) Semiconductor package and method
US20230223357A1 (en) Interconnect Structure of Semiconductor Package and Method of Forming the Same
TW202347680A (zh) 半導體元件及其形成方法
TW202410216A (zh) 半導體封裝體及其形成方法