CN104900547A - 多元合金成分的微凸点制备工艺 - Google Patents

多元合金成分的微凸点制备工艺 Download PDF

Info

Publication number
CN104900547A
CN104900547A CN201510307291.3A CN201510307291A CN104900547A CN 104900547 A CN104900547 A CN 104900547A CN 201510307291 A CN201510307291 A CN 201510307291A CN 104900547 A CN104900547 A CN 104900547A
Authority
CN
China
Prior art keywords
glass
wafer
glass wafer
photoresist
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510307291.3A
Other languages
English (en)
Other versions
CN104900547B (zh
Inventor
何洪文
于大全
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510307291.3A priority Critical patent/CN104900547B/zh
Publication of CN104900547A publication Critical patent/CN104900547A/zh
Application granted granted Critical
Publication of CN104900547B publication Critical patent/CN104900547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

本发明涉及一种多元合金成分的微凸点制备工艺，其特征是，包括以下步骤：（1）在晶圆表面电镀Ti/Cu种子层；在Ti/Cu种子层的表面制作设定厚度的铜层；（2）在玻璃晶圆表面涂覆光刻胶，对光刻胶进行开口工艺，得到开口；在开口处对玻璃晶圆进行刻蚀，形成凹槽；去除玻璃晶圆上的光刻胶；（3）将玻璃晶圆与承载片进行临时键合，将玻璃晶圆的背面进行减薄，减薄至凹槽形成玻璃通孔；（4）将具有玻璃通孔的玻璃晶圆放置于铜层上；将钎料填充于玻璃通孔中；移除玻璃晶圆，回流形成凸点；将凸点之间的铜层和Ti/Cu种子层刻蚀掉，形成铜柱凸点。本发明可制备不同成分和温度的凸点，自由度较大，同时避开电镀技术，节约了成本。

Description

多元合金成分的微凸点制备工艺
技术领域
本发明涉及一种多元合金成分的微凸点制备工艺，属于高密度电子封装技术领域。
背景技术
微凸点技术是指在晶圆上制备凸点结构和键合材料的技术。带有焊料凸点的晶圆通过倒装芯片互连技术，实现IC芯片和基板的电气连接和机械互连。近年来倒装芯片（Flip-chip）技术已经得到了广泛的应用和发展，对于高I/O器件来说，应用Flip-chip技术已经成为一种封装解决方案的趋势。无论采用何种封装形式，最后的凸点工艺是必不可少的。然而，随着电子产品向更轻、更薄、功能更多的方向发展，更多的先进封装技术开始涌现，晶圆级封装技术、2.5D/3D技术、PoP技术等变得越来越重要，因此，对于凸点技术提出了更高的要求，无论是凸点的尺寸还是间距都变得越来越小。因此，开发新的凸点技术来服务最先进的封装技术符合技术革新的趋势。
目前，主流的微凸点成型技术主要包括：丝网印刷技术，电镀技术，蒸镀技术等等。各种工艺有不同优缺点。丝网印刷技术工艺简单，成本低廉，但是制备的凸点尺寸受到限制，难以实现小尺寸和小间距的凸点制备；电镀工艺虽然可实现小尺寸和小间距的凸点制备，但是其制造成本非常昂贵。IBM近年来一直在关注和研发应用印刷填充焊料成型的方法制备微凸点，被称为IMS（Injection Molded Solder）方法。该技术主要是利用钎料填充头将钎料填充到晶圆表面涂覆的光刻胶中，然后冷却成型，在剥离光刻胶回流后形成微凸点。该方法与业界主流的电镀微凸点制备方法相比最大的优势是成本低，避开电镀钎料的工艺；同时，该工艺可完成不同钎料成分的凸点制备，适合不同的产品应用，而电镀技术仅仅适用于纯Sn或二元合金的微凸点制备。该工艺尚处于研发阶段，并未形成量产或有相关的设备问世。
然而该工艺和方法存在弊端，其应用受到一定限制。工艺进行过程中，钎料需要保持熔融状态才能对光刻胶或干膜开口进行填充。因此，该过程需要在高温下进行，温度大小取决于所填充钎料的成分。温度较低的钎料如共晶SnPb钎料熔点为183℃，共晶SnBi钎料的熔点为138℃，但是大部分无铅钎料的熔点温度都很高，超过200℃以上。而常用的光刻胶耐温不超过200℃，因此要实现高熔点钎料的凸点制备，光刻胶或干膜的应用受到了很大的限制。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种多元合金成分的微凸点制备工艺，可制备不同成分和温度的凸点，自由度较大，同时避开电镀技术，节约了成本。
按照本发明提供的技术方案，所述多元合金成分的微凸点制备工艺，其特征是，包括以下步骤：
（1）在晶圆表面电镀Ti/Cu种子层；
（2）在Ti/Cu种子层的表面制作设定厚度的铜层；
（3）在玻璃晶圆表面涂覆光刻胶；
（4）对光刻胶进行开口工艺，得到开口；开口由光刻胶的上表面延伸至玻璃晶圆的上表面；
（5）在开口处对玻璃晶圆进行刻蚀，形成凹槽；所形成的凹槽与晶圆上所需制备的微凸点的位置、大小一一对应；
（6）去除玻璃晶圆上的光刻胶；
（7）将玻璃晶圆与承载片进行临时键合，玻璃晶圆具有凹槽的一面与承载片进行临时键合；
（8）将玻璃晶圆的背面进行减薄，减薄至凹槽形成玻璃通孔；减薄后玻璃通孔的深度与晶圆上所需制备的微凸点的高度一致；
（9）将步骤（8）得到的具有玻璃通孔的玻璃晶圆放置于步骤（2）得到的铜层上；
（10）将钎料填充于玻璃通孔中；
（11）移除玻璃晶圆，回流形成凸点；
（12）将凸点之间的铜层和Ti/Cu种子层刻蚀掉，形成铜柱凸点。
所述Ti/Cu种子层的厚度为100～300nm。
本发明所述多元合金成分的微凸点制备工艺，利用玻璃晶圆代替光刻胶，在玻璃晶圆表面进行通孔的制备，然后将其放置在待制备凸点的晶圆表面；在玻璃通孔处填充钎料后，将玻璃晶圆移除，回流后形成凸点。本发明的最大优势是可制备不同成分和温度的凸点，自由度较大，同时避开电镀技术，节约了成本，而且该玻璃晶圆可重复利用，移除方便。
附图说明
图1为在晶圆表面制作Ti/Cu种子层的示意图。
图2为在Ti/Cu种子层表面制作铜层的示意图。
图3为在玻璃晶圆表面涂覆光刻胶的示意图。
图4为在光刻胶上进行开口工艺的示意图。
图5为在玻璃晶圆上刻蚀形成凹槽的示意图。
图6为去除玻璃晶圆上光刻胶的示意图。
图7为将玻璃晶圆进行临时键合工艺的示意图。
图8为对玻璃晶圆进行背面减薄的示意图。
图9为玻璃晶圆放置于晶圆的铜层上的示意图。
图10为在玻璃通孔中填充充钎料的示意图。
图11为移除玻璃晶圆回流形成凸点的示意图。
图12为刻蚀多余铜层形成铜柱凸点的示意图。
图中序号：晶圆1、Ti/Cu种子层2、铜层3、玻璃晶圆4、光刻胶5、开口6、凹槽7、承载片8、玻璃通孔9、凸点10。
具体实施方式
下面结合具体附图对本发明作进一步说明。
所述多元合金成分的微凸点制备工艺，包括以下步骤：
（1）如图1所示，在晶圆1表面电镀Ti/Cu种子层2，Ti/Cu种子层2的厚度为100～300nm；
（2）如图2所示，采用电镀或化学镀的方法在Ti/Cu种子层2的表面制作铜层3，铜层3的厚度根据需要设定，一般为10～100μm；
（3）如图3所示，在玻璃晶圆4表面涂覆光刻胶5；
（4）如图4所示，对光刻胶5进行开口工艺，得到开口6；开口6由光刻胶5的上表面延伸至玻璃晶圆4的上表面；
（5）如图5所示，在开口6处对玻璃晶圆4进行刻蚀，形成凹槽7；所形成的凹槽7与晶圆1上所需制备的微凸点的位置、大小一一对应；
（6）如图6所示，去除玻璃晶圆4上的光刻胶5；
（7）如图7所示，将玻璃晶圆4与承载片8进行临时键合，玻璃晶圆4具有凹槽7的一面与承载片8进行临时键合；
（8）如图8所示，将玻璃晶圆4的背面（即相对于凹槽7的另一面）进行减薄，减薄至凹槽7形成玻璃通孔9；减薄后玻璃通孔9的深度与晶圆1上所需制备的微凸点的高度一致；
（9）如图9所示，将步骤（8）得到的具有玻璃通孔9的玻璃晶圆4放置于步骤（2）得到的铜层3上；
（10）如图10所示，将钎料填充于玻璃通孔9中，钎料采用多元合金成份的钎料；
（11）如图11所示，移除玻璃晶圆4，回流形成凸点10；
（12）如图12所示，将凸点10之间的铜层3和Ti/Cu种子层2刻蚀掉，形成铜柱凸点。

Claims (2)

1.一种多元合金成分的微凸点制备工艺，其特征是，包括以下步骤：
（1）在晶圆（1）表面电镀Ti/Cu种子层（2）；
（2）在Ti/Cu种子层（2）的表面制作设定厚度的铜层（3）；
（3）在玻璃晶圆（4）表面涂覆光刻胶（5）；
（4）对光刻胶（5）进行开口工艺，得到开口（6）；开口（6）由光刻胶（5）的上表面延伸至玻璃晶圆（4）的上表面；
（5）在开口（6）处对玻璃晶圆（4）进行刻蚀，形成凹槽（7）；所形成的凹槽（7）与晶圆（1）上所需制备的微凸点的位置、大小一一对应；
（6）去除玻璃晶圆（4）上的光刻胶（5）；
（7）将玻璃晶圆（4）与承载片（8）进行临时键合，玻璃晶圆（4）具有凹槽（7）的一面与承载片（8）进行临时键合；
（8）将玻璃晶圆（4）的背面进行减薄，减薄至凹槽（7）形成玻璃通孔（9）；减薄后玻璃通孔（9）的深度与晶圆（1）上所需制备的微凸点的高度一致；
（9）将步骤（8）得到的具有玻璃通孔（9）的玻璃晶圆（4）放置于步骤（2）得到的铜层（3）上；
（10）将钎料填充于玻璃通孔（9）中；
（11）移除玻璃晶圆（4），回流形成凸点（10）；
（12）将凸点（10）之间的铜层（3）和Ti/Cu种子层（2）刻蚀掉，形成铜柱凸点。
2.如权利要求1所述的多元合金成分的微凸点制备工艺，其特征是：所述Ti/Cu种子层（2）的厚度为100～300nm。
CN201510307291.3A 2015-06-05 2015-06-05 多元合金成分的微凸点制备工艺 Active CN104900547B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510307291.3A CN104900547B (zh) 2015-06-05 2015-06-05 多元合金成分的微凸点制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510307291.3A CN104900547B (zh) 2015-06-05 2015-06-05 多元合金成分的微凸点制备工艺

Publications (2)

Publication Number Publication Date
CN104900547A true CN104900547A (zh) 2015-09-09
CN104900547B CN104900547B (zh) 2017-08-11

Family

ID=54033136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510307291.3A Active CN104900547B (zh) 2015-06-05 2015-06-05 多元合金成分的微凸点制备工艺

Country Status (1)

Country Link
CN (1) CN104900547B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581120A (zh) * 2019-09-11 2019-12-17 广东佛智芯微电子技术研究有限公司 板级扇出封装基板的细线路结构及其制备方法
US10598874B2 (en) 2017-11-02 2020-03-24 International Business Machines Corporation Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump
CN117747455A (zh) * 2024-02-21 2024-03-22 北京大学 基于激光加工的微凸点基板及制备方法、微凸点互联结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267527A (ja) * 1991-02-22 1992-09-24 Fujitsu Ltd 半導体装置の製造方法
US6268275B1 (en) * 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
CN101668830A (zh) * 2007-04-27 2010-03-10 国际商业机器公司 用于定位焊盘形成的钛钨的选择性刻蚀
CN103730382A (zh) * 2013-12-24 2014-04-16 华进半导体封装先导技术研发中心有限公司 一种铜铜键合凸点的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267527A (ja) * 1991-02-22 1992-09-24 Fujitsu Ltd 半導体装置の製造方法
US6268275B1 (en) * 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
CN101668830A (zh) * 2007-04-27 2010-03-10 国际商业机器公司 用于定位焊盘形成的钛钨的选择性刻蚀
CN103730382A (zh) * 2013-12-24 2014-04-16 华进半导体封装先导技术研发中心有限公司 一种铜铜键合凸点的制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10598874B2 (en) 2017-11-02 2020-03-24 International Business Machines Corporation Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump
US11112570B2 (en) 2017-11-02 2021-09-07 International Business Machines Corporation Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump
US11181704B2 (en) 2017-11-02 2021-11-23 International Business Machines Corporation Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump
CN110581120A (zh) * 2019-09-11 2019-12-17 广东佛智芯微电子技术研究有限公司 板级扇出封装基板的细线路结构及其制备方法
CN110581120B (zh) * 2019-09-11 2021-03-16 广东佛智芯微电子技术研究有限公司 板级扇出封装基板的细线路结构及其制备方法
CN117747455A (zh) * 2024-02-21 2024-03-22 北京大学 基于激光加工的微凸点基板及制备方法、微凸点互联结构

Also Published As

Publication number Publication date
CN104900547B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
US9305896B2 (en) No flow underfill or wafer level underfill and solder columns
EP3336893A1 (en) Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor
WO2017124670A1 (zh) 一种扇出型芯片的封装方法及封装结构
US9508594B2 (en) Fabricating pillar solder bump
US10373888B2 (en) Electronic package assembly with compact die placement
TWI722307B (zh) 具有多層囊封物之半導體裝置及相關系統、裝置及方法
CN103311205A (zh) 一种防止芯片凸点短路的封装件及其制造工艺
TW201834174A (zh) 包括互連結構之半導體系統及裝置封裝
TWI736072B (zh) 封裝結構與其形成方法
CN107195556A (zh) 电子零件的制造方法及电子零件的制造装置
CN104900547A (zh) 多元合金成分的微凸点制备工艺
US9425174B1 (en) Integrated circuit package with solderless interconnection structure
CN104979314A (zh) 半导体封装结构及半导体工艺
US7506794B1 (en) High-temperature alloy standoffs for injection molding of solder
US20170053883A1 (en) Integrated circuit package
US20150200171A1 (en) Packaging through Pre-Formed Metal Pins
JP2004282042A (ja) 半導体デバイスのアセンブリ法
CN110877892A (zh) 一种带有空腔的器件封装结构和方法
US8823168B2 (en) Die underfill structure and method
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI569386B (zh) 結構與方法
TW201803064A (zh) 用於高密度互連架構之表面修整層
JP5187341B2 (ja) 半導体装置の製造方法
Gu et al. A modified MEMS-casting based TSV filling method with universal nozzle piece that uses surface trenches as nozzles

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant