CN110021548B - 一种减少芯片切割边缘崩边的工艺 - Google Patents

一种减少芯片切割边缘崩边的工艺 Download PDF

Info

Publication number
CN110021548B
CN110021548B CN201910263591.4A CN201910263591A CN110021548B CN 110021548 B CN110021548 B CN 110021548B CN 201910263591 A CN201910263591 A CN 201910263591A CN 110021548 B CN110021548 B CN 110021548B
Authority
CN
China
Prior art keywords
chip
wafer
curing
edge
oven
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910263591.4A
Other languages
English (en)
Other versions
CN110021548A (zh
Inventor
杨雪松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Nepes Semiconductor Co ltd
Original Assignee
Jiangsu Nepes Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Nepes Semiconductor Co ltd filed Critical Jiangsu Nepes Semiconductor Co ltd
Priority to CN201910263591.4A priority Critical patent/CN110021548B/zh
Publication of CN110021548A publication Critical patent/CN110021548A/zh
Application granted granted Critical
Publication of CN110021548B publication Critical patent/CN110021548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种减少芯片切割边缘崩边的工艺，涉及晶圆级封装技术领域，该工艺通过在芯片切割前再进行一次固化处理，使芯片在稍低温的条件下，实现背胶和硅片结合充分，同时更加充分释放背胶和硅片的应力，以解决现有技术中未能充分释放芯片材料应力，导致芯片切割时芯片边缘发生裂纹的问题，达到防止芯片切割时芯片边缘发生裂纹问题的效果，以便于芯片后续的切割，方便晶圆级的封装。

Description

一种减少芯片切割边缘崩边的工艺
技术领域
本发明属于晶圆级封装技术领域，具体涉及一种减少芯片切割边缘崩边的工艺。
背景技术
目前，晶圆级封装的市场正以惊人的速度增长，其流行的主要原因是它可将封装尺寸减小到和IC芯片一样大小以及其加工的成本低，比如一片8英寸的晶圆上，可以做到七八万个芯片，而这些芯片，当我们完成表面封装后，需要将其一个一个切割下来，但是在切割芯片时，需要沿着切割道方向依次进行切割，这时候由于材料应力的存在，切割时会引起芯片侧面产品裂痕问题，本发明通过在切割前再进行一次固化处理，使芯片在稍低温的条件下，实现背胶和硅片结合充分，同时更加充分释放背胶和硅片的应力，达到防止芯片切割时芯片边缘发生裂纹问题的效果。
发明内容
本发明的目的在于提供一种减少芯片切割边缘崩边的工艺，通过在切割前再进行一次固化处理，使芯片在稍低温的条件下，实现背胶和硅片结合充分，同时更加充分释放背胶和硅片的应力，以解决上述背景技术中提出的如何充分的释放应力，减少切割时芯片边缘发生裂纹的问题。
为实现上述目的，本发明提供如下技术方案：一种减少芯片切割边缘崩边的工艺，其特征在于：所述该工艺主要包括以下步骤：
步骤a：下料，选取一片晶圆；
步骤b：将晶圆背面覆盖一层背胶，然后在晶圆表面设置硅片，而后在硅片表面设置凸块引脚，以制成芯片；
步骤c：将步骤b制成的芯片放入烤箱中，而后将烤箱温度设定为120℃，使芯片在120℃的环境中烘烤两小时，进行一次固化，固化后继续进行植球、激光打标等其他工序；
步骤d：将步骤c完成后的芯片再度放入烤箱中，此时烤箱温度设定在90-100℃之间，时间为一小时，进行二次固化；
步骤e：将步骤d固化后的芯片放入切割机中，而后设定程序，并沿着切割道的方向依次进行切割；
步骤f：对步骤e切割后的产品进行检验。
优选的，所述步骤b中背胶为环氧树脂材料，且采用涂布或粘贴的方式将背胶覆盖在晶圆的背面。
优选的，所述步骤b中硅片的内部含有内部逻辑电路和封装层。
优选的，所述步骤d在进行二次固化时，增加固化处理的制程。
优选的，所述步骤f中检验产品主要采用金像显微镜，先对产品进行光功能测试，再进行外观检验。
与现有技术相比，本发明的有益效果是：本发明通过在芯片切割前再进行一次固化处理，使芯片在稍低温的条件下，实现背胶和硅片结合充分，同时更加充分释放背胶和硅片的应力，以解决现有技术中未能充分释放芯片材料应力，导致芯片切割时芯片边缘发生裂纹的问题，达到防止芯片切割时芯片边缘发生裂纹问题的效果，以便于芯片后续的切割，方便晶圆级的封装。
附图说明
图1为现有芯片切割后横截面裂口的结构示意图；
图2为本发明芯片的剖面图；
图中：1-芯片；2-背胶；3-凸块引脚；4-裂口。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1所示，为现有芯片切割后横截面裂口的结构示意图。
如图1所示，现有技术中芯片1切割主要是先下料，再在晶圆的背面涂覆一层背胶2，然后依次是硅片和其表面的凸块引脚3，而后将芯片1放入烤箱中，使芯片1在120℃的环境中烘烤两小时，进行固化处理，固化后继续完成其他工序，例如植球、激光打标等，最后将芯片1放入切割机中进行切割，但是在切割过程中，由于材料应力的存在，芯片1侧面会产生裂口4，进而影响晶圆级的封装。
请参阅图2所示，为本发明芯片的剖面图。
实施例一：本发明提供一种减少芯片切割边缘崩边的工艺，该工艺主要包括以下步骤：
步骤a：下料，选取一片晶圆；
步骤b：将晶圆背面覆盖一层背胶2，然后在晶圆表面设置硅片，而后在硅片表面设置凸块引脚3，以制成芯片1；
步骤c：将步骤b制成的芯片1放入烤箱中，而后将烤箱温度设定为120℃，使芯片1在120℃的环境中烘烤两小时，进行一次固化，固化后继续进行植球、激光打标等其他工序；
步骤d：将步骤c完成后的芯片1再度放入烤箱中，此时烤箱温度设定在60-80℃之间，时间为90-120分钟，进行二次固化；
步骤e：将步骤d固化后的芯片1放入切割机中，而后设定程序，并沿着切割道的方向依次进行切割；
步骤f：对步骤e切割后的产品进行检验。
实施例二：本发明提供一种减少芯片切割边缘崩边的工艺，该工艺主要包括以下步骤：
步骤a：下料，选取一片晶圆；
步骤b：将晶圆背面覆盖一层背胶2，然后在晶圆表面设置硅片，而后在硅片表面设置凸块引脚3，以制成芯片1；
步骤c：将步骤b制成的芯片1放入烤箱中，而后将烤箱温度设定为120℃，使芯片1在120℃的环境中烘烤两小时，进行一次固化，固化后继续进行植球、激光打标等其他工序；
步骤d：将步骤c完成后的芯片1再度放入烤箱中，此时烤箱温度设定在90-100℃之间，时间为一小时，进行二次固化；
步骤e：将步骤d固化后的芯片1放入切割机中，而后设定程序，并沿着切割道的方向依次进行切割；
步骤f：对步骤e切割后的产品进行检验。
实施例三：本发明提供一种减少芯片切割边缘崩边的工艺，该工艺主要包括以下步骤：
步骤a：下料，选取一片晶圆；
步骤b：将晶圆背面覆盖一层背胶2，然后在晶圆表面设置硅片，而后在硅片表面设置凸块引脚3，以制成芯片1；
步骤c：将步骤b制成的芯片1放入烤箱中，而后将烤箱温度设定为120℃，使芯片1在120℃的环境中烘烤两小时，进行一次固化，固化后继续进行植球、激光打标等其他工序；
步骤d：将步骤c完成后的芯片1再度放入烤箱中，此时烤箱温度设定在100-120℃之间，时间为50-60分钟，进行二次固化；
步骤e：将步骤d固化后的芯片1放入切割机中，而后设定程序，并沿着切割道的方向依次进行切割；
步骤f：对步骤e切割后的产品进行检验。
进一步的，步骤b中背胶2为环氧树脂材料，且采用涂布或粘贴的方式将背胶2覆盖在晶圆的背面。
具体地，步骤b中硅片的内部含有内部逻辑电路和封装层。
值得说明的是，步骤d在进行二次固化时，增加固化处理的制程，实现在稍低温的条件下充分的释放背胶2与硅片的应力。
进一步的，步骤f中检验产品主要采用金像显微镜，先对产品进行光功能测试，再进行外观检验。
其中，步骤c进行的一次固化处理采用现有技术中的固化处理方式，主要目的是使背胶2和硅片充分的结合到一起，同时使背胶2和硅片释放其中的应力，方便后续的切割。
综上所述，经过上述实施例实验对比后，发现实施例二中芯片1经过温度在90-100℃之间，时间为一小时的二次固化处理后，再进行切割时，芯片1的边缘很少会出现裂口4，进而减少切割时芯片1边缘发生裂纹问题，便于晶圆级的封装。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (5)

1.一种减少芯片切割边缘崩边的工艺，其特征在于：该工艺主要包括以下步骤：
步骤a：下料，选取一片晶圆；
步骤b：将晶圆背面覆盖一层背胶，然后在晶圆表面设置硅片，而后在硅片表面设置凸块引脚，以制成芯片；
步骤c：将步骤b制成的芯片放入烤箱中，而后将烤箱温度设定为120℃，使芯片在120℃的环境中烘烤两小时，进行一次固化，固化后继续进行植球、激光打标工序；
步骤d：将步骤c完成后的芯片再度放入烤箱中，此时烤箱温度设定在90-100℃之间，时间为一小时，进行二次固化；
步骤e：将步骤d固化后的芯片放入切割机中，而后设定程序，并沿着切割道的方向依次进行切割；
步骤f：对步骤e切割后的产品进行检验。
2.根据权利要求1所述的一种减少芯片切割边缘崩边的工艺，其特征在于：所述步骤b中背胶为环氧树脂材料，且采用涂布或粘贴的方式将背胶覆盖在晶圆的背面。
3.根据权利要求1所述的一种减少芯片切割边缘崩边的工艺，其特征在于：所述步骤b中硅片的内部含有内部逻辑电路和封装层。
4.根据权利要求1所述的一种减少芯片切割边缘崩边的工艺，其特征在于：所述步骤d在进行二次固化时，增加固化处理的制程。
5.根据权利要求1所述的一种减少芯片切割边缘崩边的工艺，其特征在于：所述步骤f中检验产品主要采用金像显微镜，先对产品进行光功能测试，再进行外观检验。
CN201910263591.4A 2019-04-03 2019-04-03 一种减少芯片切割边缘崩边的工艺 Active CN110021548B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910263591.4A CN110021548B (zh) 2019-04-03 2019-04-03 一种减少芯片切割边缘崩边的工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910263591.4A CN110021548B (zh) 2019-04-03 2019-04-03 一种减少芯片切割边缘崩边的工艺

Publications (2)

Publication Number Publication Date
CN110021548A CN110021548A (zh) 2019-07-16
CN110021548B true CN110021548B (zh) 2020-09-11

Family

ID=67190447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910263591.4A Active CN110021548B (zh) 2019-04-03 2019-04-03 一种减少芯片切割边缘崩边的工艺

Country Status (1)

Country Link
CN (1) CN110021548B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284376A (ja) * 2000-04-03 2001-10-12 Ibiden Co Ltd 半導体チップの製造方法
CN102569272A (zh) * 2011-12-31 2012-07-11 天水华天科技股份有限公司 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法
CN105097481A (zh) * 2014-04-24 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的封装方法
CN105632945A (zh) * 2014-11-05 2016-06-01 中芯国际集成电路制造(上海)有限公司 晶圆背胶的制备方法
CN107946260A (zh) * 2017-12-28 2018-04-20 江阴长电先进封装有限公司 一种圆片级包覆型芯片封装结构及其封装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3523947B2 (ja) * 1995-11-01 2004-04-26 日本テキサス・インスツルメンツ株式会社 ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法並びにその半導体装置
EP3187557B1 (en) * 2014-08-29 2023-09-13 Furukawa Electric Co., Ltd. Adhesive film and semiconductor package using adhesive film

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284376A (ja) * 2000-04-03 2001-10-12 Ibiden Co Ltd 半導体チップの製造方法
CN102569272A (zh) * 2011-12-31 2012-07-11 天水华天科技股份有限公司 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法
CN105097481A (zh) * 2014-04-24 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的封装方法
CN105632945A (zh) * 2014-11-05 2016-06-01 中芯国际集成电路制造(上海)有限公司 晶圆背胶的制备方法
CN107946260A (zh) * 2017-12-28 2018-04-20 江阴长电先进封装有限公司 一种圆片级包覆型芯片封装结构及其封装方法

Also Published As

Publication number Publication date
CN110021548A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
CN111462649A (zh) Led集成封装显示模组及其维修方法以及显示装置
CN108493123B (zh) 覆晶芯片取裸片的制备方法及失效分析方法
JP6958791B2 (ja) 半導体装置の製造方法
JP2006190975A (ja) ウェハレベルパッケージの封止材充填構造、及びその方法
CN104217984B (zh) 防止芯片裂纹的顶针方法
CN107808857A (zh) 芯片封装结构及其制造方法
US20240071873A1 (en) Package structure for reducing warpage of plastic package wafer and method for manufacturing the same
CN110021548B (zh) 一种减少芯片切割边缘崩边的工艺
EP2610905A3 (en) Packaging method for electronic components using a thin substrate
CN110729178A (zh) 一种3d晶圆的加工方法
CN105977169A (zh) 封装体电磁防护层的制造方法
WO2016165247A1 (zh) 掩模板的制备方法和掩模板
WO2021045157A1 (ja) 半導体装置の製造方法及びコレット
CN111564367B (zh) 一种晶圆研磨前裂片异常的处理方法
CN111009541A (zh) 改善影像效果的封装方法及半导体器件
JP2011044497A (ja) 半導体装置の製造方法
CN104485319B (zh) 用于感光芯片的封装结构及工艺方法
CN112687535A (zh) Iii-v族材料芯片去层方法
CN103219296B (zh) 用于半导体封装的多功能膜及其制造方法
CN107946260B (zh) 一种圆片级包覆型芯片封装结构及其封装方法
CN100578766C (zh) 芯片封装构造制造方法
KR20200111012A (ko) 마이크로 엘이디 고속 전사 방법
CN110444507A (zh) 封装护膜以及半导体器件的封装方法
JP4207696B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant