CN112687535A - Iii-v族材料芯片去层方法 - Google Patents
Iii-v族材料芯片去层方法 Download PDFInfo
- Publication number
- CN112687535A CN112687535A CN202011566100.2A CN202011566100A CN112687535A CN 112687535 A CN112687535 A CN 112687535A CN 202011566100 A CN202011566100 A CN 202011566100A CN 112687535 A CN112687535 A CN 112687535A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- target
- epoxy resin
- target chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000463 material Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000003822 epoxy resin Substances 0.000 claims abstract description 20
- 229920000647 polyepoxide Polymers 0.000 claims abstract description 20
- 239000005022 packaging material Substances 0.000 claims abstract description 8
- 239000011521 glass Substances 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 230000032798 delamination Effects 0.000 claims description 5
- 239000004593 Epoxy Substances 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 238000005336 cracking Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 230000001502 supplementing effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开了III‑V族材料芯片去层方法，包括以下步骤：MXS1：准备需要去层的目标芯片；S2：对目标芯片进行研磨，研磨掉其封装材料直至衬底层完全露出，并将该面作为上面；S3：将目标芯片朝上放置在玻璃底座上，将配置好的环氧树脂覆盖芯片外表面，待环氧树脂完全固化；S4：待环氧树脂完全固化后，将镶嵌环氧树脂的芯片在抛光机上减薄；S5：研磨目标芯片衬底层，之后依次去除芯片M1层，直至层，其中1<X<3；本发明的有益效果是，带封装镶嵌方法，减少了在去封装过程对目标芯片的损坏，同时更好的保护目标芯片；再是逆向的去层方式，降低衬底层对后续工艺影响，进一步降低目标芯片损坏开裂的风险。
Description
技术领域
本发明涉及材料芯片处理技术领域，特别是III-V族材料芯片去层方法。
背景技术
III-V族半导体材料是元素周期表中IIIA元素与VA族元素组成的化合物，其化学成分比为1:1，主要包括以下几种化合物：GaAs、GaP、InP等；III-V族半导体材料具有更宽的禁带宽度，广泛的应用在高速、高频、大功率芯片以及发光器件上，尤其是在半导体照明和通信技术上发展迅猛，针对相关芯片的工艺分析的需求也与日俱增；
现有的对芯片进行去层工艺是将芯片封装完全去除后，从芯片的顶层开始逐层去除；但对于III-V族半导体材料芯片，由于其材质较软，在研磨和刻蚀的过程中金属容易损坏，并且其dif层也会在外力的作用下容易发生破碎。
鉴于上述情况，有必要对现有的芯片去层方法加以改进，使其能够适应现在对半导体芯片材料去层的需要。
发明内容
目前对芯片进行去层工艺通常是将芯片封装去除后，然后一层一层将芯片进行去除，但是对于III-V族半导体材料芯片，由于其材质较软，在研磨和刻蚀的过程中金属容易损坏，并且其dif层也会在外力的作用下容易发生破碎，因此我们在现有技术的缺陷上设计了一种III-V族材料芯片去层方法，能够适应各种封装类型芯片，并且能够提高去层的成功率并降低去层操作的难度。
实现上述目的本发明的技术方案为，III-V族材料芯片去层方法，包括以下步骤：
S1：准备需要去层的目标芯片；
S2：对目标芯片进行研磨，研磨掉其封装材料直至衬底层完全露出，并将该面作为上面；
S3：将目标芯片朝上放置在玻璃底座上，将配置好的环氧树脂覆盖芯片外表面，待环氧树脂完全固化；
S4：待环氧树脂完全固化后，将镶嵌环氧树脂的芯片在抛光机上减薄；
S5：研磨目标芯片衬底层，之后依次去除芯片M1层，直至MX层，其中1<X<3。
对本技术方案的进一步补充，步骤S2中，对带有封装材料的目标芯片衬底所在的一面进行研磨。
对本技术方案的进一步补充，步骤S3中，将环氧树脂均匀包裹住目标芯片只露出芯片衬底区域。
对本技术方案的进一步补充，步骤S3中，环氧树脂覆盖后将目标芯片衬底一面用玻片压平。
对本技术方案的进一步补充，步骤S4中，减薄一面为目标芯片衬底一面，并达到目标芯片衬底。
其有益效果在于，带封装镶嵌方法，减少了在去封装过程对目标芯片的损坏，同时更好的保护目标芯片；再是逆向的去层方式，从目标芯片衬底层开始研磨，降低衬底层对后续工艺影响，进一步降低目标芯片损坏开裂的风险，同时能够充分利用封装材料和镶嵌料对目标芯片的制成起到保护作用，提高目标芯片去层的质量，降低了操作难度提高去层效率。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本技术方案包括镶嵌和去层阶段，镶嵌的目的是为了对目标芯片结构进行加固，避免目标芯片因应力作用而损坏报废，在镶嵌的作用下能够使得去层更好地进行下去，防止工作过程中目标芯片出现损坏及开裂，下面将对本技术方案的具体操作方式详细阐述：
III-V族材料芯片去层方法，包括以下步骤：
S1：准备需要去层的目标芯片；
S2：对目标芯片进行研磨，研磨掉其封装材料直至衬底层完全露出，并将该面作为上面；其中研磨时，是对带有封装材料的目标芯片衬底所在的一面进行研磨；
S3：将目标芯片朝上放置在玻璃底座上，将配置好的环氧树脂覆盖芯片外表面，将环氧树脂均匀包裹住目标芯片只露出芯片衬底区域；其中，配制好的镶嵌料填满芯片的四周并完全包裹住封装，之后用玻片将镶嵌料和目标芯片露出面压平，得到镶嵌好的芯片试样，待环氧树脂完全固化；
S4：待环氧树脂完全固化后，将镶嵌环氧树脂的芯片在抛光机上减薄；减薄一面为目标芯片衬底一面，并达到目标芯片衬底；
S5：研磨目标芯片衬底层，之后依次去除芯片M1层，直至MX层，其中1<X<3，能够减少衬底层因处理的工艺过程出现破碎和开裂，同时从衬底层开始去层可以利用封装和镶嵌材料作为支撑，提高去层的质量。
上述技术方案仅体现了本发明技术方案的优选技术方案，本技术领域的技术人员对其中某些部分所可能做出的一些变动均体现了本发明的原理，属于本发明的保护范围之内。
Claims (5)
1.III-V族材料芯片去层方法，其特征在于，包括以下步骤：
S1：准备需要去层的目标芯片；
S2：对目标芯片进行研磨，研磨掉其封装材料直至衬底层完全露出，并将该面作为上面；
S3：将目标芯片朝上放置在玻璃底座上，将配置好的环氧树脂覆盖芯片外表面，待环氧树脂完全固化；
S4：待环氧树脂完全固化后，将镶嵌环氧树脂的芯片在抛光机上减薄；
S5：研磨目标芯片衬底层，之后依次去除芯片M1层，直至MX层，其中1<X<3。
2.根据权利要求1所述的III-V族材料芯片去层方法，其特征在于，步骤S2中，对带有封装材料的目标芯片衬底所在的一面进行研磨。
3.根据权利要求2所述的III-V族材料芯片去层方法，其特征在于，步骤S3中，将环氧树脂均匀包裹住目标芯片只露出芯片衬底区域。
4.根据权利要求1所述的III-V族材料芯片去层方法，其特征在于，步骤S3中，环氧树脂覆盖后将目标芯片衬底一面用玻片压平。
5.根据权利要求1所述的III-V族材料芯片去层方法，其特征在于，步骤S4中，减薄一面为目标芯片衬底一面，并达到目标芯片衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011566100.2A CN112687535B (zh) | 2020-12-25 | 2020-12-25 | Iii-v族材料芯片去层方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011566100.2A CN112687535B (zh) | 2020-12-25 | 2020-12-25 | Iii-v族材料芯片去层方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112687535A true CN112687535A (zh) | 2021-04-20 |
| CN112687535B CN112687535B (zh) | 2024-05-10 |
Family
ID=75451842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011566100.2A Active CN112687535B (zh) | 2020-12-25 | 2020-12-25 | Iii-v族材料芯片去层方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112687535B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113510538A (zh) * | 2021-06-23 | 2021-10-19 | 闳康技术检测(上海)有限公司 | 一种多层rdl去层工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013185949A (ja) * | 2012-03-08 | 2013-09-19 | Renesas Electronics Corp | 半導体装置の解析方法および半導体装置 |
| CN107894359A (zh) * | 2017-12-13 | 2018-04-10 | 武汉电信器件有限公司 | 激光器芯片失效定位分析样品制备方法及中间件 |
| CN109946586A (zh) * | 2019-02-12 | 2019-06-28 | 长江存储科技有限责任公司 | 芯片电连接缺陷的检测方法 |
| CN110634740A (zh) * | 2019-08-29 | 2019-12-31 | 深圳赛意法微电子有限公司 | 一种改进的半导体器件的背部开封方法 |
-
2020
- 2020-12-25 CN CN202011566100.2A patent/CN112687535B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013185949A (ja) * | 2012-03-08 | 2013-09-19 | Renesas Electronics Corp | 半導体装置の解析方法および半導体装置 |
| CN107894359A (zh) * | 2017-12-13 | 2018-04-10 | 武汉电信器件有限公司 | 激光器芯片失效定位分析样品制备方法及中间件 |
| CN109946586A (zh) * | 2019-02-12 | 2019-06-28 | 长江存储科技有限责任公司 | 芯片电连接缺陷的检测方法 |
| CN110634740A (zh) * | 2019-08-29 | 2019-12-31 | 深圳赛意法微电子有限公司 | 一种改进的半导体器件的背部开封方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113510538A (zh) * | 2021-06-23 | 2021-10-19 | 闳康技术检测(上海)有限公司 | 一种多层rdl去层工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112687535B (zh) | 2024-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208045473U (zh) | 芯片封装结构 | |
| US6946328B2 (en) | Method for manufacturing semiconductor devices | |
| US8030769B2 (en) | Grooving bumped wafer pre-underfill system | |
| KR100337412B1 (ko) | 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법 | |
| CN103117250B (zh) | 用于载具剥离的方法 | |
| US20070155049A1 (en) | Method for Manufacturing Chip Package Structures | |
| JP2001244281A (ja) | 半導体装置及びその製造方法 | |
| US9735018B2 (en) | Extremely thin package | |
| CN1901146A (zh) | 半导体器件及其制造方法 | |
| US7655539B2 (en) | Dice by grind for back surface metallized dies | |
| US20140138805A1 (en) | System for No-Lead Integrated Circuit Packages Without Tape Frame | |
| US7858446B2 (en) | Sensor-type semiconductor package and fabrication method thereof | |
| CN112310060A (zh) | 半导体封装结构 | |
| CN112687535A (zh) | Iii-v族材料芯片去层方法 | |
| JP2000040711A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| KR100871707B1 (ko) | 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 | |
| US8912653B2 (en) | Plasma treatment on semiconductor wafers | |
| CN215869333U (zh) | 封装载体 | |
| CN107910288A (zh) | 基于太鼓晶圆的晶圆级封装结构及方法 | |
| CN215933562U (zh) | 半导体结构 | |
| CN215418102U (zh) | 半导体结构 | |
| US20070224780A1 (en) | Method for dicing a wafer | |
| CN110211886B (zh) | 半导体制备方法 | |
| CN111668110A (zh) | 半导体芯片的封装方法 | |
| CN113725140A (zh) | 封装载体及其制备方法、封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zuo Zhenhong Inventor after: Zhao Yicheng Inventor before: Zuo Zhenhong Inventor before: Zhao Yicheng |
|
| CB03 | Change of inventor or designer information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |