CN111668110A - 半导体芯片的封装方法 - Google Patents
半导体芯片的封装方法 Download PDFInfo
- Publication number
- CN111668110A CN111668110A CN201910176971.4A CN201910176971A CN111668110A CN 111668110 A CN111668110 A CN 111668110A CN 201910176971 A CN201910176971 A CN 201910176971A CN 111668110 A CN111668110 A CN 111668110A
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- protective layer
- packaging method
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000011241 protective layer Substances 0.000 claims abstract description 63
- 239000002344 surface layer Substances 0.000 claims abstract description 46
- 238000005520 cutting process Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 57
- 238000002161 passivation Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 12
- 238000000227 grinding Methods 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000004033 plastic Substances 0.000 claims description 5
- 229920003023 plastic Polymers 0.000 claims description 5
- 229920002577 polybenzoxazole Polymers 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 230000002349 favourable effect Effects 0.000 abstract description 2
- 238000012858 packaging process Methods 0.000 description 10
- 238000005538 encapsulation Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
本申请揭露了一种半导体芯片的封装方法。该封装方法包括：在已制作好半导体芯片的晶圆的正面形成第一预设厚度的保护层；在保护层远离晶圆的一面形成一表面层；对形成有表面层的晶圆的背面减薄至预设厚度；将减薄后具有保护层的晶圆切割成若干具有保护层的半导体芯片。该封装方法通过在晶圆正面的保护层上形成一表面层，通过该表面层可有效保护该晶圆正面的保护层在晶圆切割成半导体芯片的过程中不受污染或者损害，利于切割好的半导体芯片的正面附着该保护层进行入半导体芯片面板级封装。
Description
技术领域
本申请涉及半导体领域，尤其涉及将半导体芯片进行面板级封装的方法。
背景技术
半导体制造的一个目标是生产更小的半导体器件。更小的半导体器件通常消耗更少的功率，具有更高的性能，并且可以被更高效地生产。另外，更小的半导体器件具有更小的占位面积，这为实现更小的终端产品提供了可能性。更小的半导体芯片可以通过前端工艺改进来实现，从而使半导体芯片具有更小的、更高密度的有源和无源部件。后端工艺可以通过电互连和封装材料的改进而获得具有更小占位面积的半导体封装器件。
更高效地进行半导体器件的后端封装的一种处理方法为扇出面板级封装。面板级封装的载板一般是大面积的矩形或者方形的不锈钢板或聚合物板。此处所涉及的封装一般是指对半导体芯片的裸片进行封装。请参阅图1所示晶圆1，该晶圆1上通常是呈阵列形式制作好半导体芯片，晶圆上有半导体芯片的一面称之为正面，反之则称之为晶圆的背面。为让半导体芯片封装趋于薄型化，利于后面对应的封装制程，在将晶圆1切割成半导体芯片前，需将晶圆1的背面进行打磨减薄。切割完成的半导体芯片即将会进入后续的面板级封装制程。
然而这种将此种晶圆打磨减薄、切割成半导体芯片后，该半导体芯片进入面板级封装工艺中，该半导体芯片的正面极易受到损伤和污染，进而影响该半导体芯片的封装质量或者降低封装成品率。
发明内容
本申请提供一种半导体芯片的封装方法，可以保护在晶圆切割前半导体芯片的正面不会受到污染和损伤，也可以避免半导体芯片在面板级封装中半导体芯片正面受到污染和损伤，同时以方便或者简化该半导体芯片在面板级封装中在半导体芯片正面制作再布线结构。
本申请提供了一种半导体芯片的封装方法。该封装方法包括：在已制作好半导体芯片的晶圆的正面形成第一预设厚度的保护层；在该保护层远离晶圆的一面形成一表面层；对形成有表面层的晶圆的背面减薄至预设厚度；将减薄后具有保护层的晶圆切割成若干具有保护层的半导体芯片。
进一步地，保护层为绝缘材料。该绝缘材料可以是聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)或PBO(polybenzoxazole)。
进一步地，该表面层与保护层的材质可以不相同。该表面层为热分离膜、红外分离膜或者紫外分离膜。
该封装方法还包括在晶圆背面减薄后去除表面层的步骤。更进一步地，去除表面层的步骤采用加热或者照射红外光或照射紫外灯光的方法去除表面层。
进一步地，该表面层与保护层材质可以相同。该封装方法还包括，在切割好的若干具有保护层的半导体芯片背面形成塑封层的步骤和形成该塑封层后去除若干半导体芯片保护层上表面层步骤。进一步地，去除该表面层的方法采用精细研磨。
进一步地，将第一预设厚度的保护层和表面层在同一个工艺步骤中层压到该晶圆的正面。这样可以简化晶圆表面的保护层和表面的制作工艺。
进一步地，该封装方法还包括在晶圆正面的保护层上形成开孔，以曝露晶圆上半导体芯片正面的焊垫和/或电性引出点。这样也是方便在面板级封装过程中，直接可以在该保护层上制作半导体芯片的再布线结构，不需再进行保护层的开孔。
进一步地，该封装方法还包括在所述保护层上形成该开孔后，在该开孔内填充导电介质。
进一步地，该封装方法还包括在所述保护层上形成导电线层与所述开孔内的导电介质电性互连。
进一步地，该封装方法为面板级封装。
本申请揭露的半导体芯片的封装方法，通过在晶圆正面形成保护层，以及在保护层上面形成表面层，不仅可以在晶圆的背面减薄的工艺过程中起到保护晶圆正面的作用，还可起到保护晶圆正面的保护层。同时可以方便切割成的具有保护层的半导体芯片可以在面板级封装过程中再布线结构中可以直接利用该保护层进行再布线结构的制作，简化再布线结构制作的工艺。
附图说明
图1所示为已知晶圆分割成待封装的半导体芯片示意图；
图2所示为本申请揭露的封装方法大体包括的流程步骤示意图；
图3所示为本申请揭露的晶圆正面形成第一预设厚度保护层一实施例的示意图；
图4所示为晶圆正面的保护层上形成表面层一实施例的示意图；
图5所示为本申请揭露的封装方法的一实施例中晶圆背面减薄示意图；
图6所示为晶圆减薄后去除表面层一实施例示意图；
图7所示为形成的保护层具有开孔的一实施例示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本申请提供了半导体芯片的封装方法。这样便于切割好的半导体芯片进行面板级封装。请参阅图2，该封装方法大体包括：在已制作好半导体芯片的晶圆的正面形成第一预设厚度的保护层；在该保护层远离晶圆的一面形成一表面层；对晶圆的背面减薄至预设厚度；将减薄后的晶圆切割成若干半导体芯片。图2所示的仅为大体的步骤，不排除在其他实施例中还增加有其他步骤，例如清洗步骤或者以下实施例中介绍存在的其他步骤。
请参阅图3，在已制作好半导体芯片的晶圆1的正面形成第一预设厚度PH的保护层2。晶圆1的正面应理解为制作有半导体芯片的一面，该面在显微镜下直接可以看到半导体芯片的金属层和焊垫。晶圆1的背面即为相对晶圆1正面的另一面。保护层2在此应理解为该层是附着于半导体芯片的正面，该保护层2可以有效保护半导体芯片在面板级封装中半导体芯片的正面受到污染或者损害，另外还可以直接在该保护层上制作再布线结构。
在一些实施例中，该保护层可以采用绝缘材料，如聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)以及PBO(polybenzoxazole)等。保护层的材料选择绝缘，能够适应化学清洗、研磨和/或蚀刻等的材料。保护层可以通过层压(lamination)、涂覆(coating)、印刷(Printing)等方式形成在半导体晶圆上。
请参阅图4，在该保护层2远离晶圆的一面形成表面层7。
在一些实施例中，表面层7的与保护层2的材质可以不相同，该表面层7为热分离膜、红外分离膜或者紫外分离膜，以便加热或经红外或紫外光照射就可使其从保护层脱落。
在一些其他实施例中，表面层7与所述保护层2的材质可以相同，即该第一预设厚度的保护层2加厚，让一部分厚度的保护层2充当表面层7的角色。这样，即使该半导体芯片的保护层2的表面受到一定污染或者损伤，可以通过去除部分厚度的保护层2来保证进入后续封装工艺中的保护层2质量和/或表面平整度，可直接利用该保护层2完成半导体芯片面板级封装中，半导体芯片正面的再布线结构，无需再在保护层2表面制作钝化层，再进行后续半导体芯片正面的再布线结构，简化了封装制程的工艺，也降低了在再布线结构之前对其他封装工艺的要求。因此，在这些实施例中，形成在晶圆1正面的保护层2厚度比实际半导体芯片在后续封装中利用保护层2制作布线结构所需要的保护层2厚度厚，这样给半导体芯片在后续封装中预留出保护层2的表面因损伤或者杂质需要消耗的厚度。
另外，在此表面层7与保护层2材质相同的实施例中，该封装方法还包括在切割好的若干具有保护层2的半导体芯片背面形成塑封层的步骤。该封装方法还包括形成塑封层后去除若干所述半导体芯片保护层2上表面层7的步骤，去除的方法可以采用精细研磨，不会损伤到保护层表面。
在一些其他实施例中，将第一预设厚度的保护层2和表面层7可在同一个工艺步骤中层压到晶圆1的正面，这样可以简化晶圆1表面的保护层2和表面层7的制作工艺。不过这个还是需要根据保护层和表面层的材料性质和工艺机台或者设备而定。
请参阅图5所示，对晶圆1背面进行研磨减薄，使得半导体芯片厚度趋于薄型化，进而降低封装的厚度。比较常见的是采用研磨方法研磨晶圆1的背面，将其进行减薄。该第一预设厚度PH的保护层2可以保护在晶圆1背面的研磨过程中，晶圆1的正面不会被伤害。而表面层7也对保护层2也进行了保护，因为如果没有表面层7，那么在进行晶圆1背面研磨减薄的过程，保护层2的表面很容易受到刮擦磨损，不利于后面直接在保护层2上进行再布线工艺。另外，对于背面减薄后的晶圆1，该保护层2还可以提供更有利的支撑，防止晶圆1由于减薄而产生翘曲或者形变。
请参阅图6，本封装方法还包括晶圆1切割成半导体芯片前，去除保护层2上的表面层7。如前所述，当表面层7与保护层2材质不相同时，比如表面层7采用热分离膜、红外分离膜或者紫外分离膜，则通过加热或照射红外光或照射紫外光即可使其从保护层2分离。在一些实施例中，为完全去除表面层7，可以再增加清洗晶圆1正面的步骤，完全去除脱落的表面层7。
之后再对晶圆1进行切割，获得多个半导体芯片，然后进行面板级封装。
在一些其他实施例中，若在晶圆1上形成保护层2后即进行开孔相对于在面板级封装过程对半导体芯片的正面的保护层进行开孔更为方便或者容易，或者形成的开孔质量更具有优势，能更好的形成半导体芯片正面的再布线结构，那么该封装方法还可能包括在保护层2上形成开孔20，以曝露晶圆上半导体芯片正面的焊垫和/或电性引出点。请参见图7示意图，在晶圆1的正面上形成保护层2，在保护层2上形成开孔20后再在保护层2上形成表面层7。
在一些实施例中，该封装方法还包括在保护层2上形成该开孔20后，在该开孔20内填充导电介质。进一步地，在这些实施例中，该封装方法还包括在保护层2上形成导电线层，该导电线层与开孔20内填充的导电介质电性互连。在其他的实施例中，如若一层导电线层不能满足半导体芯片封装布线需求，可以再在该导电线层上形成第一包封层，再在该第一包封层形成贯穿第一包封层的开孔，以露出导电线层的电连接点/引出点。当然，该第一包封层通常为绝缘性材料制作，例如，可以和保护层2采用相同的材料。随后，可再在该第一包封层的开孔内填充导电介质，以及在第一包封层上形成第二导电线层与第一包封层开孔内的导电介质电性互连。依此类推，可以根据半导体芯片封装的布线需求，形成若干层导电线层。
以上所介绍的所有实施例均可看到，本申请揭露的半导体芯片的封装方法，保护层对半导体芯片正面进行保护，表面层对所述保护层表面进行保护，更利于切割好的半导体芯片更好地在面板级封装工艺进行封装，获得高品质、高良率的封装结构。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、组合和改进等，均应包含在本申请保护的范围之内。
Claims (10)
1.一种半导体芯片的封装方法，该封装方法包括：
在已制作好半导体芯片的晶圆的正面形成第一预设厚度的保护层；
在所述保护层远离所述晶圆的一面形成一表面层；
对形成有所述表面层的晶圆的背面减薄至预设厚度；
将减薄后具有保护层的晶圆切割成若干具有保护层的半导体芯片。
2.如权利要求1所述的封装方法，其特征在于，所述保护层为绝缘材料：聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)或PBO(polybenzoxazole)。
3.如权利要求2所述的封装方法，其特征在于，所述表面层与所述保护层材质不相同，所述表面层为热分离膜、红外分离膜或者紫外分离膜。
4.如权利要求3所述的封装方法，其特征在于，还包括晶圆切割成所述半导体芯片前，去除所述保护层上的表面层；所述去除所述保护层上的表面层采用加热或照射红外光或照射紫外光的方法去除。
5.如权利要求2所述的封装方法，其特征在于，所述表面层与所述保护层材质相同；所述封装方法还包括在切割好的若干具有保护层的半导体芯片背面形成塑封层的步骤和形成所述塑封层后去除若干所述半导体芯片保护层上表面层的步骤；去除的方法采用精细研磨。
6.如权利要求1所述的封装方法，其特征在于，将第一预设厚度的保护层和所述表面层在同一个工艺步骤中层压到所述晶圆的正面。
7.如权利要求1所述的封装方法，其特征在于，该封装方法还包括在晶圆正面的保护层上形成开孔，以曝露所述晶圆上半导体芯片正面的焊垫和/或电性引出点。
8.如权利要求7所述的封装方法，其特征在于，该封装方法还包括在所述保护层上形成所述开孔后，在所述开孔内填充导电介质。
9.如权利要求8所述的封装方法，其特征在于，该封装方法还包括在所述保护层上形成导电线层与所述开孔内的导电介质电性互连。
10.如权利要求1所述的封装方法，其特征在于，所述封装方法为面板级封装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910176971.4A CN111668110B (zh) | 2019-03-08 | 2019-03-08 | 半导体芯片的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910176971.4A CN111668110B (zh) | 2019-03-08 | 2019-03-08 | 半导体芯片的封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111668110A true CN111668110A (zh) | 2020-09-15 |
| CN111668110B CN111668110B (zh) | 2022-11-01 |
Family
ID=72382447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910176971.4A Active CN111668110B (zh) | 2019-03-08 | 2019-03-08 | 半导体芯片的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111668110B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115472565A (zh) * | 2022-10-18 | 2022-12-13 | 安徽省富捷电子科技有限公司 | 一种半导体元件的加工方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101226897A (zh) * | 2007-01-16 | 2008-07-23 | 日月光半导体制造股份有限公司 | 晶圆切割方法 |
| CN101244613A (zh) * | 2007-02-16 | 2008-08-20 | 探微科技股份有限公司 | 保护晶片正面结构及进行晶片切割的方法 |
| CN101752272A (zh) * | 2008-12-09 | 2010-06-23 | 卡西欧计算机株式会社 | 半导体器件的制造方法 |
| CN103441104A (zh) * | 2013-08-29 | 2013-12-11 | 华进半导体封装先导技术研发中心有限公司 | 晶圆切割方法 |
| CN108231606A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
-
2019
- 2019-03-08 CN CN201910176971.4A patent/CN111668110B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101226897A (zh) * | 2007-01-16 | 2008-07-23 | 日月光半导体制造股份有限公司 | 晶圆切割方法 |
| CN101244613A (zh) * | 2007-02-16 | 2008-08-20 | 探微科技股份有限公司 | 保护晶片正面结构及进行晶片切割的方法 |
| CN101752272A (zh) * | 2008-12-09 | 2010-06-23 | 卡西欧计算机株式会社 | 半导体器件的制造方法 |
| CN103441104A (zh) * | 2013-08-29 | 2013-12-11 | 华进半导体封装先导技术研发中心有限公司 | 晶圆切割方法 |
| CN108231606A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115472565A (zh) * | 2022-10-18 | 2022-12-13 | 安徽省富捷电子科技有限公司 | 一种半导体元件的加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111668110B (zh) | 2022-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3803972B1 (en) | Die stacking for multi-tier 3d integration | |
| TWI659512B (zh) | 半導體裝置以及囊封半導體晶粒的方法 | |
| CN105514038B (zh) | 切割半导体晶片的方法 | |
| US11348833B2 (en) | IR assisted fan-out wafer level packaging using silicon handler | |
| US9716080B1 (en) | Thin fan-out multi-chip stacked package structure and manufacturing method thereof | |
| US9318459B2 (en) | Through via package | |
| US7883991B1 (en) | Temporary carrier bonding and detaching processes | |
| EP1043772B1 (en) | Method for packaging and mounting semiconductor device | |
| TW201724413A (zh) | 晶片封裝及其製造方法 | |
| EP3610501B1 (en) | Method of die to wafer bonding of dissimilar thickness die | |
| US11798893B2 (en) | Semiconductor package and manufacturing method thereof | |
| KR20170080984A (ko) | 반도체 패키지 및 그 제조방법 | |
| US11374136B2 (en) | Semiconductor package and forming method thereof | |
| CN111668110B (zh) | 半导体芯片的封装方法 | |
| US8912653B2 (en) | Plasma treatment on semiconductor wafers | |
| CN111916359B (zh) | 半导体封装方法及半导体封装结构 | |
| US9324686B2 (en) | Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same | |
| KR20230034169A (ko) | 폴리머 코팅된 반도체 디바이스들 및 반도체 어셈블리들을 형성하기 위한 하이브리드 본딩 | |
| US10790210B2 (en) | Semiconductor package and manufacturing method thereof | |
| CN215418102U (zh) | 半导体结构 | |
| JP2005191485A (ja) | 半導体装置 | |
| CN215933562U (zh) | 半导体结构 | |
| CN221041117U (zh) | 封装件结构 | |
| CN111599694B (zh) | 半导体封装方法 | |
| CN115732335A (zh) | 半导体结构及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |