CN104217984B - 防止芯片裂纹的顶针方法 - Google Patents

防止芯片裂纹的顶针方法 Download PDF

Info

Publication number
CN104217984B
CN104217984B CN201310222517.0A CN201310222517A CN104217984B CN 104217984 B CN104217984 B CN 104217984B CN 201310222517 A CN201310222517 A CN 201310222517A CN 104217984 B CN104217984 B CN 104217984B
Authority
CN
China
Prior art keywords
thimble
chip
main
primary
control module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310222517.0A
Other languages
English (en)
Other versions
CN104217984A (zh
Inventor
马香柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310222517.0A priority Critical patent/CN104217984B/zh
Publication of CN104217984A publication Critical patent/CN104217984A/zh
Application granted granted Critical
Publication of CN104217984B publication Critical patent/CN104217984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Abstract

本发明公开了一种防止芯片裂纹的顶针方法，包括：1）设计一种顶针装置，该顶针装置包括：次顶针、主顶针和主次顶针控制模块，次顶针和主顶针设于主次顶针控制模块上；其中，次顶针，用于使芯片部分剥离，以减轻主顶针的负载；主顶针，用于使芯片二次剥离；主次顶针控制模块，用于控制次顶针和主顶针的操作；2）调整主次顶针均处于待用状态，并控制顶针装置上升；3）利用次顶针进行第一次剥离，使部分芯片与蓝膜相剥离；4）利用主顶针进行第二次剥离，再使芯片与蓝膜相剥离；5）经拾取头，把芯片取拾走。本发明可有效避免顶针/蓝膜的搭配所导致的芯片背面顶针裂纹。

Description

防止芯片裂纹的顶针方法
技术领域
本发明涉及一种集成电路封装领域中的顶针方法，特别是涉及一种防止芯片裂纹的顶针方法。
背景技术
在集成电路封装流程中，芯片剥离是一步十分重要的工艺步骤。该芯片剥离可以分为两个步骤，即顶针接触的瞬间阶段和芯片剥离的上升阶段，如图1-2所示，芯片顶针顶起芯片，使芯片与蓝膜进行分离，然后，拾取头通过真空作用，把芯片拾取。在顶针接触的瞬时阶段，如果顶针速度过高，会引起顶针对芯片的冲击增大，有可能导致剥离过程中芯片的碎裂；如果顶针速度太低，则不能有效拜托胶水的粘力，使芯片与蓝膜分离；在芯片剥离的上升阶段，如果胶水的粘附力过大，则可能会发生拾不起来的现象，必须通过增加顶针冲击力才能有效剥离，且容易发生芯片的歪斜并引起芯片边缘的碎裂问题，如图3所示。
随着芯片的越来越薄以及部分芯片会偏大，顶针工艺会越来越难。因此，需研发一种新的顶针方法，以解决芯片裂纹问题。
发明内容
本发明要解决的技术问题是提供一种防止芯片裂纹的顶针方法。通过该方法，能避免顶针/蓝膜的搭配所导致的芯片背面顶针裂纹，解决了现有的芯片剥离中存在的因顶针的速度过快或者膜的吸附力过强等引起顶针刺破蓝膜划伤芯片，严重情况下可以导致裂片的问题。
为解决上述技术问题，本发明的防止芯片裂纹的顶针方法，包括步骤：
1）设计一种新的顶针装置，该顶针装置包括：次顶针、主顶针和主次顶针控制模块；
其中，次顶针，用于先使芯片部分剥离，以减轻主顶针的负载；
主顶针，用于使芯片二次剥离，即在次顶针进行部分剥离后，进行最终的剥离；
主次顶针控制模块，用于控制次顶针和主顶针的操作；
所述次顶针和主顶针设于主次顶针控制模块上；
2）通过主次顶针控制模块，调整主次顶针均处于待用状态，并控制顶针装置上升；
3）通过主次顶针控制模块，利用次顶针进行第一次剥离，使部分芯片与蓝膜相剥离；
4）通过主次顶针控制模块，利用主顶针进行第二次剥离，再使芯片与蓝膜相剥离；
5）经拾取头，把芯片取拾走。
所述方法，还可包括：6）抽回主次顶针控制模块，主顶针回位并回归待用状态，然后，重复步骤2）～5）。例如，防止芯片裂纹的顶针方法，可为三次剥离的方式进行芯片剥离，并把次顶针做成内圈次顶针和外圈次顶针，利用外圈次顶针进行第一次剥离，使30%芯片与蓝膜相剥离，利用内圈次顶针进行第二次剥离，再使60%芯片与蓝膜相剥离，最后，主顶针实现90%或100%剥离。
所述步骤1）中，该次顶针，以主顶针为中心均匀分布，以不超过芯片边界为限，并以芯片受力均匀为标准；次顶针的针尖为圆形或平顶的形状；次顶针的数目可为2根以上，如可为2～32根；
步骤1）中，主顶针位于芯片的中心位置；主顶针的数目可为1根或多根。
步骤1）中，主次顶针控制模块包括：基座和控制装置；其中，基座用于设置次顶针和主顶针；控制装置用于控制主次顶针的操作顺序和位置，并且在次顶针发挥作用时，主顶针处于待用状态；在主顶针发挥作用时，次顶针处于待用状态，等一次作业完毕，主次顶针均处于待用状态。
所述步骤3）中，部分芯片为20%～40%的芯片；在次顶针进行第一次剥离时，主顶针处于待用或待用状态。
所述步骤4）中，使70%～100%的芯片与蓝膜相剥离；在主顶针进行第二次剥离时，次顶针回归待用状态。
上述的待用状态，包括：顶针（主顶针、次顶针）抽回或顶针原处不动。
本发明，通过采用两步工艺法，先缓冲，使芯片与蓝膜初步分离；然后，顶起芯片，使过冲压力较小的情况下，顶起芯片。这种方式可以有效避免顶针/蓝膜的搭配所导致的芯片背面顶针裂纹。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是传统顶针作业结构示意图（顶针接触前）；
图2是传统顶针作业结构示意图（顶针顶起后）；
图3是顶针应力过大引起芯片背面裂纹的显微镜检测图；
图4是本发明的次顶针作业示意图；
图5是本发明的主顶针作业示意图。
图中附图标记说明如下：
1为顶针，2为蓝膜，3为胶水，4为芯片，5为拾取头，11为次顶针，12为主顶针，13为控制装置，14为基座。
具体实施方式
本发明的防止芯片裂纹的顶针方法，包括步骤：
1）设计一种新的顶针装置，该顶针装置含有次顶针11、主顶针12和主次顶针控制模块，所述次顶针11和主顶针12设于主次顶针控制模块上；；
其中，次顶针11，用于先使芯片4部分剥离，以减轻主顶针12的负载；该次顶针11，以主顶针12为中心均匀分布，以不超过芯片4边界为限，并以芯片4受力均匀为标准；次顶针11的针尖为圆形或平顶的形状；次顶针11的数目，以让芯片4均匀受力为主要考虑，根据实际应用，可为2根以上，如可为2～32根；
主顶针12，用于使芯片4二次剥离，即在次顶针11进行部分剥离后，进行最终的剥离；主顶针12位于芯片4的中心位置；主顶针12的数目一般设置为1根，如果芯片4面积较大，可以设置1根以上，即主顶针12的数目可为1根或多根；
主次顶针控制模块，用于控制次顶针11和主顶针12的操作；该主次顶针控制模块包括：基座14和控制装置13；其中，基座14用于设置次顶针11和主顶针12；控制装置13用于控制主次顶针的操作顺序和位置，并且在次顶针11发挥作用时，主顶针12处于待用状态；在主顶针12发挥作用时，次顶针11处于待用状态，等一次作业完毕，主次顶针均处于待用状态；
2）通过主次顶针控制模块，调整主次顶针均处于待用状态，并控制顶针装置上升；
3）通过主次顶针控制模块，利用次顶针11进行第一次剥离，使部分芯片4与蓝膜2相剥离（如部分芯片4为20%～40%的芯片4）（如图4所示）；
其中，在次顶针11进行第一次剥离时，主顶针12处于待用或待用状态；
4）通过主次顶针控制模块，利用主顶针12进行第二次剥离，再使芯片4与蓝膜2相剥离（如70%～100%的芯片4与蓝膜2相剥离）（如图5所示）；
其中，在主顶针12进行第二次剥离时，次顶针11回归待用状态。
5）经拾取头5，把芯片4取拾走。
另外，上述方法，还可包括：6）抽回主次顶针控制模块，主顶针12回位并回归待用状态，然后，重复步骤2）～5）。例如，芯片4更大或者更薄时，还可以对此种方法进行延伸，做成三次剥离的方式，即防止芯片裂纹的顶针方法，为三次剥离的方式进行芯片4剥离，并把次顶针11做成内圈次顶针和外圈次顶针，利用外圈次顶针进行第一次剥离，使30%芯片4与蓝膜2相剥离，利用内圈次顶针进行第二次剥离，再使60%芯片4与蓝膜2相剥离，最后，主顶针12实现90%或100%剥离。
上述方法中，所述的待用状态，是以不与蓝膜2接触为判断标准，如可包括：顶针（主顶针12、次顶针11）抽回或顶针原处不动。
按照上述方法进行操作能有效避免顶针/蓝膜的搭配所导致的芯片背面顶针裂纹，而且本发明的顶针装置设计简单，操作性强，具有广泛的应用前景。

Claims (8)

1.一种防止芯片裂纹的顶针方法，其特征在于，包括步骤：
1)设计一种顶针装置，该顶针装置包括：次顶针、主顶针和主次顶针控制模块；
其中，次顶针，用于使芯片部分剥离，以减轻主顶针的负载；
主顶针，用于使芯片二次剥离；
主次顶针控制模块，用于控制次顶针和主顶针的操作；
所述次顶针和主顶针设于主次顶针控制模块上；
次顶针，以主顶针为中心均匀分布，以不超过芯片边界为限，并以芯片受力均匀为标准；次顶针的针尖为圆形或平顶的形状；
主顶针，位于芯片的中心位置；
主次顶针控制模块，包括：基座和控制装置；其中，基座用于设置次顶针和主顶针；控制装置用于控制主次顶针的操作顺序和位置，并且在次顶针发挥作用时，主顶针处于待用状态；在主顶针发挥作用时，次顶针处于待用状态，等一次作业完毕，主次顶针均处于待用状态；
2)通过主次顶针控制模块，调整主次顶针均处于待用状态，并控制顶针装置上升；
3)通过主次顶针控制模块，利用次顶针进行第一次剥离，使部分芯片与蓝膜相剥离；在次顶针进行第一次剥离时，主顶针处于待用状态，所述主次顶针控制模块使所述次顶针单独实现第一次剥离；
4)通过主次顶针控制模块，利用主顶针进行第二次剥离，再使芯片与蓝膜相剥离；在主顶针进行第二次剥离时，次顶针回归待用状态，所述主次顶针控制模块使所述主顶针单独实现第二次剥离；
5)经拾取头，把芯片取拾走。
2.如权利要求1所述的方法，其特征在于：所述方法，还包括：6)抽回主次顶针控制模块，主顶针回位并回归待用状态，然后，重复步骤2)～5)。
3.如权利要求2所述的方法，其特征在于：所述防止芯片裂纹的顶针方法，为三次剥离的方式进行芯片剥离，并把次顶针做成内圈次顶针和外圈次顶针，利用外圈次顶针进行第一次剥离，使30％芯片与蓝膜相剥离，利用内圈次顶针进行第二次剥离，再使60％芯片与蓝膜相剥离，最后，主顶针实现90％或100％剥离。
4.如权利要求1所述的方法，其特征在于：所述次顶针的数目为2根以上；
主顶针的数目为1根或多根。
5.如权利要求4所述的方法，其特征在于：所述次顶针的数目为2～32根。
6.如权利要求1所述的方法，其特征在于：所述步骤3)中，部分芯片为20％～40％的芯片。
7.如权利要求1所述的方法，其特征在于：所述步骤4)中，使70％～100％的芯片与蓝膜相剥离。
8.如权利要求6或7所述的方法，其特征在于：所述待用状态，是以不与蓝膜接触为判断标准，包括：顶针抽回或顶针原处不动。
CN201310222517.0A 2013-06-05 2013-06-05 防止芯片裂纹的顶针方法 Active CN104217984B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310222517.0A CN104217984B (zh) 2013-06-05 2013-06-05 防止芯片裂纹的顶针方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310222517.0A CN104217984B (zh) 2013-06-05 2013-06-05 防止芯片裂纹的顶针方法

Publications (2)

Publication Number Publication Date
CN104217984A CN104217984A (zh) 2014-12-17
CN104217984B true CN104217984B (zh) 2018-02-06

Family

ID=52099347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310222517.0A Active CN104217984B (zh) 2013-06-05 2013-06-05 防止芯片裂纹的顶针方法

Country Status (1)

Country Link
CN (1) CN104217984B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140156B (zh) * 2015-08-26 2017-10-27 华中科技大学 一种面向柔性芯片的多顶针剥离装置及剥离方法
CN106601662B (zh) * 2017-02-17 2023-05-09 深圳市锐博自动化设备有限公司 一种芯片专用顶针装置
CN108666257B (zh) * 2017-03-31 2021-03-09 日月光半导体制造股份有限公司 元件剥离装置及元件剥离方法
CN107369642A (zh) * 2017-06-08 2017-11-21 太极半导体（苏州）有限公司 一种能避免超薄芯片碎裂的吸取方法
CN110339873B (zh) * 2019-06-05 2021-08-24 深圳先进技术研究院 数字微流控平台
CN111312650B (zh) * 2020-02-27 2021-07-02 上海世禹精密机械有限公司 一种梳式芯片膜上分离装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266920A (zh) * 2007-03-16 2008-09-17 株式会社东芝 半导体器件的制造装置及制造方法
CN102254792A (zh) * 2011-07-08 2011-11-23 华中科技大学 一种具有安全顶针的芯片剥离装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266920A (zh) * 2007-03-16 2008-09-17 株式会社东芝 半导体器件的制造装置及制造方法
CN102254792A (zh) * 2011-07-08 2011-11-23 华中科技大学 一种具有安全顶针的芯片剥离装置

Also Published As

Publication number Publication date
CN104217984A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
CN104217984B (zh) 防止芯片裂纹的顶针方法
CN108475661B (zh) 微发光二极管显示装置及其制造方法
CN102738357B (zh) 具有微结构透镜的发光二极管
CN108323215B (zh) 微发光二极管转移方法、制造方法和显示装置
CN103545253A (zh) 晶圆片激光加工方法
CN103681357B (zh) 柔性显示器件及其制作方法、显示装置
CN107369611A (zh) 新型晶圆减薄背面金属化工艺
CN106493094A (zh) 一种led芯片的检测方法
CN104979223B (zh) 一种晶圆键合工艺
CN104795338A (zh) 背照式影像芯片的晶圆级低成本封装工艺和结构
CN103143507A (zh) 一种光电二极管芯片的筛选方法
CN206635229U (zh) 一种玻璃基板单面减薄工艺的固定装置
CN105336581A (zh) 功率半导体器件制作方法及装置
TW202006836A (zh) 半導體晶粒的拾取系統
CN104658888A (zh) 一种晶圆处理工艺及晶圆处理装置
CN103094094B (zh) 一种超薄半导体晶片的制作方法
CN103424998A (zh) 微电机系统制造工艺中聚酰亚胺刻蚀后去除光刻胶的方法
CN102076178B (zh) 印刷锡膏夹具及使用该夹具修理集成电路板的方法
CN204375708U (zh) 芯片多步顶治具
CN103811422B (zh) 一种cmos硅片裂片的处理装置及其处理方法
CN206496954U (zh) 新型马歇尔试件脱模器
CN206913218U (zh) 一种防爆膜切割装置
CN203317320U (zh) 光发射器件的拆卸装置
CN210765104U (zh) 半导体晶圆封装膜
CN207052587U (zh) 一种改良型芯片顶针结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant