CN108493123B - 覆晶芯片取裸片的制备方法及失效分析方法 - Google Patents

覆晶芯片取裸片的制备方法及失效分析方法 Download PDF

Info

Publication number
CN108493123B
CN108493123B CN201810319803.1A CN201810319803A CN108493123B CN 108493123 B CN108493123 B CN 108493123B CN 201810319803 A CN201810319803 A CN 201810319803A CN 108493123 B CN108493123 B CN 108493123B
Authority
CN
China
Prior art keywords
bare chip
chip
sample
packaging structure
bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810319803.1A
Other languages
English (en)
Other versions
CN108493123A (zh
Inventor
潘健成
陈清陇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Su shiyite (Shanghai) Testing Technology Co.,Ltd.
Original Assignee
Suzhou Yite Shanghai Testing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yite Shanghai Testing Technology Co Ltd filed Critical Suzhou Yite Shanghai Testing Technology Co Ltd
Priority to CN201810319803.1A priority Critical patent/CN108493123B/zh
Publication of CN108493123A publication Critical patent/CN108493123A/zh
Application granted granted Critical
Publication of CN108493123B publication Critical patent/CN108493123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种覆晶芯片取裸片的制备方法及失效分析方法，其中，本发明覆晶芯片取裸片的制备方法包括：提供覆晶芯片，覆晶芯片包括裸片及封装于裸片的外部的封装结构，裸片的正面具有锡球；研磨封装结构，直至裸露出裸片正面的锡球；采用淋酸蚀刻的方式蚀刻裸片的正面，去除裸片正面的锡球、残留的封装结构，达到裸片正面完全开封以得到裸片样品。本发明覆晶芯片取裸片的制备方法不需要用酸煮沸去除封装结构，而是研磨掉封装结构的一部分，再使用淋酸蚀刻的方式去除锡球和裸片正面的封装结构，从而获得裸片，不会造成崩边或裂痕，使用此裸片进行其他实验时，可排除人为因素对裸片的影响，提高了实验准确性，具有优异的技术效果。

Description

覆晶芯片取裸片的制备方法及失效分析方法
技术领域
本发明涉及半导体技术领域，尤其是指一种覆晶芯片取裸片的制备方法及失效分析方法。
背景技术
由于半导体工艺的飞速发展，国内外高阶28nm甚至更小工艺的芯片已广泛推广应用。一般的封装形式已经不能满足芯片传输速率的要求，倒封装技术的出现解决了这一问题。目前倒封装的芯片已经广泛的应用在各个领域，且未来C4封装等先进封装将成为主流。
因倒封装芯片的金属层数通常比较多，且正面有锡球存在。故通常可靠性实验后抽样检测失效分析，使用发烟硝酸取裸片可能会被烧杯与发烟硝酸反应时沸腾或热涨影响下导致裸片取下后有崩边或裂痕，从而无法准确判断是否为芯片表面自身制程上的瑕疵。
故有必要提供一种取裸片的方案，不会造成裸片取下后有崩边或裂痕，便于进行下一步失效分析。
发明内容
为了解决现有技术中从覆晶芯片取裸片时造成裸片取下后有崩边或裂痕的技术问题，本发明提供了一种覆晶芯片取裸片的制备方法。
本发明提供的覆晶芯片取裸片的制备方法包括：
提供覆晶芯片，所述覆晶芯片包括裸片及封装于所述裸片的外部的封装结构，所述裸片的正面具有锡球；
研磨所述封装结构，直至裸露出所述裸片正面的所述锡球；
采用淋酸蚀刻的方式蚀刻所述裸片的正面，去除所述裸片正面的所述锡球、残留的封装结构，达到所述裸片正面完全开封以得到裸片样品。
本发明覆晶芯片取裸片的制备方法不需要用酸煮沸去除封装结构，而是研磨掉封装结构的一部分，再使用淋酸蚀刻的方式去除锡球和裸片正面的封装结构，从而获得裸片。使用本发明处理覆晶芯片时不会造成崩边或裂痕，使用此裸片进行其他实验时，可排除人为因素对裸片的影响，提高了实验准确性，具有优异的技术效果。
本发明覆晶芯片取裸片的制备方法的进一步改进在于，所述封装结构包括封装基底、凸块和塑封体，所述封装基底通过所述凸块连接于所述裸片的正面，所述塑封体包裹于所述裸片和所述锡球的外部。
本发明覆晶芯片取裸片的制备方法的更进一步改进在于，研磨所述封装结构，直至裸露出所述裸片正面的所述锡球的步骤包括：对所述封装结构进行粗磨，研磨掉所述封装基底、所述凸块和所述裸片外部的所述塑封体的三分之二部分；提供冷埋固化胶体，将所述覆晶芯片结合并固化于所述冷埋固化胶体中；对所述塑封体和所述冷埋固化胶体进行细磨，研磨所述塑封体剩下的三分之一部分直至裸露出所述裸片正面的所述锡球。
本发明覆晶芯片取裸片的制备方法的更进一步改进在于，使用P800砂纸进行所述粗磨。
本发明覆晶芯片取裸片的制备方法的更进一步改进在于，使用P1200砂纸进行所述细磨。
本发明覆晶芯片取裸片的制备方法的更进一步改进在于，采用淋酸蚀刻的方式蚀刻所述裸片的正面，去除所述裸片正面的所述锡球、残留的封装结构，达到所述裸片正面完全开封以得到裸片样品的步骤包括：
提供发烟硝酸并对所述发烟硝酸进行加热；
利用滴管将加热后的所述发烟硝酸冲淋到经研磨所述冷埋固化胶体的所述裸片的正面，去除所述裸片正面的所述锡球、残留的封装结构及残留的冷埋固化胶体，达到所述裸片正面完全开封以得到裸片样品。
本发明提供的覆晶芯片的失效分析方法，包括步骤：
提供裸片样品，所述裸片样品上述的覆晶芯片取裸片的制备方法制得；
观察所述裸片样品的正面的裂痕情况，若所述裸片样品的正面没有裂痕，则结束实验，若所述裸片样品的正面存在裂痕，则继续下一步实验；
所述下一步实验包括：
给所述裸片样品通电以使所述裸片样品发热；
提供发热感应显微镜，使用所述发热感应显微镜观察所述裸片样品并定位异常点；
根据所述异常点对所述裸片样品进行物理去层分析，找到所述裸片样品上失效点的原始位置。
本发明中使用覆晶芯片取裸片的制备方法制备裸片，排除了人为因素对裸片的影响，进行失效分析实验时，有助于提高实验的准确性。
附图说明
图1为本发明覆晶芯片取裸片的制备方法的流程图。
图2为覆晶芯片的结构示意图。
图3为图2中的覆晶芯片经粗磨后的结构示意图。
图4为图3中的覆晶芯片经冷埋固化处理后的结构示意图。
图5为图4中的覆晶芯片经细磨后的结构示意图。
图6为图5中的覆晶芯片在进行淋酸蚀刻时的状态示意图。
图7为本发明覆晶芯片的失效分析方法在裸片样品的正面存在裂痕时的流程图。
具体实施方式
为了解决现有技术中从覆晶芯片取裸片时造成裸片取下后有崩边或裂痕的技术问题，本发明提供了一种覆晶芯片取裸片的制备方法。
下面结合附图和具体实施例对本发明覆晶芯片取裸片的制备方法的较佳实施例作进一步说明。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。
结合图1至图6所示，本发明提供的覆晶芯片取裸片的制备方法，包括：
步骤101：提供覆晶芯片，覆晶芯片包括裸片10及封装于裸片10的外部的封装结构，裸片10的正面具有锡球11；
步骤102：研磨封装结构，直至裸露出裸片10正面的锡球11；
步骤103：采用淋酸蚀刻的方式蚀刻裸片10的正面，去除裸片10正面的锡球11、残留的封装结构，达到裸片正面完全开封以得到裸片样品。
具体地，未经任何处理的覆晶芯片如图2所示，封装结构包括封装基底40、凸块20和塑封体30，封装基底40通过凸块20连接于裸片10的正面，塑封体30包裹于裸片10的外侧，其中裸片10的正面形成有锡球(图中未显示)。
本发明覆晶芯片取裸片的制备方法不需要用酸煮沸去除封装基底40和塑封体30，而是研磨掉封装基底40、凸块20和塑封体30的一部分，裸露出锡球11，再使用淋酸蚀刻的方式去除锡球11，使裸片10的正面完全开封，从而获得裸片10。使用本发明处理覆晶芯片时不会造成崩边或裂痕，使用此裸片10进行其他实验时，可排除人为因素对裸片10的影响，提高了实验准确性，具有优异的技术效果。
进一步地，步骤102还包括：对封装结构进行粗磨，研磨掉封装基底40、凸块20和裸片40外部的塑封体30的三分之二部分；提供冷埋固化胶体，将覆晶芯片结合并固化于冷埋固化胶体50中；对塑封体30和冷埋固化胶体50进行细磨，研磨塑封体30剩下的三分之一部分直至裸露出裸片10正面的锡球11。经粗磨后的覆晶芯片如图3所示，研磨掉封装基底40、凸块20和裸片40外部的塑封体30的三分之二，未裸露锡球11；经冷埋固化处理后的覆晶芯片如图4所示；经细磨后的覆晶芯片如图5所示，裸露出锡球11；淋酸蚀刻过程状态如图6所示，可酸蚀至裸片10完全取出，也可只完全裸露出裸片10的正面而不从塑封体30中取出，只需根据实际情况进行操作即可。
将覆晶芯片结合到冷埋固化胶体50中，即对覆晶芯片进行冷埋固化处理以固化覆晶芯片，进行冷埋固化处理后，覆晶芯片所承受的机械应力的影响缩小许多，可预防因下一步研磨过程中应力带给覆晶芯片不可逆的破化性；同时也便于拿取覆晶芯片，利于研磨；优选地，可利用研磨设备进行人工研磨；具体地，冷埋固化胶体50可为氧化硅。
通过研磨掉封装基底40、凸块20、塑封体30，淋酸蚀刻去除锡球11，再将裸片10进行表面分析以供确定是否样品因老化实验或制程过程中出现裸片10裂痕问题导致失效。避免了用酸煮沸去封装而导致样品出现裂痕的问题，避免出现实验过程中出现人为破坏的可能性，从而不会影响对裸片10裂痕原因(裸片10本身问题或取裸片10时的人为破坏)的正确判断。
更进一步地，使用P800砂纸进行粗磨，使用P1200砂纸进行细磨。也可研磨裸片10背部的塑封体30，只要能够便于将裸片10取出即可。
进一步地，步骤103包括：提供发烟硝酸并对发烟硝酸进行加热；利用滴管2将加热后的发烟硝酸冲淋到经研磨冷埋固化胶体50的裸片10的正面，去除裸片10正面的锡球11、残留的封装结构及残留的冷埋固化胶体50，达到裸片10正面完全开封以得到裸片样品。用肉眼观察是否裸露出裸片10表面。较佳地，可将发烟硝酸加热至大约65℃。较现有技术中将覆晶芯片泡在发烟硝酸中腐蚀的方法来说，本发明使用淋酸蚀刻的方式，避免了热胀与过度蚀刻导致裸片10发生裂痕的缺陷。
此外，本发明还提供了一种覆晶芯片的失效分析方法，应用于使用上述的覆晶芯片取裸片的制备方法所制备的裸片样品，如图7所示，包括步骤：
步骤201：提供裸片样品；
步骤202：观察裸片样品的正面的裂痕情况，若裸片样品的正面存在裂痕，则继续下一步实验；
下一步实验包括：
步骤203：给裸片样品通电以使裸片样品发热；
步骤204：提供发热感应显微镜，使用发热感应显微镜观察裸片样品并定位异常点；
步骤205：根据异常点对裸片样品进行物理去层分析，找到裸片样品上失效点的原始位置。
步骤202中，若裸片样品的正面没有裂痕，则结束实验。
由于步骤201中提供的裸片样品在获取的过程中并未造成人为破坏，故步骤202中观察得到的裂痕情况即为芯片自身制程上的缺陷情况，排除了人为因素的影响。步骤203中，可使用探针台给裸片通电。
裸片发热后，通过发热感应显微镜可观察到裸片发热位置的亮点，在亮点中存在因裸片失效而产生的异常点，找到异常点后进行物理去层分析，即可找到裸片上的失效点。
本发明中使用覆晶芯片取裸片的制备方法制备裸片，排除了人为因素对裸片的影响，提高了失效分析实验的准确性。
以上仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
需要说明的是，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容的能涵盖的范围内。

Claims (3)

1.一种覆晶芯片的失效分析方法，其特征在于，包括步骤：
提供裸片样品，所述裸片样品由一种覆晶芯片取裸片的制备方法制得；
观察所述裸片样品的正面的裂痕情况，若所述裸片样品的正面没有裂痕，则结束实验，若所述裸片样品的正面存在裂痕，则继续下一步实验；
所述下一步实验包括：
给所述裸片样品通电以使所述裸片样品发热；
提供发热感应显微镜，使用所述发热感应显微镜观察所述裸片样品并定位异常点；
根据所述异常点对所述裸片样品进行物理去层分析，找到所述裸片样品上失效点的原始位置；
其中，所述覆晶芯片取裸片的制备方法，包括步骤：
提供覆晶芯片，所述覆晶芯片包括裸片及封装于所述裸片的外部的封装结构，所述裸片的正面具有锡球；
研磨所述封装结构，直至裸露出所述裸片正面的所述锡球；
采用淋酸蚀刻的方式蚀刻所述裸片的正面，去除所述裸片正面的所述锡球、残留的封装结构，达到所述裸片正面完全开封以得到裸片样品；
其中，所述封装结构包括封装基底、凸块和塑封体，所述封装基底通过所述凸块连接于所述裸片的正面，所述塑封体包裹于所述裸片和所述锡球的外部；
研磨所述封装结构，直至裸露出所述裸片正面的所述锡球的步骤包括：
对所述封装结构进行粗磨，研磨掉所述封装基底、所述凸块和所述裸片外部的所述塑封体的三分之二部分；
提供冷埋固化胶体，将所述覆晶芯片结合并固化于所述冷埋固化胶体中；
对所述塑封体和所述冷埋固化胶体进行细磨，研磨所述塑封体剩下的三分之一部分直至裸露出所述裸片正面的所述锡球；
采用淋酸蚀刻的方式蚀刻所述裸片的正面，去除所述裸片正面的所述锡球、残留的封装结构，达到所述裸片正面完全开封以得到裸片样品的步骤包括：
提供发烟硝酸并对所述发烟硝酸进行加热；
利用滴管将加热后的所述发烟硝酸冲淋到经研磨所述冷埋固化胶体的所述裸片的正面，去除所述裸片正面的所述锡球、残留的封装结构及残留的冷埋固化胶体，达到所述裸片正面完全开封以得到裸片样品。
2.如权利要求1所述的覆晶芯片的失效分析方法，其特征在于：在所述覆晶芯片取裸片的制备方法中，使用P800砂纸进行所述粗磨。
3.如权利要求1所述的覆晶芯片的失效分析方法，其特征在于：在所述覆晶芯片取裸片的制备方法中，使用P1200砂纸进行所述细磨。
CN201810319803.1A 2018-04-11 2018-04-11 覆晶芯片取裸片的制备方法及失效分析方法 Active CN108493123B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810319803.1A CN108493123B (zh) 2018-04-11 2018-04-11 覆晶芯片取裸片的制备方法及失效分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810319803.1A CN108493123B (zh) 2018-04-11 2018-04-11 覆晶芯片取裸片的制备方法及失效分析方法

Publications (2)

Publication Number Publication Date
CN108493123A CN108493123A (zh) 2018-09-04
CN108493123B true CN108493123B (zh) 2021-05-25

Family

ID=63315344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810319803.1A Active CN108493123B (zh) 2018-04-11 2018-04-11 覆晶芯片取裸片的制备方法及失效分析方法

Country Status (1)

Country Link
CN (1) CN108493123B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110146803A (zh) * 2019-05-16 2019-08-20 长江存储科技有限责任公司 芯片样品及其获取方法、测试封装体及其形成方法
CN111207973A (zh) * 2020-01-14 2020-05-29 长江存储科技有限责任公司 一种芯片的开封方法
CN114496824B (zh) * 2020-10-23 2024-08-23 长鑫存储技术有限公司 裸片取出方法
CN113514298A (zh) * 2021-06-23 2021-10-19 闳康技术检测(上海)有限公司 裸露晶背的芯片检测样品的制备方法
CN113945442B (zh) * 2021-10-15 2022-05-20 上海季丰电子股份有限公司 砷化镓芯片封装结构中取晶粒的方法和应用
CN114476276B (zh) * 2021-12-29 2023-08-29 中国空间技术研究院 一种轴向引线二极管芯片无损开封方法
CN114800107B (zh) * 2022-06-27 2022-12-09 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 芯片去层调节装置及制样方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100465612C (zh) * 2005-06-10 2009-03-04 联华电子股份有限公司 缺陷检测方法
CN101329987B (zh) * 2007-06-22 2010-05-19 中芯国际集成电路制造(上海)有限公司 焊接金球的去除方法
US20120288966A1 (en) * 2011-05-12 2012-11-15 Ming-Teng Hsieh Method for decapsulating integrated circuit package
CN104658879B (zh) * 2013-11-22 2018-06-08 中芯国际集成电路制造(上海)有限公司 芯片封装体的开封方法
CN104810243A (zh) * 2014-01-24 2015-07-29 北大方正集团有限公司 一种封装器件解封方法
CN105092326A (zh) * 2015-07-21 2015-11-25 中国工程物理研究院计量测试中心 倒装芯片封装器件开封方法
CN105206546B (zh) * 2015-09-10 2017-11-21 宜特(上海)检测技术有限公司 覆晶芯片失效分析方法及电性定位中检测样品的制备方法
CN106876296A (zh) * 2017-01-03 2017-06-20 航天科工防御技术研究试验中心 一种半导体器件失效定位方法

Also Published As

Publication number Publication date
CN108493123A (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
CN108493123B (zh) 覆晶芯片取裸片的制备方法及失效分析方法
CN104465315B (zh) 3d叠层芯片封装器件的芯片分离方法
US7375032B2 (en) Semiconductor substrate thinning method for manufacturing thinned die
US7833895B2 (en) TSVS having chemically exposed TSV tips for integrated circuit devices
US6940181B2 (en) Thinned, strengthened semiconductor substrates and packages including same
CN101769876B (zh) 在半导体器件中进行失效分析的方法
US7470996B2 (en) Packaging method
TW466642B (en) Process for fabricating semiconductor wafers with external gettering
JPH07240429A (ja) プラスチック包装モジュールからの半導体チップの回収方法
CN105699875B (zh) 多层铜互连布线结构的检测方法
CN105092326A (zh) 倒装芯片封装器件开封方法
US6368886B1 (en) Method of recovering encapsulated die
US8642390B2 (en) Tape residue-free bump area after wafer back grinding
CN111613524B (zh) 一种封装晶背研磨结构及研磨方法
TW201110310A (en) Method for forming an integrated circuit structure and integrated circuit structure
US9728440B2 (en) Non-transparent microelectronic grade glass as a substrate, temporary carrier or wafer
Chen et al. The evaluation of wafer thinning and singulating processes to enhance chip strength
CN103094094B (zh) 一种超薄半导体晶片的制作方法
CN115223876A (zh) 一种批量化高精度层转移异质集成方法
JPH05136261A (ja) 半導体チツプ及びウエハのダイシング方法
JP2003234430A (ja) 半導体装置およびその製造方法
Qiu et al. Effect of coating self-assembled monolayer on room-temperature bonding of Cu micro-interconnects
Perdu et al. A review of sample backside preparation techniques for VLSI
TWI553777B (zh) Manufacturing method of semiconductor device
US20240222319A1 (en) Debonding repair devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room C101, Building 8, 1618 Yishan Road, Minhang District, Shanghai, 201100

Applicant after: Suzhou Yite (Shanghai) Testing Technology Co., Ltd

Address before: 201103 C101 room 8, building 1618, Yishan Road, Shanghai, Minhang District, China

Applicant before: INTEGRA TED SERVICE TECHNOLOGY (SHANGHAI) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 201100 room C101, building 8, No. 1618, Yishan Road, Xuhui District, Shanghai

Patentee after: Su shiyite (Shanghai) Testing Technology Co.,Ltd.

Address before: Room C101, building 8, 1618 Yishan Road, Minhang District, Shanghai 201100

Patentee before: Suzhou Yite (Shanghai) Testing Technology Co.,Ltd.