CN110146803A - 芯片样品及其获取方法、测试封装体及其形成方法 - Google Patents

芯片样品及其获取方法、测试封装体及其形成方法 Download PDF

Info

Publication number
CN110146803A
CN110146803A CN201910405353.2A CN201910405353A CN110146803A CN 110146803 A CN110146803 A CN 110146803A CN 201910405353 A CN201910405353 A CN 201910405353A CN 110146803 A CN110146803 A CN 110146803A
Authority
CN
China
Prior art keywords
chip sample
chip
substrate
acquisition methods
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910405353.2A
Other languages
English (en)
Inventor
林万建
张顺勇
梁山安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910405353.2A priority Critical patent/CN110146803A/zh
Publication of CN110146803A publication Critical patent/CN110146803A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2898—Sample preparation, e.g. removing encapsulation, etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

本发明涉及一种芯片样品及其获取方法，一种测试封装体及其形成方法，其中所述芯片样品获取方法包括：提供IC封装体，所述IC封装体包括基板、固定于所述基板正面的芯片样品以及覆盖所述基板正面及所述芯片样品的封装保护层，所述芯片样品的焊垫通过金线键合结构与所述基板之间形成电连接；去除所述IC封装体的基板，暴露出所述芯片样品的背面；自所述IC封装体正面研磨所述封装保护层，直至暴露出所述芯片样品的焊垫上的金球，所述金球为金线键合过程中形成的连接金线弧与焊垫的金球；去除所述封装保护层。上述方法能够获取无损的芯片样品。

Description

芯片样品及其获取方法、测试封装体及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片样品及其获取方法以及一种测试封装体及其形成方法。
背景技术
近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
闪存芯片可以用于Usd、eMMC、eMCP等各类型的IC封装体中。这些IC封装体一般都是通过控制芯片对闪存芯片进行读写操作，如果IC封装体发生不良，没有办法直接对闪存芯片直接进行分析测试。
因此，需要一种样品处理技术，可以将封装体内的闪存芯片无损取出，并可以供后续再打线做成可以直接对闪存芯片样品进行测试的封装体。
发明内容
本发明所要解决的技术问题是，提供一种测试芯片样品及其获取方法、一种测试封装体及其形成方法，将芯片从IC封装体中无损取出，以形成测试封装体。
为解决上述问题，本发明提供一种芯片样品的获取方法，包括：提供IC封装体，所述IC封装体包括基板、固定于所述基板正面的芯片样品以及覆盖所述基板正面及所述芯片样品的封装保护层，所述芯片样品的焊垫通过金线键合结构与所述基板之间形成电连接；去除所述IC封装体的基板，暴露出所述芯片样品的背面；自所述IC封装体正面研磨所述封装保护层，直至暴露出所述芯片样品的焊垫上的金球，所述金球为金线键合过程中形成的连接金线弧与焊垫的金球；去除所述封装保护层。
可选的，采用320目～800目的金刚石砂纸研磨所述封装保护层，转速控制在200转/秒以下。
可选的，暴露的所述金球顶部具有研磨表面，所述研磨表面的粗糙度范围为单一物质表面。
可选的，通过湿法清洗工艺去除所述封装保护层。
可选的，去除所述IC封装体的基板的方法包括：自所述IC封装体背面研磨所述基板直至暴露出所述芯片样品的背面。
可选的，还包括：暴露出所述芯片样品的背面后，将所述IC封装体的背面固定于一载片表面；然后再研磨去除所述封装保护层。
可选的，通过热熔胶将去除所述基板后的IC封装体的背面固定于所述载片表面。
可选的，还包括：去除所述封装保护层之后，将芯片样品自所述载片表面取下。
可选的，所述IC封装体还包括固定于所述基板正面的控制芯片。
可选的，还包括：在去除所述基板之前，通过切割方式，去除所述IC封装体中所述控制芯片所在部分。
可选的，所述芯片样品为闪存芯片。
为了解决上述问题，本发明的技术方案还提供一种芯片样品，包括：焊垫；
位于所述芯片焊垫表面由金线键合工艺所形成的金球。
可选的，所述金球顶部具有研磨表面。
可选的，所述研磨表面为单一物质表面。
为了解决上述问题，本发明的技术方案还提供一种测试封装体的形成方法，包括：采用上述任一项所述的芯片样品的获取方法，获取待测试的芯片样品；对所述芯片样品进行封装，包括：提供一封装基板，将所述芯片样品固定于所述封装基板正面；以所述芯片样品的焊垫上的金球作为键合焊垫，通过金线键合工艺使得所述芯片样品与所述封装基板之间形成电连接。
为解决上述问题，本发明的技术方案还提供一种测试封装体，包括：封装基板；上述任一项所述的芯片样品，所述芯片样品固定于所述封装基板正面；所述芯片样品与所述封装基板之间通过金线键合结构形成电连接，且所述金线键合以所述芯片样品的焊垫上的金球作为键合焊垫；覆盖所述封装基板正面及所述芯片样品的封装保护层。
本发明的芯片样品的获取方法通过研磨工艺研磨封装保护层至金球表面，再通过湿法清洗工艺去除所述封装保护层，保留所述焊垫上的金球，从而可以获取无损的芯片样品。并且所述金球通过研磨处理具有较为平整的表面，可以再次作为键合表面
附图说明
图1至图6为本发明的具体实施方式的芯片样品的获取过程的结构示意图；
图7为本发明的具体实施方式的测试封装结构的结构示意图。
具体实施方式
下面结合附图对本发明提供的测试芯片样品及其获取方法、测试封装体及其形成方法具体实施方式做详细说明。
请参考图1至图6，为本发明一具体实施方式的芯片样品的获取过程的结构示意图。
请参考图1，提供IC封装体，所述IC封装体包括基板110、固定于所述基板110正面的芯片样品130以及覆盖所述基板110正面及所述芯片样品130的封装保护层120，所述芯片样品130的焊垫132通过金线键合结构与所述基板110之间形成电连接。
所述基板110可以为PCB电路板或其他结构。所述金线键合结构包括形成于所述焊垫132上的金球133，以及自所述金球133顶部连接至基板110表面的金线弧。
该具体实施方式中，所述焊垫132为铝垫，在其他具体实施方式中，所述焊垫132的材料还可以为铜、银或金等其他金属材料。
该具体实施方式中，所述IC封装体为闪存芯片的封装体，所述芯片样品130为闪存芯片。所述IC封装体内还包括规定于所述基板110正面的控制芯片140。所述控制芯片140也通过金线键合结构与所述基板110之间形成电连接。
所述基板110表面形成有焊垫111，通过金线键合结构分别与所述芯片样品130以及控制芯片140的焊垫之间形成电连接。且所述基板110内形成有互连结构112，连接至所述焊垫111。所述控制芯片140、芯片样品130分别连接至所述基板110表面的焊垫111，并通过所述互连结构112相互连接。所述芯片样品130背面与所述控制芯片140背面，均通过粘胶层131固定于所述基板110表面。所述粘胶层131可以为导电银胶、树脂等。
所述IC封装体在工作时，通过所述控制芯片140控制所述芯片样品130。当所述芯片样品130发生问题时，由于无法通过所述IC封装体的连接接口直接连接至所述芯片样品130，无法直接对所述芯片样品130进行测试，因此，需要将所述芯片样品130自所述IC封装体中取出，并且要确保所述芯片样品的焊垫132无损，才能够继续接受测试。
请参考图2，去除所述IC封装体的基板110，暴露出所述芯片样品130的背面。
可以采用机械研磨方式去除所述基板110。通过砂纸以一定转速，自所述基板110背面研磨所述基板110，直至暴露出所述芯片样品130的背面。
该具体实施方式中，将所述粘胶层131也一并去除，暴露出所述芯片样品130和控制芯片140的背面。
在另一具体实施方式中，为了减少研磨面积，可以在去除所述基板110之前，首先通过切割等方式，将所述IC封装体中所述控制芯片所在的部分去除；然后再通过研磨方式，去除剩余部分的基板130，可以减少需要研磨的基板面积，提高效率。
请参考图3，暴露出所述芯片样品130的背面后，将所述IC封装体的背面固定于一载片300表面。
将去除所述基板110后的IC封装体的背面固定于所述载片300表面，以固定所述IC封装体的位置，便于后续步骤的进行。且所述载片300能够保护所述芯片样品130的背面，避免芯片样品130受损。
可以通过热熔胶或其他类型的粘胶将所述IC封装体的背面固定于所述载片300表面，后续可以采用与采用粘胶性质对应的方式去除所述载片300。例如，采用热熔胶固定所述IC封装体与所述载片300时，可以通过加热的方式，时所述热熔胶融化，从而使得载片300脱离。
请参考图4，自所述IC封装体正面研磨所述封装保护层120，直至暴露出所述芯片样品130的焊垫132上的金球133。
在对所述封装保护层120进行研磨时，所述载片300保护所述IC封装体的背面，避免所述芯片样品130受损。
在一个具体实施方式中，采用320目～800目的金刚石砂纸研磨所述封装保护层120。转速控制在200转/秒以下，避免研磨速率过快而对所述芯片样品130的焊垫132造成过研磨。并且，通过选择合适粒度的研磨砂纸以及研磨速率使得研磨表面具有较高的平整度，特别是暴露的金球133表面，以便所述金球133表面能够继续作为键合面。
所述金球133为金线键合过程中形成的连接金线弧134与焊垫132的金球。在研磨过程中不断进行观察，一旦暴露出所述金球133就停止研磨。所述金线键合结构中，金线弧134的顶部高于金球133的顶部，因此，当暴露出所述金球133时，所述金线弧134已被磨断，不再连接至所述芯片样品130。
通过研磨工艺去除部分封装保护层120后暴露的所述金球133顶部具有研磨表面，所述研磨表面为单一物质表面，必须没有异物质黏附。后续将所述芯片样品130重新进行封装形成测试封装体时，可以以所述金球133表面作为键合面。所述金球133顶部的研磨表面如有异物质黏附会降低金线再键合的成功率。
所述控制芯片140的高度可以高于、等于或低于所述芯片样品130的高度，在研磨过程中，无需考虑是否暴露出所述控制芯片140，只需要暴露出所述芯片样品130的焊垫132上的金球133。
请参考图5，去除所述封装保护层120。
可以采用湿法清洗工艺去除所述封装保护层120。所述封装保护层120的材料通常为树脂材料，可以通过湿法清洗工艺去除所述封装保护层120。所述湿法清洗工艺可以采用发烟硝酸溶液，通过浸泡在发烟硝酸溶液中，将所述封装保护层120去除，暴露出所述控制芯片140和芯片样品130；在将封装保护层120去除之后，还可以将载片300连同固定于其上的控制芯片140以及芯片样品130浸泡于酒精溶液中，进一步进行超声清洗，以去除所述芯片样品130表面残留的封装保护层的材料颗粒。
请参考图6，将芯片样品130自所述载片300表面取下。
该具体实施方式中，可以通过加热方式使芯片样品130与所述载片300之间的热熔胶融化，从而将芯片样片130取下。
由于金线键合过程中，所述金球133与焊垫132之间通过高温超声作用在金属界面上形成键合连接，且金球133部分位于所述焊垫132内，金球133与焊垫132界面上存在原子扩散形成有合金和/或金属化合物。因此，通过湿法腐蚀工艺去除金球133的过程中，会对焊垫132表面造成损伤，无法进行后续的测试封装。
而本发明的具体实施方式中，通过研磨工艺研磨封装保护层120至金球133表面，再通过湿法清洗工艺去除所述封装保护层120，保留所述焊垫132上的金球133，从而可以获取无损的芯片样品130。并且所述金球133通过研磨处理具有较为平整的表面，可以再次作为键合表面，以形成测试封装体。
本发明的具体实施方式还提供一种采用上述方法形成的芯片样品。
请参考图6，为本发明一具体实施方式的芯片样品的结构示意图。
所述芯片样品130包括焊垫132以及位于所述焊垫132表面的由金线键合工艺所形成的金球133。
所述金球133顶部具有研磨表面。所述研磨表面为单一物质表面，必须清洁无异物质黏附。
本发明的具体实施方式还提供一种测试封装体的形成方法，包括：采用上述具体实施方式中的芯片样品的获取方法，获取待测试的芯片样品130(如图6)；对所述芯片样品130进行封装，包括：提供一封装基板710(请参考图7)，将所述芯片样品130固定于所述封装基板710正面；以所述芯片样品130的焊垫132上的金球133表面作为键合面，通过金线键合工艺使得所述芯片样品130与所述封装基板710之间形成电连接。
所述芯片样品130通过一粘胶层723固定于所述封装基板710表面。
所述封装基板710表面形成有焊垫711，所述封装基板710内形成有连接所述焊垫711的互连结构712。通过金线键合工艺，将所述芯片样品130的焊垫132与所述封装基板710的焊垫171连接，具体包括：在所述焊垫132上的金球133表面形成一键合金球721，形成连接所述键合金球721与封装基板710上焊垫711的金线722。
还包括：形成覆盖所述封装基板710以及所述芯片样品130的封装保护层720。所述封装基板710边缘具有测试焊垫，通过所述封装基板710内的互连结构712以及焊垫711连接至芯片样品130对应的焊垫，通过所述测试封装体能够对所述芯片样品130进行测试。
本发明的具体实施方式还提供一种测试封装体。
请参考图7，所述测试封装体包括：封装基板710；如上述具体实施方式中所述的芯片样品130，所述芯片样品130固定于所述封装基板710正面；所述芯片样品130与所述封装基板710之间通过金线键合结构形成电连接，且所述金线键合结构以所述芯片样品130的焊垫132上的金球133作为键合焊垫；覆盖所述封装基板710正面及所述芯片样品130的封装保护层720。
所述芯片样品130通过一粘胶层723固定于所述封装基板710表面。
所述封装基板710表面形成有焊垫711，所述封装基板710内形成有连接所述焊垫711的互连结构712。所述芯片样品130的焊垫132与所述封装基板710的焊垫171通过金线键合工艺形成的金线键合结构连接，所述金线键合结构包括位于所述焊垫132上的金球133表面的键合金球721，以及连接所述键合金球721与封装基板710上焊垫711的金线722。
由于所述金球133的表面较为平整，且无异物质粘附，能够与所述键合金球721之间形成可靠的键合连接，使得所述测试封装体的可靠性更高。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种芯片样品的获取方法，其特征在于，包括：
提供IC封装体，所述IC封装体包括基板、固定于所述基板正面的芯片样品以及覆盖所述基板正面及所述芯片样品的封装保护层，所述芯片样品的焊垫通过金线键合结构与所述基板之间形成电连接；
去除所述IC封装体的基板，暴露出所述芯片样品的背面；
自所述IC封装体正面研磨所述封装保护层，直至暴露出所述芯片样品的焊垫上的金球，所述金球为金线键合过程中形成的连接金线弧与焊垫的金球；
去除所述封装保护层。
2.根据权利要求1所述的芯片样品的获取方法，其特征在于，采用320目～800目的金刚石砂纸研磨所述封装保护层，转速控制在200转/秒以下。
3.根据权利要求1所述的芯片样品的获取方法，其特征在于，暴露的所述金球顶部具有研磨表面，所述研磨表面为单一物质表面。
4.根据权利要求1所述的芯片样品的获取方法，其特征在于，通过湿法清洗工艺去除所述封装保护层。
5.根据权利要求1所述的芯片样品的获取方法，其特征在于，去除所述IC封装体的基板的方法包括：自所述IC封装体背面研磨所述基板直至暴露出所述芯片样品的背面。
6.根据权利要求1所述的芯片样品的获取方法，其特征在于，还包括：暴露出所述芯片样品的背面后，将所述IC封装体的背面固定于一载片表面；然后再研磨去除所述封装保护层。
7.根据权利要求6所述的芯片样品的获取方法，其特征在于，通过热熔胶将去除所述基板后的IC封装体的背面固定于所述载片表面。
8.根据权利要求6所述的芯片样品的获取方法，其特征在于，还包括：去除所述封装保护层之后，将芯片样品自所述载片表面取下。
9.根据权利要求1所述的芯片样品的获取方法，其特征在于，所述IC封装体还包括固定于所述基板正面的控制芯片。
10.根据权利要求9所述的芯片样品的获取方法，其特征在于，还包括：在去除所述基板之前，通过切割方式，去除所述IC封装体中所述控制芯片所在部分。
11.根据权利要求9所述的芯片样品的获取方法，其特征在于，所述芯片样品为闪存芯片。
12.一种芯片样品，其特征在于，包括：
焊垫；
位于所述芯片焊垫表面由金线键合工艺所形成的金球。
13.根据权利要求12所述的芯片样品，其特征在于，所述金球顶部具有研磨表面。
14.根据权利要求13所述的芯片样品，其特征在于，所述研磨表面为单一物质表面。
15.一种测试封装体的形成方法，其特征在于，包括：
采用如权利要求1至11中任一项所述的芯片样品的获取方法，获取待测试的芯片样品；
对所述芯片样品进行封装，包括：提供一封装基板，将所述芯片样品固定于所述封装基板正面；以所述芯片样品的焊垫上的金球作为键合焊垫，通过金线键合工艺使得所述芯片样品与所述封装基板之间形成电连接。
16.一种测试封装体，其特征在于，包括：
封装基板；
如权利要求12至14中任一项所述的芯片样品，所述芯片样品固定于所述封装基板正面；
所述芯片样品与所述封装基板之间通过金线键合结构形成电连接，且所述金线键合以所述芯片样品的焊垫上的金球作为键合焊垫；
覆盖所述封装基板正面及所述芯片样品的封装保护层。
CN201910405353.2A 2019-05-16 2019-05-16 芯片样品及其获取方法、测试封装体及其形成方法 Pending CN110146803A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910405353.2A CN110146803A (zh) 2019-05-16 2019-05-16 芯片样品及其获取方法、测试封装体及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910405353.2A CN110146803A (zh) 2019-05-16 2019-05-16 芯片样品及其获取方法、测试封装体及其形成方法

Publications (1)

Publication Number Publication Date
CN110146803A true CN110146803A (zh) 2019-08-20

Family

ID=67595511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910405353.2A Pending CN110146803A (zh) 2019-05-16 2019-05-16 芯片样品及其获取方法、测试封装体及其形成方法

Country Status (1)

Country Link
CN (1) CN110146803A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368886B1 (en) * 2000-09-15 2002-04-09 The Charles Stark Draper Laboratory, Inc. Method of recovering encapsulated die
US20020048825A1 (en) * 2000-08-29 2002-04-25 Phillip Young Process to remove semiconductor chips from a plastic package
US6457506B1 (en) * 1998-06-29 2002-10-01 Intersil Americas Inc. Decapsulating method and apparatus for integrated circuit packages
TW200818342A (en) * 2006-10-05 2008-04-16 United Microelectronics Corp Method for decapsulating package
CN102403242A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 一种在重新粘合过程中防止待测芯片损伤的方法
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法
CN103035483A (zh) * 2012-08-28 2013-04-10 上海华虹Nec电子有限公司 一种应用于薄硅片的临时键合和解离工艺方法
CN103824756A (zh) * 2012-11-16 2014-05-28 中芯国际集成电路制造(上海)有限公司 去除封装结构的方法
CN104422606A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析样品的制备方法
CN104835747A (zh) * 2015-04-02 2015-08-12 苏州晶方半导体科技股份有限公司 一种芯片封装方法
CN106338684A (zh) * 2016-11-09 2017-01-18 上海华力微电子有限公司 一种失效分析方法
CN106356312A (zh) * 2016-09-12 2017-01-25 武汉新芯集成电路制造有限公司 对封装芯片进行测试及失效分析的方法
CN106981423A (zh) * 2017-04-12 2017-07-25 成都海威华芯科技有限公司 基于Si衬底外延SiC基GaN HEMT的工艺方法
CN108493123A (zh) * 2018-04-11 2018-09-04 宜特(上海)检测技术有限公司 覆晶芯片取裸片的制备方法及失效分析方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6457506B1 (en) * 1998-06-29 2002-10-01 Intersil Americas Inc. Decapsulating method and apparatus for integrated circuit packages
US20020048825A1 (en) * 2000-08-29 2002-04-25 Phillip Young Process to remove semiconductor chips from a plastic package
US6368886B1 (en) * 2000-09-15 2002-04-09 The Charles Stark Draper Laboratory, Inc. Method of recovering encapsulated die
TW200818342A (en) * 2006-10-05 2008-04-16 United Microelectronics Corp Method for decapsulating package
CN102403242A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 一种在重新粘合过程中防止待测芯片损伤的方法
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法
CN103035483A (zh) * 2012-08-28 2013-04-10 上海华虹Nec电子有限公司 一种应用于薄硅片的临时键合和解离工艺方法
CN103824756A (zh) * 2012-11-16 2014-05-28 中芯国际集成电路制造(上海)有限公司 去除封装结构的方法
CN104422606A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析样品的制备方法
CN104835747A (zh) * 2015-04-02 2015-08-12 苏州晶方半导体科技股份有限公司 一种芯片封装方法
CN106356312A (zh) * 2016-09-12 2017-01-25 武汉新芯集成电路制造有限公司 对封装芯片进行测试及失效分析的方法
CN106338684A (zh) * 2016-11-09 2017-01-18 上海华力微电子有限公司 一种失效分析方法
CN106981423A (zh) * 2017-04-12 2017-07-25 成都海威华芯科技有限公司 基于Si衬底外延SiC基GaN HEMT的工艺方法
CN108493123A (zh) * 2018-04-11 2018-09-04 宜特(上海)检测技术有限公司 覆晶芯片取裸片的制备方法及失效分析方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高宏伟 等: "《电子制造装备技术》", 30 September 2015, 西安电子科技大学出版社 *

Similar Documents

Publication Publication Date Title
CN1039756C (zh) 从塑料封装组件中恢复半导体裸芯片的方法
US7501300B2 (en) Manufacturing method of semiconductor integrated circuit device
CN107894359A (zh) 激光器芯片失效定位分析样品制备方法及中间件
WO2006008824A1 (ja) 半導体集積回路装置の製造方法
JP2005533376A (ja) ウエハ上に超清浄なボンディングパッドを保つための方法およびウエハ
JP2002343756A (ja) ウェーハ平面加工装置
TW200534406A (en) Fabrication method of semiconductor integrated circuit device
CN104465315A (zh) 3d叠层芯片封装器件的芯片分离方法
US6368886B1 (en) Method of recovering encapsulated die
JP2008277602A (ja) 半導体集積回路装置の製造方法
CN110146803A (zh) 芯片样品及其获取方法、测试封装体及其形成方法
CN104576350B (zh) 晶圆减薄方法
CN100559475C (zh) 磁头滑块的制造方法
CN101329987B (zh) 焊接金球的去除方法
JP2002260203A (ja) 薄膜磁気ヘッドの製造方法、及びウエハ構造
JP2001085285A (ja) 半導体装置及びその製造方法
KR20060085848A (ko) 뒷면 연마 후 범프 형성 공정을 포함하는 반도체 웨이퍼제조 방법
CN116338443A (zh) 一种sot芯片的热点定位方法及其制样方法
CN111393997B (zh) 一种金属间化合物抛光液及金属间化合物轮廓线显示方法
JP2004205440A (ja) 半導体装置の不良解析方法
JP2014053354A (ja) ウエーハの加工方法
Ngo Die Exposure
KR20100093356A (ko) 퓨즈박스를 구비한 반도체 장치의 제조방법
WO2022083185A1 (zh) 裸片取出方法
KR101149865B1 (ko) 반도체 칩 패키지에서 반도체 칩 분리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190820

RJ01 Rejection of invention patent application after publication