CN104835747A - 一种芯片封装方法 - Google Patents

一种芯片封装方法 Download PDF

Info

Publication number
CN104835747A
CN104835747A CN201510155277.6A CN201510155277A CN104835747A CN 104835747 A CN104835747 A CN 104835747A CN 201510155277 A CN201510155277 A CN 201510155277A CN 104835747 A CN104835747 A CN 104835747A
Authority
CN
China
Prior art keywords
chip
plastic packaging
packaging layer
distance
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510155277.6A
Other languages
English (en)
Inventor
王之奇
张�成
杨莹
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201510155277.6A priority Critical patent/CN104835747A/zh
Publication of CN104835747A publication Critical patent/CN104835747A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种芯片封装方法，包括：提供包括若干功能区的基板，基板功能区的第一面形成有若干第一焊垫；在基板功能区的第一面固定芯片，芯片的第二面形成有第二焊垫，芯片的第三面位于所述基板的第一面；形成若干导线，导线的两端分别与第一焊垫以及第二焊垫电连接，导线的顶点到芯片第二面的距离为第一距离；在基板第一面、芯片的第二面和侧壁表面形成初始塑封层，初始塑封层包围导线和芯片，所述塑封层表面到芯片第二面的距离为第二距离，第二距离大于第一距离；去除部分厚度的初始塑封层，形成塑封层，塑封层表面到芯片第二面的距离为第三距离，第三距离小于第二距离且大于第一距离。本发明减小了封装结构尺寸的同时，提高了封装结构的可靠性和良率。

Description

一种芯片封装方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种芯片封装方法。
背景技术
芯片封装技术是半导体器件制造过程中不可或缺的一个环节，目前芯片的封装技术有很多种，其中板上芯片(COB，Chip on Board)封装技术由于其封装的产品性能可靠稳定，集成度高，封装后的产品体积小，易用性强，产品工艺流程简单，封装的成本低等一系列优点，是目前芯片封装技术中应用较为广泛的一种。
传统的板上芯片封装工艺包括以下步骤：首先，利用引线键合工艺制造板上芯片封装模板；利用固化胶水或环氧树脂等塑封材料形成塑封层，所述塑封层将板上芯片封装模板保护起来。其中，将板上芯片封装模板保护起来的这一道工序称为塑封(Molding)工艺，其主要目的在于：采用塑封材料将板上芯片封装模板中的IC(Integrated Circuit)线路包裹起来，达到保护芯片电路的目的。伴随着半导体封装技术的迅猛发展，电子产品集成化越来越高且功能日趋智能化，电子产品的尺寸日趋轻薄小化。
随着电子产品的尺寸越来越小，板上芯片封装对塑封工艺提出了更高的要求，要求形成的塑封层的厚度越来越小，且避免塑封工艺对板上芯片封装模板造成不良影响，同时避免芯片封装的成本过高。因此，亟需提供一种新的芯片封装的方法，以满足电子产品尺寸小型化微型化的发展需求。
发明内容
本发明解决的问题是提供一种芯片封装方法，在满足封装结构小型化微型化的需求且成本低的同时，提高封装结构的可靠性和良率。
为解决上述问题，本发明提供一种芯片封装方法，包括：提供包括若干功能区的基板，所述基板具有第一面，所述基板功能区的第一面形成有若干第一焊垫；在所述基板功能区的第一面固定芯片，所述芯片具有第二面以及与所述第二面相对的第三面，所述芯片的第二面形成有若干第二焊垫，所述芯片的第三面位于所述基板的第一面；形成若干导线，所述导线的两端分别与第一焊垫以及第二焊垫电连接，所述导线距离基板第一面最远的点为顶点，所述顶点到芯片第二面的距离为第一距离；在所述基板第一面、芯片的第二面以及侧壁表面形成初始塑封层，所述初始塑封层包围所述导线和所述芯片，所述初始塑封层表面到芯片第二面的距离为第二距离，所述第二距离大于第一距离；去除部分厚度的初始塑封层，形成位于所述基板第一面、芯片的第二面以及侧壁表面的塑封层，所述塑封层包围所述导线和所述芯片，所述塑封层表面到芯片第二面的距离为第三距离，所述第三距离小于第二距离且大于第一距离。
可选的，采用转塑成型的方式形成所述初始塑封层。
可选的，在去除部分厚度的初始塑封层之前，对所述初始塑封层进行热固化处理。。
可选的，所述第一距离为20微米至35微米。
可选的，所述第三距离为50微米至80微米。
可选的，所述初始塑封层的塑封材料包括：环氧树脂、聚酰亚胺树脂、苯丙环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。
可选的，通过粘结层将所述芯片的第三面固定于基板的第一面。
可选的，所述第二焊垫的位置和数量与所述第一焊垫的位置和数量一一对应。
可选的，所述基板还包括位于相邻功能区之间的切割区；还包括：沿切割区对基板进行切割。
可选的，在形成所述塑封层之后，沿所述切割区对基板以及塑封层进行切割，形成若干单颗封装结构。
可选的，在研磨去除部分厚度的初始塑封层之前，沿所述切割区对基板以及初始塑封层进行切割，形成若干单颗封装结构，所述封装结构包括初始塑封层；然后，去除封装结构中部分厚度的初始塑封层，形成所述塑封层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的技术方案中，首先形成厚度较厚的初始塑封层，在形成初始塑封层过程中，有效的避免了气穴的发生，且导线受到的冲击力小，有效的避免出现导线断路或者相邻导线短路的问题，防止导线发生变形，使得形成的封装结构的可靠性和良率均得到提升。同时，由于还去除了部分厚度的初始塑封层，因此形成的封装结构的尺寸小；并且，通过控制前述去除初始塑封层的厚度，能够精确的控制形成的封装结构的厚度尺寸，满足封装结构对尺寸的要求，实现封装结构尺寸小型化的目的。
进一步，所述第一距离为20微米至35微米。即导线的顶点到芯片第二面的距离为20微米至35微米，能够保证导线与第一焊垫以及第二焊垫之间电连接性能良好的同时，使得塑封层能充分的电隔离所述导线和芯片，避免发生短路。所述第三距离为50微米至80微米，即塑封层的表面至芯片的第二面的距离为50微米至80微米，使得塑封层能够完全包围所述导线，使得导线与外部电气绝缘性好。
进一步，由于在形成初始塑封层之后基板会受到一定的应力，本发明在在研磨去除部分厚度的初始塑封层之前，沿所述切割区对基板以及初始塑封层进行切割，形成若干单颗封装结构，所述封装结构包括初始塑封层；然后，去除封装结构中部分厚度的初始塑封层，形成所述塑封层。所述切割工艺使得基板内的应力被释放，防止基板发生翘曲，并且在切割之后去除部分厚度的初始塑封层，使得形成的塑封层不会受到切割工艺造成的不良影响，提高形成的塑封层的表面平坦度。
附图说明
图1至图3为芯片封装工艺中形成塑封层的俯视结构示意图；
图4至图14为本发明实施例提供的芯片封装过程的结构示意图。
具体实施方式
由背景技术可知，亟需提供一种新的芯片封装的方法，以满足电子产品小型化微型化的发展需求。
经过研究，随着芯片封装结构的尺寸越来越小，塑封工艺形成的塑封层的厚度也将越来越小。为了满足芯片封装技术对塑封工艺的需要，目前一般采用压塑成型(compression molding)的方式进行塑封，然而压塑成型的塑封工艺成本过高。为了降低芯片封装成本，采用转塑成型(transfer molding)的方式进行塑封，转塑成型是一种将闭合后的金属模型进行加热，从细管浇口压入熔融状塑封材料使之硬化成型的方法。转塑成型较压塑成型的成本低，且转塑成型方式的成型精度更高，并可形成形状复杂的塑封层；而且在金属模型的一处装入塑封材料进行一次操作，可以同时在金属模型中取得数个成型的塑封层。
然而，当形成的芯片封装结构的厚度较小时，采用转塑成型的方式进行塑封，形成的芯片封装结构的良率和可靠性有待提高，例如，芯片封装结构中出现气穴现象的概率显著增加，芯片封装结构中导线间出现短路、断路问题的概率显著增加。
图1至图3示出了芯片封装工艺中形成塑封层的俯视结构示意图。参考图1，提供基板101以及位于基板101表面的若干芯片102，塑封材料103在高温度下会呈现出液体的流动态，塑封材料103在高温下为熔融状态，转塑成型的方式是利用塑封材料103的流动性完成塑封的。塑封材料103通常为聚合物材料，由于受到塑封材料103本身物理特性的限制，其在高温下的流动态仅能维持5秒～50秒，塑封材料103先流过阻力较小的芯片102周围，最后在空间相对较小的芯片102表面上回包塑封，如图2所示，理想情况下，塑封材料103应该在芯片102表面上回包塑封直至将裸露区域104a覆盖。
参考图3，当芯片封装结构的尺寸较小时，相对需要形成的塑封层的厚度也较小，例如塑封层的厚度小于300微米，使得形成塑封层的过程中提供的塑封材料103的量较少，相应的芯片102表面的塑封材料103的量也较少，使得芯片102表面的塑封材料103的流量小，塑封材料103在高温下较快的硬化，从而导致塑封材料103的流动性降低，造成芯片102表面无法完成塑封，塑封材料103难以利用流动性将裸露区域104a(参考图2)完全覆盖，进而在芯片封装结构中的塑封层内形成气穴104b。
并且，在金属模型内的高温状态下，熔融状态的塑封材料103随时间变化流动性慢慢变弱，使得塑封过程中导线受到熔融的塑封材料103的冲击力变强，此时导线在外在冲击力变大的情况下容易发生变形。当形成的塑封层的厚度较小时，塑封材料103的量较少，熔融的塑封材料103的扩散速度较慢，固化所需时间较短，因此塑封材料103的粘滞性变强，对导线的冲击力变大。
若增加塑封材料103在金属模型内的流动速度，塑封材料103对封装结构中的导线造成的冲击力也相应增大，导线在受到流动的塑封材料103的冲击下，容易出现导线变形、或者相邻导线相互碰触导致短路。
为此，本发明提供一种芯片封装方法，首先形成厚度较厚的初始塑封层，由于初始塑封层的厚度较厚，因此形成初始塑封层的过程中塑封材料的量较多，芯片表面的塑封材料的流量较大，防止由于芯片表面的塑封材料的流量过小而造成的芯片表面未被完全包覆的问题，使得芯片表面全部被初始塑封层覆盖；同时由于形成初始塑封层过程中塑封材料的量较多，塑封材料的扩散速度较快，且固化所需时间相对较长，并且其粘滞性较小，因此塑封材料对导线的冲击力显著变小，避免出现导线短路或断路的问题；并且，去除部分厚度的初始塑封层形成厚度更薄的塑封层，使得芯片封装结构的尺寸更小，满足封装结构小型化微型化需求的同时，提高了芯片封装结构的良率和可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图14为本发明实施例提供的芯片封装过程的结构示意图。
参考图4，提供包括若干功能区240的基板300，所述基板300功能区240的第一面形成有若干第一焊垫201。
后续还会提供芯片，所述芯片表面形成有第二焊垫。所述基板300用于固定所述芯片，并使芯片与其他器件或电路电连接。所述基板300为硬性基板或软性基板，能够根据需要设置所述芯片的器件或终端进行调整。所述基板300还可以为透光基板，例如为无机玻璃基板、有机玻璃基板或者滤光玻璃基板。在本实施例中，所述基板300为硬性基板，所述硬性基板为PCB基板、玻璃基板、金属基板、半导体基板或聚合物基板。
所述基板300包括若干功能区240和位于相邻功能区240之间的切割区(未标示)，其中，后续将芯片耦合于基板300的功能区240并形成塑封层，然后沿切割区切割基板300以及塑封层，形成若干单颗芯片封装结构。
所述基板300具有第一面，后续将芯片耦合于基板300的第一面。所述基板300第一面形成有若干第一焊垫201，且基板300功能区240第一面的第一焊垫201的数量和位置与芯片表面的第二焊垫的数量和位置相对应，使得后续在形成导线后，导线一端能够与第一焊垫201电连接，导线另一端与对应的第二焊垫电连接。
除后续提供的耦合固定于基板300功能区240第一面的芯片之外，还可以有其他功能芯片耦合固定于基板300功能区240第一面，为此基板300功能区240第一面还可以形成有若干第三焊垫(未图示)，所述第三焊垫用于与固定于基板300功能区240第一面的其他功能芯片电连接。
参考图5和图6，图6为图5沿切割线AA1切割的剖面结构示意图，提供晶圆200，所述晶圆200包括若干芯片区域210和位于芯片区域210之间的切割道区域220。
本实施例中，所述晶圆200包括若干呈行列排列的芯片区域210和位于芯片区域210之间的切割道区域220，所述芯片区域210用于形成待封装芯片，后续沿着切割道区域220将晶圆200切割成若干分立的待封装芯片。
所述晶圆200具有正面和与所述正面相对的背面。所述晶圆200芯片区域210正面具有感应区(未图示)和环绕所述感应区的第二焊垫202，所述感应区内能够具有电容结构、电阻结构或者电感结构，所述芯片区域210还形成有将感应区和第二焊垫202电连接的金属互连结构(未图示)。
所述第二焊垫202的材料包括铜、铝或钨等导电材料。本实施例以所述第二焊垫202的材料为铜作为示例。
在一个实施例中，所述感应区可以为指纹感应区，所述感应区内形成有用于获取用户指纹信息的电容结构、电感结构或电阻结构。
本实施例中，为了便于布线，所述感应区位于芯片区域210的中间位置，所述第二焊垫202位于芯片区域210的边缘位置。在其他实施例中，所述第二焊垫和感应区的位置也可以根据布线要求灵活调整。
本实施例中，不同芯片区域210的第二焊垫202为独立设置的。在其他实施例中，相邻的芯片区域可形成相连接的第二焊垫，即所述第二焊垫跨越切割道区域，这是因为：由于在后续切割晶圆时切割道区域会被切割开，所述跨越切割道区域的第二焊垫被切割开，因此不会影响任意一个芯片的电学性能。
参考图7，对所述晶圆200(参考图6)的背面进行减薄；沿切割道区域220(参考图6)切割所述晶圆200，形成若干单颗芯片230。
采用机械研磨或者化学机械研磨工艺，将所述晶圆200背面进行减薄至预定厚度。将晶圆200背面进行减薄，之后切割晶圆200形成若干单颗的芯片，相应形成的芯片230的厚度也减小了，进而使得在对芯片230进行封装后形成的芯片封装结构的厚度较小，满足器件小型化微型化的发展趋势。
对所述晶圆200进行切割的工艺为切片刀切割或激光切割。由于激光切割具有更小的切口宽度，且切割工艺的准确性高，因此本实施例中采用激光切割工艺对所述晶圆200进行切割。
所述芯片230具有第二面以及与所述第二面相对的第三面，所述芯片230第二面具有感应区和环绕所述感应区的若干第二焊垫202，所述芯片230第二面还具有环绕所述感应区的金属互连结构，有关感应区和第二焊垫202的描述可参考前述对晶圆200中感应区和第二焊垫202的描述，在此不再赘述。
参考图8，在所述基板300功能区240的第一面固定芯片230，所述芯片230的第三面位于所述基板300的第一面。本实施例中，通过粘结层400将所述芯片230的第三面耦合固定于基板300的第一面，且所述第二焊垫202的位置和数量与所述第一焊垫201的位置和数量一一对应，后续通过导线将第一焊垫201与第二焊垫202电连接。
由于后续通过导线使第一焊垫201和第二焊垫202电连接，因此，在将芯片230固定于基板300第一面之前，无需通过额外的工艺对芯片230的结构进行改变，以适应第一焊垫201与第二焊垫202之间的布线，所述芯片230的第二面和第三面均为平坦表面。因此，本实施例的封装工艺得以简化，并且降低芯片封装的制造成本。
同时，由于第二焊垫202包围所述感应区，第二焊垫202位于芯片230的边缘区域，因此后续在形成导线之后，所述第二焊垫202、以及连接于所述第二焊垫202的导线占据芯片230中心的有效区域(具有感应区和金属互连结构的区域)比例较小，使得所述芯片230的芯片空间利用率得到提高，从而进一步降低芯片封装的制造成本。
所述基板300表面还可以形成有与第一焊垫201电连接的布线层(未图示)，所述布线层与外部电路或者其他器件电连接，从而实现芯片230与外部电路之间或者芯片230与其他器件之间的电连接。
参考图9，形成若干导线203，所述导线203的两端分别与第一焊垫201和第二焊垫202电连接。
所述第一焊垫201和第二焊垫202通过所述导线203电连接，从而使芯片230表面的金属互连电路和感应区能够与外部电路或器件进行电信号传输。
形成所述导线203的工艺为打线工艺，所述导线203的材料为金属，所述金属为铜、铝、钨、银或金。所述导线203弯曲，所述导线203具有距离基板300第一面最远的点，所述导线203距离基板300第一面最远的点为顶点A，所述顶点A至芯片230第二面的距离为第一距离。
本实施例中，所述第一距离为20微米至35微米，后续形成的塑封层表面至芯片230第二面的距离需要大于所述第一距离，以保证所述塑封层能够完全包围所述导线203和芯片230。
参考图10，在所述基板300第一面、芯片230的第二面以及侧壁表面形成初始塑封层204，所述初始塑封层204包围所述导线203和所述芯片230。
所述初始塑封层204为后续形成塑封层提供工艺基础。所述初始塑封层204覆盖于芯片230的第二面，即初始塑封层204覆盖于第二焊垫202表面以及感应区表面，从而使得初始塑封层204能够对感应区和第二焊垫202进行保护。
为了节约芯片封装的制造成本，本实施例中采用转塑成型的方式形成所述初始塑封层204。所述初始塑封层204表面到芯片230第二面的距离为第二距离，且所述第二距离大于第一距离，从而使得初始塑封层204能够完全包覆导线203以及芯片230。
采用转塑成型方式形成初始塑封层204过程中提供塑封材料，所述塑封材料在一定温度下呈现出液体的流动态，通过塑封材料的流动性而覆盖在芯片表面，并且包覆住导线203、第一焊垫201以及第二焊垫202。
所述初始塑封层204的材料为塑封材料，塑封材料包括：环氧树脂、聚酰亚胺树脂、苯丙环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。
由于塑封材料为聚合物材料，聚合物材料具有其本身物理特性的限制，使得塑封材料在一定温度下仅能维持较短时间的流动态就会发生硬化。而本实施例中，初始塑封层204表面到芯片230第二面的距离较远，所述初始塑封层204的厚度为第二距离、芯片230的厚度以及第二焊垫202的厚度之和，因此形成初始塑封层204的厚度也较厚。在采用转塑成型方式形成初始塑封层204过程中提供的塑封材料的量较多，相应塑封材料的量很大，塑封材料先流过阻力小的芯片230周围，最后在空间相对较小的芯片230表面上形成回包塑封。尽管塑封材料受到其本身物理特性的限制，然而由于本实施例中提供的塑封材料的量较多，使得塑封材料的流量较大，流动态的塑封材料能够很快的在芯片230表面完成回包塑封，在塑封材料发生固化之前芯片230表面就已经完全被塑封材料所覆盖，避免芯片230表面裸露，从而有效的避免了气穴的产生，且初始塑封层204将导线203完全包覆，避免导线203裸露在外可能引起的损伤。
同时，由于形成的初始塑封层204的厚度较厚，提供的塑封材料的量很足，基板300表面、芯片230侧壁表面和第二面、以及导线203附近的塑封材料的扩散速度很快，且固化时间所需相对较长，并且塑封材料的粘滞性较小，相应的塑封材料对第一焊垫201、第二焊垫202以及导线203的冲击力较弱，防止由于塑封材料的冲击力过强而出现的导线203断路或相邻导线203短路的问题，防止第一焊垫201或第二焊垫202的位置发生偏移，从而进一步提高芯片封装的可靠性和良率。
本实施例中，所述第二距离远大于第一距离，第一距离为20微米至35微米时，第二距离大于等于150微米。
若第二距离过小，则形成初始塑封层204过程出现气穴现象、导线203短路或者导线203断路的概率仍将比较高；若第二距离过大，则形成初始塑封层204的成本较高，不利于压缩芯片封装成本。
为此，本实施例中，所述第一距离为20微米至35微米时，第二距离大于等于150微米，且小于等于800微米，例如第二距离为200微米、300微米或者500微米。在其他实施例中，可以根据实际需要确定第二距离。
在形成所述初始塑封层204之后，还包括步骤：对所述初始塑封层204进行热固化处理。所述热固化处理有利于提高初始塑封层204的硬度，防止后续研磨去除部分厚度的初始塑封层204发生破裂问题。
本实施例中，所述热固化处理的温度为160摄氏度至190摄氏度。
参考图11，去除部分厚度的初始塑封层204(参考图10)，形成位于所述基板300第一面、芯片230的第二面以及侧壁表面的塑封层205，所述塑封层205包围所述导线203和所述芯片230。
本实施例中，采用机械研磨工艺，研磨去除部分厚度的初始塑封层204直至形成的塑封层205的厚度达到目标值。由于前述对初始塑封层204进行了热固化处理，因此所述初始塑封层204具有较高的硬度，在机械研磨过程初始塑封层204不会发生破损问题，使得形成的塑封层205性能良好。
由于塑封层205的厚度小于初始塑封层204的厚度，因此后续在切割基板300和塑封层205之后，形成的封装结构的厚度较薄，使得封装结构的尺寸小，满足产品小型化微型化的发展需求。
所述塑封层205表面到芯片230第二面的距离为第三距离，所述第三距离小于第二距离且大于第一距离，由于第三距离大于第一距离，保证塑封层205完全包覆导线203以及第二芯片230，防止在外界环境的影响下造成芯片230的性能失效，防止湿气由外部侵入，使得芯片230和导线203与外部电气绝缘；并且，塑封层205还起到支撑固定导线203以及芯片230的作用，将芯片230、导线203与基板300固定，使得芯片230和导线203不易被损坏。
本实施例中，所述第一距离为20微米至35微米，所述第三距离为50微米至80微米。
参考图12，在形成所述塑封层205之后，沿所述切割区对基板300以及塑封层205进行切割，形成若干单颗的封装结构500。
采用切片刀切割或者激光切割的方式，对基板300以及塑封层205进行切割。
由于本实施例中，首先形成厚度较厚的初始塑封层204，在形成初始塑封层204过程中，有效的避免了气穴的发生，且导线203受到的冲击力小，有效的避免出现导线203断路或者相邻导线203短路的问题，防止导线203发生变形，使得形成的封装结构500的可靠性和良率均得到提升。
同时，由于还研磨去除了部分厚度的初始塑封层，因此本实施例中形成的封装结构500的尺寸小；并且，通过控制前述机械研磨去除初始塑封层204的厚度，能够精确的控制形成的封装结构500的厚度尺寸，满足封装结构对尺寸的要求，实现封装结构尺寸小型化的目的。
在另一实施例中，在形成初始塑封层之后形成塑封层之前，沿切割区对基板以及初始塑封层进行切割，形成若干单颗封装结构，然后研磨去除封装结构中的部分厚度的初始塑封层，形成塑封层。以下将对形成初始塑封层之后的封装过程做具体说明，有关初始塑封层、基板、第二芯片、第一焊垫、第二焊垫、以及导线的描述可参考前述说明，以下将不做赘述。
参考图13，在形成初始塑封层204之后，沿切割区对基板300以及初始塑封层204进行切割，形成若干单颗封装结构500，所述封装结构500包括初始塑封层204。
由于在形成初始塑封层204之后，初始塑封层204材料与基板300材料的晶格常数相差较大，初始塑封层204会对基板300施加一定的应力作用，基板300在受到应力作用后会产生一定程度的翘曲。
而本实施例中在形成初始塑封层204之后，对初始塑封层204以及基板300进行切割，在对基板300和初始塑封层204进行切割的过程中，基板300受到的应力作用被释放，因此形成的单颗封装结构500中的基板300表面更为平整，避免基板300发生翘曲变形，并且避免初始塑封层204表面翘曲。且即使在切割形成封装结构500之后初始塑封层204表面翘曲，由于后续会去除部分厚度的初始塑封层204，所述表面翘曲的部分厚度的初始塑封层204会被去除，使得形成的塑封层表面平整度高。
参考图14，去除封装结构500中部分厚度的初始塑封层204(参考图13)，形成塑封层205。
采用机械研磨工艺，研磨去除部分厚度的初始塑封层204，直至形成的塑封层205的厚度达到目标值。
所述塑封层205表面到芯片230第二面的距离为第三距离，所述第三距离小于第二距离且大于第一距离，由于第三距离大于第一距离，保证塑封层205完全包覆导线203以及第二芯片230，防止在外界环境的影响下造成芯片230的性能失效，防止湿气由外部侵入，使得芯片230和导线203与外部电气绝缘；并且，塑封层205还起到支撑固定导线203以及芯片230的作用，将芯片230、导线203与基板300固定，使得芯片230和导线203不易被损坏。
在研磨去除部分厚度的初始塑封层204之后，能够去除表面平坦度较差的部分厚度的初始塑封层204，使得形成的塑封层205的表面平坦度高，提高形成的封装结构500的尺寸均匀性。
本实施例中，所述第一距离为20微米至35微米，所述第三距离为50微米至80微米。
由于本实施例中，首先形成厚度较厚的初始塑封层204，在形成初始塑封层204过程中，有效的避免了气穴的发生，且导线203受到的冲击力小，有效的避免出现导线203断路或者相邻导线203短路的问题，防止导线203发生变形，使得形成的封装结构500的可靠性和良率均得到提升。
同时，由于还研磨去除了部分厚度的初始塑封层，因此本实施例中形成的封装结构500的尺寸小；并且，通过控制前述机械研磨去除初始塑封层204的厚度，能够精确的控制形成的封装结构500的厚度尺寸，满足封装结构对尺寸的要求，实现封装结构尺寸小型化的目的。
并且，本实施例还避免封装结构500中的基板300翘曲，使得形成的封装结构的厚度更均匀。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种芯片封装方法，其特征在于，包括：
提供包括若干功能区的基板，所述基板具有第一面，所述基板功能区的第一面形成有若干第一焊垫；
在所述基板功能区的第一面固定芯片，所述芯片具有第二面以及与所述第二面相对的第三面，所述芯片的第二面形成有若干第二焊垫，所述芯片的第三面位于所述基板的第一面；
形成若干导线，所述导线的两端分别与第一焊垫以及第二焊垫电连接，所述导线距离基板第一面最远的点为顶点，所述顶点到芯片第二面的距离为第一距离；
在所述基板第一面、芯片的第二面以及侧壁表面形成初始塑封层，所述初始塑封层包围所述导线和所述芯片，所述初始塑封层表面到芯片第二面的距离为第二距离，所述第二距离大于第一距离；
去除部分厚度的初始塑封层，形成位于所述基板第一面、芯片的第二面以及侧壁表面的塑封层，所述塑封层包围所述导线和所述芯片，所述塑封层表面到芯片第二面的距离为第三距离，所述第三距离小于第二距离且大于第一距离。
2.如权利要求1所述的芯片封装方法，其特征在于，采用转塑成型的方式形成所述初始塑封层。
3.如权利要求2所述的芯片封装方法，其特征在于，在去除部分厚度的初始塑封层之前，对所述初始塑封层进行热固化处理。
4.如权利要求1所述的芯片封装方法，其特征在于，所述第一距离为20微米至35微米。
5.如权利要求1所述的芯片封装方法，其特征在于，所述第三距离为50微米至80微米。
6.如权利要求1所述的芯片封装方法，其特征在于，所述初始塑封层的塑封材料包括：环氧树脂、聚酰亚胺树脂、苯丙环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。
7.如权利要求1所述的芯片封装方法，其特征在于，通过粘结层将所述芯片的第三面固定于基板的第一面。
8.如权利要求1所述的芯片封装方法，其特征在于，所述第二焊垫的位置和数量与所述第一焊垫的位置和数量一一对应。
9.如权利要求1所述的芯片封装方法，其特征在于，所述基板还包括位于相邻功能区之间的切割区；还包括：沿切割区对基板进行切割。
10.如权利要求9所述的芯片封装方法，其特征在于，在形成所述塑封层之后，沿所述切割区对基板以及塑封层进行切割，形成若干单颗封装结构。
11.如权利要求9所述的芯片封装方法，其特征在于，在研磨去除部分厚度的初始塑封层之前，沿所述切割区对基板以及初始塑封层进行切割，形成若干单颗封装结构，所述封装结构包括初始塑封层；然后，去除封装结构中部分厚度的初始塑封层，形成所述塑封层。
CN201510155277.6A 2015-04-02 2015-04-02 一种芯片封装方法 Pending CN104835747A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510155277.6A CN104835747A (zh) 2015-04-02 2015-04-02 一种芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510155277.6A CN104835747A (zh) 2015-04-02 2015-04-02 一种芯片封装方法

Publications (1)

Publication Number Publication Date
CN104835747A true CN104835747A (zh) 2015-08-12

Family

ID=53813546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510155277.6A Pending CN104835747A (zh) 2015-04-02 2015-04-02 一种芯片封装方法

Country Status (1)

Country Link
CN (1) CN104835747A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105551985A (zh) * 2016-01-21 2016-05-04 昆山紫芯微电子科技有限公司 一种指纹识别模组的封装方法、指纹识别模组
CN105932017A (zh) * 2016-05-19 2016-09-07 苏州捷研芯纳米科技有限公司 一种超薄3d封装的半导体器件、其加工方法以及加工方法中的半成品
CN107863363A (zh) * 2017-11-20 2018-03-30 苏州晶方半导体科技股份有限公司 芯片的封装结构及其制作方法
CN109920732A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(上海)有限公司 半导体封装器件的切割方法及半导体器件的封装方法
CN110146803A (zh) * 2019-05-16 2019-08-20 长江存储科技有限责任公司 芯片样品及其获取方法、测试封装体及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260795A1 (en) * 2004-05-24 2005-11-24 Advanced Semiconductor Engineering, Inc. Method for fabricating leadless packages with mold locking characteristics
US20090230567A1 (en) * 2008-03-11 2009-09-17 James Yii Lee Kiong Method of post-mold grinding a semiconductor package
CN103117250A (zh) * 2011-11-16 2013-05-22 台湾积体电路制造股份有限公司 用于载具剥离的方法
CN103915355A (zh) * 2013-12-05 2014-07-09 南通富士通微电子股份有限公司 封装结构的形成方法
CN104011858A (zh) * 2011-10-17 2014-08-27 英闻萨斯有限公司 具有线键合通孔的堆叠封装组件
CN104124216A (zh) * 2014-07-03 2014-10-29 天水华天科技股份有限公司 一种基板片式载体csp封装件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260795A1 (en) * 2004-05-24 2005-11-24 Advanced Semiconductor Engineering, Inc. Method for fabricating leadless packages with mold locking characteristics
US20090230567A1 (en) * 2008-03-11 2009-09-17 James Yii Lee Kiong Method of post-mold grinding a semiconductor package
CN104011858A (zh) * 2011-10-17 2014-08-27 英闻萨斯有限公司 具有线键合通孔的堆叠封装组件
CN103117250A (zh) * 2011-11-16 2013-05-22 台湾积体电路制造股份有限公司 用于载具剥离的方法
CN103915355A (zh) * 2013-12-05 2014-07-09 南通富士通微电子股份有限公司 封装结构的形成方法
CN104124216A (zh) * 2014-07-03 2014-10-29 天水华天科技股份有限公司 一种基板片式载体csp封装件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105551985A (zh) * 2016-01-21 2016-05-04 昆山紫芯微电子科技有限公司 一种指纹识别模组的封装方法、指纹识别模组
CN105932017A (zh) * 2016-05-19 2016-09-07 苏州捷研芯纳米科技有限公司 一种超薄3d封装的半导体器件、其加工方法以及加工方法中的半成品
CN107863363A (zh) * 2017-11-20 2018-03-30 苏州晶方半导体科技股份有限公司 芯片的封装结构及其制作方法
CN109920732A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(上海)有限公司 半导体封装器件的切割方法及半导体器件的封装方法
CN109920732B (zh) * 2017-12-12 2021-02-12 中芯国际集成电路制造(上海)有限公司 半导体封装器件的切割方法及半导体器件的封装方法
CN110146803A (zh) * 2019-05-16 2019-08-20 长江存储科技有限责任公司 芯片样品及其获取方法、测试封装体及其形成方法

Similar Documents

Publication Publication Date Title
US7723852B1 (en) Stacked semiconductor package and method of making same
US6433421B2 (en) Semiconductor device
KR101805114B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
US5879964A (en) Method for fabricating chip size packages using lamination process
CN104835747A (zh) 一种芯片封装方法
CN101278383B (zh) 电子电路装置及其制造方法
US20200258802A1 (en) Method for manufacturing electronic package
US20110291295A1 (en) Semiconductor device
US20150035141A1 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
US20140091479A1 (en) Semiconductor device with stacked semiconductor chips
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
JP2002124626A (ja) 半導体装置
US7541222B2 (en) Wire sweep resistant semiconductor package and manufacturing method therefor
TW201434096A (zh) 半導體裝置及其製造方法
KR101959395B1 (ko) 반도체 장치 및 그 제조 방법
CN101266958A (zh) 晶片封装结构
US20220319963A1 (en) Semiconductor device package with conductive vias and method of manufacturing
CN111564417B (zh) 一种ic封装结构和ic封装方法
CN104347550A (zh) 一种无基板器件及其制造方法
US9666556B2 (en) Flip chip packaging
US9589935B2 (en) Package apparatus and manufacturing method thereof
KR101965127B1 (ko) 반도체 패키지 및 그 제조 방법
US11094666B2 (en) Bonding wire, semiconductor package including the same, and wire bonding method
CN105304587A (zh) 一种提高芯片可靠性的封装结构及其圆片级制作方法
CN104701292A (zh) 一种高速ic-qfn封装协同优化设计方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150812