CN104422606A

CN104422606A - 一种芯片失效分析样品的制备方法

Info

Publication number: CN104422606A
Application number: CN201310379862.5A
Authority: CN
Inventors: 文智慧; 李日鑫; 高保林; 苏新亭
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2013-08-27
Filing date: 2013-08-27
Publication date: 2015-03-18
Anticipated expiration: 2033-08-27
Also published as: CN104422606B

Abstract

本发明提供一种芯片失效分析样品的制备方法，包括步骤：1）提供一芯片，所述芯片具有一正面及一背面，且所述芯片包裹有封装膜塑；2）于所述芯片中定义目标层，对所述芯片的正面一侧进行研磨，去除所述正面一侧的封装塑膜及部分的芯片，直至研磨面与所述目标层表面之间具有一预设间距；3）于所述研磨面表面形成保护层；4）去除剩余的封装膜塑；5）采用抛光工艺去除所述保护层，并继续抛光直至露出所述目标层。由于封装膜塑与芯片有匹配的膨胀系数，研磨过程中芯片不会弯曲，而且，封装膜塑能很大程度的加大样品的尺寸，增加研磨时的方位可控性；后续过程中采用气相沉积法形成保护层后去除封装塑膜，然后进行抛光便可获得平坦的目标层。

Description

一种芯片失效分析样品的制备方法

技术领域

本发明属于半导体领域，特别是涉及一种芯片失效分析样品的制备方法。

背景技术

一般来说，集成电路在研制、生产和使用过程中失效不可避免。随着人们对产品质量和可靠性要求的不断提高，失效分析工作也显得越来越重要，通过芯片失效分析，可以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配或设计与操作中的不当等问题。

具体来说，失效分析的意义主要表现在以下几个方面：1）失效分析是确定芯片失效机理的必要手段；2）失效分析为有效的故障诊断提供了必要的信息；3）失效分析为设计工程师不断改进或者修复芯片的设计，使之与设计规范更加吻合提供必要的反馈信息；4）失效分析可以评估不同测试向量的有效性，为生产测试提供必要的补充，为验证测试流程优化提供必要的信息基础。

在失效分析过程中，往往需要对芯片内固定的某一层或多层的内部结构电路进行观察和分析。随着制程的不断提高，产品元器件的最小尺寸在不断缩小，产品的面积也在不断缩小，有些功能简单的产品其尺寸尤其小。怎样对越来越小的单个产品进行研磨和观察/分析成为失效分析的难题。

目前常用的一种方法是先去除包裹芯片的封装膜塑，然后用直接手指按压对单个芯片研磨，带来的问题是，因为不能控制手指按压的位置，目标位置力度不好控制，使得目标位置研磨快慢速度不能控制，很容易就把芯片磨偏或者磨废。可见，直接对小芯片进行研磨,研磨位置不可控主要原因是芯片太小，用手指不能控制方位。加上小制程(65nm或更小制程)顶层金属层很厚，内部金属层与层之间的距离很薄，分析内部金属层时，一旦研磨方位不可控,小范围内层次变化很快，平整度很差，造成分析困难或者分析不可行。

另一种方法是，先去除包裹芯片的封装膜塑，然后用热熔胶把小芯片粘贴在大的芯片上，在它的四周垫上其他辅助芯片，再进行研磨。但是热熔胶与芯片本身的膨胀系数差异较大，容易造成芯片弯曲，在后续的研磨过程中，虽然能控制着力的地方，但是由于芯片弯曲，使得研磨层次变化梯度大，芯片局部非常不平整。而且，上述两种方法在转移时往往需要采用镊子，若采用塑料镊子，因为其太宽，容易夹到目标位置，以致目标位置不干净；若采用金属镊子，因为其太硬，容易将样品夹碎。

针对上述缺陷可见，提供一种不会使芯片弯曲，不破坏芯片目标层结构的样品制备方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片失效分析样品的制备方法，用于解决现有技术中研磨时芯片容易弯曲及容易被破坏等问题。

为实现上述目的及其他相关目的，本发明提供一种芯片失效分析样品的制备方法，至少包括以下步骤：

1）提供一芯片，所述芯片具有一正面及一背面，且所述芯片包裹有封装膜塑；

2）于所述芯片中定义目标层，对所述芯片的正面一侧进行研磨，去除所述正面一侧的封装塑膜及部分的芯片，直至研磨面与所述目标层表面之间具有一预设间距；

3）于所述研磨面表面形成保护层；

4）去除剩余的封装膜塑；

5）采用抛光工艺去除所述保护层，并继续抛光直至露出所述目标层。

作为本发明的芯片失效分析样品的制备方法的一种优选方案，所述封装膜塑的材料为环氧树脂。

作为本发明的芯片失效分析样品的制备方法的一种优选方案，步骤2）中，采用砂纸对所述封装塑膜及芯片进行研磨。

作为本发明的芯片失效分析样品的制备方法的一种优选方案，步骤2）中，先将包裹有封装膜塑的芯片固定于承载片上，并于所述芯片四周将多个辅助片固定于所述承载片上，然后再对所述芯片进行研磨。

作为本发明的芯片失效分析样品的制备方法的一种优选方案，步骤2）中，所述预设间距为100～150nm。

作为本发明的芯片失效分析样品的制备方法的一种优选方案，步骤3）中，采用化学气相沉积法形成所述保护层。

作为本发明的芯片失效分析样品的制备方法的一种优选方案，所述保护层的厚度为20nm～50nm。

作为本发明的芯片失效分析样品的制备方法的一种优选方案，所述保护层的材料为二氧化硅、氮化硅、铂金或钨。

进一步地，步骤4）中，采用硝酸溶液去除剩余的封装膜塑。

作为本发明的芯片失效分析样品的制备方法的一种优选方案，步骤5）中，采用绒布盘对所述保护层及芯片进行抛光。

如上所述，本发明提供一种芯片失效分析样品的制备方法，包括步骤：1）提供一芯片，所述芯片具有一正面及一背面，且所述芯片包裹有封装膜塑；2）于所述芯片中定义目标层，对所述芯片的正面一侧进行研磨，去除所述正面一侧的封装塑膜及部分的芯片，直至研磨面与所述目标层表面之间具有一预设间距；3）于所述研磨面表面形成保护层；4）去除剩余的封装膜塑；5）采用抛光工艺去除所述保护层，并继续抛光直至露出所述目标层。由于封装膜塑与芯片有匹配的膨胀系数，研磨过程中芯片不会弯曲，而且，封装膜塑能很大程度的加大样品的尺寸，增加研磨时的方位可控性；后续过程中采用气相沉积法形成保护层后去除封装塑膜，然后进行抛光便可获得平坦的目标层。

附图说明

图1显示为本发明的芯片失效分析样品的制备方法的步骤流程示意图。

图2显示为本发明的芯片失效分析样品的制备方法步骤1）所呈现的结构示意图。

图3显示为本发明的芯片失效分析样品的制备方法步骤2）所呈现的结构示意图。

图4显示为本发明的芯片失效分析样品的制备方法步骤3）所呈现的结构示意图。

图5显示为本发明的芯片失效分析样品的制备方法步骤4）所呈现的结构示意图。

图6显示为本发明的芯片失效分析样品的制备方法步骤5）所呈现的结构示意图。

元件标号说明

101 封装膜塑

102 芯片

103 目标层

104 研磨面

105 保护层

S11～S15 步骤1）～步骤5）

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1～图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1～图6所示，本实施例提供一种芯片失效分析样品的制备方法，至少包括以下步骤：

如图1～图2所示，首先进行步骤1）S11，提供一芯片102，所述芯片102具有一正面及一背面，且所述芯片102包裹有封装膜塑101。

作为示例，所述封装膜塑101的材料为环氧树脂，当然，在其它的实施例中，所述封装膜塑101的材料也可以是一切预期的封装聚合物。

需要说明的是，所述正面为芯片具有器件结构的那一面，而背面为基底所在的那一面。

如图1及图3所示，然后进行步骤2）S12，于所述芯片102中定义目标层103，对所述芯片102的正面一侧进行研磨，去除所述正面一侧的封装塑膜及部分厚度的芯片，直至研磨面104与所述目标层103表面之间具有一预设间距。

作为实例，所述目标层103为芯片102内需要观察或者分析的结构层。

作为示例，采用砂纸对所述封装塑膜及芯片102进行研磨。具体地，将包裹有封装模塑的芯片102固定于研磨夹具上，然后将所述夹具按压至砂纸表面，转动砂纸对所述封装塑膜及芯片102进行研磨。所述砂纸的砂粒大小及砂纸的转速可以根据不同的工艺需求，如研磨速度及芯片102表面平整度等进行选择。

作为实例，研磨时，加入水和二氧化硅颗粒作为助磨剂。

作为实例，若包裹有封装塑膜的芯片102面积仍然过小，可以先将包裹有封装膜塑101的芯片102固定于承载片上，并于所述芯片102四周将多个辅助片固定于所述承载片上，然后再对所述芯片102进行研磨，可以增加研磨的均匀性和平坦性。

研磨过程中，为了防止过磨而导致目标层103的破坏，当研磨面104与所述目标层103表面之间具有一预设间距时便停止研磨，所述预设间距为100～150nm，由于芯片102内每一层都具有其不同的表面形态，而且每一层的厚度都可以根据芯片102的实际参数确定，因而，所述预设间距可以采用如扫面电镜等设备进行确定。

如图1及图4所示，接着进行步骤3）S13，于所述研磨面104表面形成保护层105。

作为实例，采用化学气相沉积法形成所述保护层105。

作为实例，所述保护层105的厚度为20nm～50nm。

作为实例，所述保护层105为不与硝酸溶液发生反应的材料层，在本实施例中，所述保护层105的材料为二氧化硅、氮化硅、铂金或钨。

如图1及图5所示，然后进行步骤4）S14，去除剩余的封装膜塑101。

作为实例，所述封装模塑为如环氧树脂等封装聚合物，此处可以采用硝酸溶液去除剩余的封装膜塑101。由于研磨面104上具有不与硝酸溶液反应的保护层105，因此，硝酸对研磨面104一侧不会造成任何的伤害，保证目标层103的完整性。

如图1及图6所示，最后进行步骤5）S15，采用抛光工艺去除所述保护层105，并继续抛光直至露出所述目标层103。

作为实例，采用绒布盘对所述保护层105及芯片102进行抛光。

作为实例，抛光时，加入水和粒径较小的二氧化硅颗粒作为助抛剂。

采用抛光去除所述保护层105以及部分芯片厚度后，便可获得平整性非常高的目标层103表面，完芯片失效成分析样品的制备，有利于后续的观察和分析。

综上所述，本发明提供一种芯片失效分析样品的制备方法，包括步骤：1）提供一芯片102，所述芯片102具有一正面及一背面，且所述芯片102包裹有封装膜塑101；2）于所述芯片102中定义目标层103，对所述芯片102的正面一侧进行研磨，去除所述正面一侧的封装塑膜及部分的芯片，直至研磨面104与所述目标层103表面之间具有一预设间距；3）于所述研磨面104表面形成保护层105；4）去除剩余的封装膜塑101；5）采用抛光工艺去除所述保护层105，并继续抛光直至露出所述目标层103。由于封装膜塑101与芯片102有匹配的膨胀系数，研磨过程中芯片102不会弯曲，而且，封装膜塑101能很大程度的加大样品的尺寸，增加研磨时的方位可控性；后续过程中采用气相沉积法形成保护层105后去除封装塑膜，然后进行抛光便可获得平坦的目标层103。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种芯片失效分析样品的制备方法，其特征在于，至少包括以下步骤：

3）于所述研磨面表面形成保护层；

4）去除剩余的封装膜塑；

2.根据权利要求1所述的芯片失效分析样品的制备方法，其特征在于：所述封装膜塑的材料为环氧树脂。

3.根据权利要求1所述的芯片失效分析样品的制备方法，其特征在于：步骤2）中，采用砂纸对所述封装塑膜及芯片进行研磨。

4.根据权利要求1所述的芯片失效分析样品的制备方法，其特征在于：步骤2）中，先将包裹有封装膜塑的芯片固定于承载片上，并于所述芯片四周将多个辅助片固定于所述承载片上，然后再对所述芯片进行研磨。

5.根据权利要求1所述的芯片失效分析样品的制备方法，其特征在于：步骤2）中，所述预设间距为100～150nm。

6.根据权利要求1所述的芯片失效分析样品的制备方法，其特征在于：步骤3）中，采用化学气相沉积法形成所述保护层。

7.根据权利要求1所述的芯片失效分析样品的制备方法，其特征在于：所述保护层的厚度为20nm～50nm。

8.根据权利要求1所述的芯片失效分析样品的制备方法，其特征在于：所述保护层的材料为二氧化硅、氮化硅、铂金或钨。

9.根据权利要求8所述的芯片失效分析样品的制备方法，其特征在于：步骤4）中，采用硝酸溶液去除剩余的封装膜塑。

10.根据权利要求1所述的芯片失效分析样品的制备方法，其特征在于：步骤5）中，采用绒布盘对所述保护层及芯片进行抛光。