CN112345336A - 一种超小样品背面抛光处理的方法 - Google Patents

一种超小样品背面抛光处理的方法 Download PDF

Info

Publication number
CN112345336A
CN112345336A CN202011084320.1A CN202011084320A CN112345336A CN 112345336 A CN112345336 A CN 112345336A CN 202011084320 A CN202011084320 A CN 202011084320A CN 112345336 A CN112345336 A CN 112345336A
Authority
CN
China
Prior art keywords
chip
gasket
splicing
ultra
around
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011084320.1A
Other languages
English (en)
Other versions
CN112345336B (zh
Inventor
周文婷
段淑卿
凌翔
高金德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202011084320.1A priority Critical patent/CN112345336B/zh
Publication of CN112345336A publication Critical patent/CN112345336A/zh
Application granted granted Critical
Publication of CN112345336B publication Critical patent/CN112345336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/32—Polishing; Etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B29/00—Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents
    • B24B29/02—Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents designed for particular workpieces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

本发明提供一种超小样品背面抛光处理的方法，将超小尺寸芯片正面朝下粘在第一垫片上；将拼接垫片拼在所述芯片的周围；对芯片冷却固定；对芯片背面抛光；将第一垫片加热并取下芯片和拼接垫片备用；将芯片正面朝上粘在载玻片上并冷却固定；对芯片正面扎针，背面获取热点；将装有芯片的载玻片加热，取下芯片；将芯片正面朝上置于涂有AB胶的第二垫片上，并将研磨与芯片同一高度的拼接垫片严丝合缝拼在芯片周围之后加热并固定冷却；对样品正面去层，并确定热点周围的失效位置。本发明可使超小样品背面抛光的难度大大降低，使得后续分析得以进行，同时为后续磨片提供合适高度的拼接垫片，降低磨片难度。极大提高制样成功率，辅助推动在线工艺的改善，进而提升产品良率。

Description

一种超小样品背面抛光处理的方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种超小样品背面抛光处理的方法。
背景技术
半导体的失效分析流程为先进行电性验证失效模式，采用电性手段和物性手段进行失效定位，从而找到根本原因。失效分析是在一个厘米或毫米量级的芯片上，需要手动逐层研磨找到纳米级别的失效点。而随着制造技术的不断发展，样品尺寸不断减小，对样品的失效分析的处理要求越来越高。
超小封装样品由于样品背面减薄，样品背面粗糙凹凸且存在刮痕。在物性去除样品封装后，样品背面的残留以及刮痕，会造成在利用光发射显微镜(Photon EmissionMicroscope)获取热点时的干扰。因此必须对超小样品的背面进行抛光，从而排除获取电性热点时的干扰。
但由于超小样品非常小且薄(长宽尺寸约1mm×0.5mm)，在常规手动抛光处理超小样品时由于研磨盘表面有水(借助水来减小摩擦)，样品会漂浮在水面，且手指上的丁腈手套并非严丝合缝，手指按压样品并在在研磨盘上转动样品时样品经常会翻面，从而正面受损，制样失败率极高。
因此，有必要提出一种新的方法来降低芯片背面抛光与磨片难度，提高制样成功率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超小样品背面抛光处理的方法，用于解决现有技术中对于超小样品在失效分析中热点获取困难，背面抛光与磨片难度大，从而导致制样成功率低的问题。
为实现上述目的及其他相关目的，本发明提供一种超小样品背面抛光处理的方法，该方法至少包括以下步骤：
步骤一、提供用于失效分析的芯片；
步骤二、将所述芯片正面朝下粘在涂有热熔胶的第一垫片上；
步骤三、提供四个盖玻片作为拼接垫片，将所述拼接垫片拼在所述芯片的周围；
步骤四、检查所述芯片与其周围的所述拼接垫片的缝隙大小，并调整拼接程度直至所述拼接垫片严丝合缝拼在所述芯片周围为止；
步骤五、对所述芯片进行冷却固定；
步骤六、在手动研磨机上用钻石砂纸对所述芯片背面进行抛光，使得所述拼接垫片与所述芯片具有相同高度；
步骤七、将所述第一垫片放在所述加热台上进行加热并取下所述芯片和所述拼接垫片备用；
步骤八、提供一载玻片，将所述芯片正面朝上粘在涂有热熔胶的所述载玻片上，并冷却固定；
步骤九、通过背面式发射显微镜对所述芯片正面扎针，背面获取热点；
步骤十、将装有所述芯片的所述载玻片放在加热台上加热，取下所述芯片；
步骤十一、将所述芯片正面朝上置于涂有AB胶的第二垫片上，并将步骤七中的所述拼接垫片拼在所述芯片的周围；之后检查所述芯片与其周围的所述拼接垫片的缝隙大小，并调整拼接程度直至所述拼接垫片严丝合缝拼在所述芯片周围为止；所述第二垫片、芯片和其周围的所述拼接垫片构成样品；
步骤十二、在加热台上加热所述样品，当所述芯片和所述垫片固定在所述第二垫片上后，对所述样品进行冷却；
步骤十三、对所述样品正面去层处理，并利用扫描显微镜确定所述热点周围的失效位置。
优选地，步骤一中的所述芯片为通过加热发烟硝酸去除超小样品的封装而获取背面减薄的芯片。
优选地，步骤一中的所述芯片的尺寸约为1mm×0.5mm。
优选地，步骤二中将所述芯片粘在涂有热熔胶的所述第一垫片上的方法包括：先选择光片作为所述第一垫片；将所述第一垫片倒角后放在加热台上进行加热；之后将热熔胶均匀涂在加热的第一垫片上；接着将所述芯片正面朝下粘在所述第一垫片上。
优选地，所述步骤二中的所述第一垫片是尺寸约10mm×15mm的光片。
优选地，步骤四中用光学显微镜检查所述芯片与其周围的所述拼接垫片的缝隙大小。
优选地，步骤八中提供一载玻片，并将所述载玻片放在加热台上进行加热；之后在所述载玻片上涂热熔胶。
优选地，步骤十一中将所述芯片置于涂有AB胶的所述第二垫片上的方法包括：先选择光片作为所述第二垫片；将所述第二垫片倒角后将AB胶均匀涂在第二垫片上；接着将所述芯片正面朝上置于所述第二垫片上。
优选地，所述第二垫片是尺寸约10mm×15mm的光片。
优选地，步骤十一中用光学显微镜检查所述芯片与其周围的所述拼接垫片的缝隙大小。
优选地，该方法还包括步骤十四、通过投射电镜对所述失效位置确定其失效机理。
如上所述，本发明的对超小样品背面抛光处理的方法，具有以下有益效果：本发明可使超小样品背面抛光的难度大大降低，使得后续分析得以进行，同时为后续磨片提供合适高度的拼接垫片，降低磨片难度。极大提高制样成功率，进而查找到失效模式的失效原因，辅助推动在线工艺的改善，进而提升产品良率。
附图说明
图1显示为本发明中超小尺寸芯片背面朝上与拼接垫片粘于第一垫片上的俯视结构示意图；
图2显示为本发明中对芯片抛光后的纵截面结构示意图；
图3显示为本发明中芯片正面朝上粘于载玻片上的纵截面结构示意图；
图4显示为本发明中的芯片与拼接垫片粘在第二垫片上的俯视结构示意图；
图5显示为本发明的超小样品背面抛光处理的方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种超小样品背面抛光处理的方法，如图5所示，图5显示为本发明的超小样品背面抛光处理的方法流程图，该方法至少包括以下步骤：
步骤一、提供用于失效分析的芯片；本发明进一步地，本实施例的步骤一中的所述芯片为通过加热发烟硝酸去除超小样品的封装而获取的芯片，芯片经过封装厂背面减薄，背面粗糙，不利于获取失效热点。亦即所述芯片为超小尺寸的芯片，本发明再进一步地，本实施例的步骤一中的所述芯片的尺寸约为1mm×0.5mm。
步骤二、将所述芯片正面朝下粘在涂有热熔胶的第一垫片上；如图1所示，图1显示为本发明中超小尺寸芯片背面朝上与拼接垫片粘于第一垫片上的俯视结构示意图；亦即所述芯片01的正面粘于所述第一垫片上，背面朝上露出。本发明进一步地，本实施例的步骤二中将所述芯片01粘在涂有热熔胶的所述第一垫片02上的方法包括：先选择光片作为所述第一垫片02；将所述第一垫片02倒角后放在加热台上进行加热；之后将热熔胶均匀涂在加热的第一垫片上；接着将所述芯片01正面朝下粘在所述第一垫片02上。本发明再进一步地，本实施例的步骤二中的所述第一垫片02是尺寸约10mm×15mm的光片。
步骤三、提供四个盖玻片作为拼接垫片，将所述拼接垫片拼在所述芯片的周围；所述四个盖玻片为所述拼接垫片03，将所述拼接垫片03拼接在所述芯片01的周围。
步骤四、检查所述芯片与其周围的所述拼接垫片的缝隙大小，并调整拼接程度直至所述拼接垫片严丝合缝拼在所述芯片周围为止；如图1所示，该步骤四中调整所述拼接垫片与所述芯片的拼接程度，使得所述四个拼接垫片03分别贴合于所述芯片03各个边上，亦即拼接垫片严丝合缝拼在所述芯片周围为止。本发明进一步地，本实施例的步骤四中用光学显微镜检查所述芯片与其周围的所述拼接垫片的缝隙大小。并且在所述光学显微镜下调整所述拼接垫片与所述芯片的拼接程度。
步骤五、对所述芯片进行冷却固定；本发明的步骤五中将步骤四中进行拼接后的所述芯片01与所述拼接垫片03进行冷却并固定于所述第一垫片02上。
步骤六、在手动研磨机上用钻石砂纸对所述芯片背面进行抛光，使得所述拼接垫片与所述芯片具有相同高度，也即通过抛光将所述拼接垫片与所述芯片具有相同高度；如图2所示，图2显示为本发明中对芯片抛光后的纵截面结构示意图；图2中粘于所述第一垫片02上的所述芯片01的背面朝上，周围贴合有所述拼接垫片03。
步骤七、将所述第一垫片放在所述加热台上进行加热并取下所述芯片和所述拼接垫片备用；该步骤七中将所述第一垫片02置于所述加热台加热，所述热熔胶融化后将所述芯片和所述拼接垫片从所述第一垫片上取下备用。
步骤八、提供一载玻片，将所述芯片正面朝上粘在涂有热熔胶的所述载玻片上，并冷却固定；如图3所示，图3显示为本发明中芯片正面朝上粘于载玻片上的纵截面结构示意图。本发明进一步地，本实施例的步骤八中提供一载玻片04，并将所述载玻片04放在加热台上进行加热；之后在所述载玻片04上涂热熔胶，将所述芯片01正面朝上粘在所述载玻片上，之后进行冷却。
步骤九、通过背面式发射显微镜对所述芯片正面扎针，背面获取热点；
步骤十、将装有所述芯片的所述载玻片放在加热台上加热，取下所述芯片；
步骤十一、将所述芯片正面朝上置于涂有AB胶的第二垫片上，并将步骤七中的所述拼接垫片拼在所述芯片的周围；之后检查所述芯片与其周围的所述拼接垫片的缝隙大小，并调整拼接程度直至所述拼接垫片严丝合缝拼在所述芯片周围为止；所述第二垫片、芯片和其周围的所述拼接垫片构成样品；如图4所示，图4显示为本发明中的芯片与拼接垫片粘在第二垫片上的俯视结构示意图。步骤十一中将所述芯片01置于涂有AB胶的所述第二垫片05上的方法包括：先选择光片作为所述第二垫片05；将所述第二垫片05倒角后将AB胶均匀涂在第二垫片05上；接着将所述芯片01正面朝上置于所述第二垫片05上。本发明再进一步地，本实施例的步骤十一中的所述第二垫片05是尺寸约10mm×15mm的光片。更进一步地，步骤十一中用光学显微镜检查所述芯片与其周围的所述拼接垫片的缝隙大小。也就是说，该步骤十一中先在所述第二垫片上均匀涂上AB胶，之后将所述芯片01和所述拼接垫片置于所述第二垫片上，并且在光学显微镜下调整拼接程度至所述拼接垫片严丝合缝贴合于所述芯片的各个边为止。本发明进一步地，该步骤十一中调整拼接程度直至所述拼接垫片严丝合缝拼在所述芯片周围后，加热所述第二垫片进行固化。
步骤十二、在加热台上加热所述样品，当所述芯片和所述垫片固定在所述第二垫片上后，对所述样品进行冷却；
步骤十三、对所述样品正面去层处理，并利用扫描显微镜确定所述热点周围的失效位置。
本发明进一步地，本实施例的该方法还包括步骤十四、通过投射电镜对所述失效位置确定其失效机理。
综上所述，本发明可使超小样品背面抛光的难度大大降低，使得后续分析得以进行，同时为后续磨片提供合适高度的拼接垫片，降低磨片难度。极大提高制样成功率，进而查找到失效模式的失效原因，辅助推动在线工艺的改善，进而提升产品良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种超小样品背面抛光处理的方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供用于失效分析的芯片；
步骤二、将所述芯片正面朝下粘在涂有热熔胶的第一垫片上；
步骤三、提供四个盖玻片作为拼接垫片，将所述拼接垫片拼在所述芯片的周围；
步骤四、检查所述芯片与其周围的所述拼接垫片的缝隙大小，并调整拼接程度直至所述拼接垫片严丝合缝拼在所述芯片周围为止；
步骤五、对所述芯片进行冷却固定；
步骤六、在手动研磨机上用钻石砂纸对所述芯片背面进行抛光，使得所述拼接垫片与所述芯片具有相同高度；
步骤七、将所述第一垫片放在所述加热台上进行加热并取下所述芯片和所述拼接垫片备用；
步骤八、提供一载玻片，将所述芯片正面朝上粘在涂有热熔胶的所述载玻片上，并冷却固定；
步骤九、通过背面式发射显微镜对所述芯片正面扎针，背面获取热点；
步骤十、将装有所述芯片的所述载玻片放在加热台上加热，取下所述芯片；
步骤十一、将所述芯片正面朝上置于涂有AB胶的第二垫片上，并将步骤七中的所述拼接垫片拼在所述芯片的周围；之后检查所述芯片与其周围的所述拼接垫片的缝隙大小，并调整拼接程度直至所述拼接垫片严丝合缝拼在所述芯片周围为止；所述第二垫片、芯片和其周围的所述拼接垫片构成样品；
步骤十二、在加热台上加热所述样品，当所述芯片和所述垫片固定在所述第二垫片上后，对所述样品进行冷却；
步骤十三、对所述样品正面去层处理，并利用扫描显微镜确定所述热点周围的失效位置。
2.根据权利要求1所述的超小样品背面抛光处理的方法，其特征在于：步骤一中的所述芯片为通过加热发烟硝酸去除超小样品的封装而获取背面减薄的芯片。
3.根据权利要求2所述的超小样品背面抛光处理的方法，其特征在于：步骤一中的所述芯片的尺寸非常迷你,约为1mm×0.5mm。
4.根据权利要求1所述的超小样品背面抛光处理的方法，其特征在于：步骤二中将所述芯片粘在涂有热熔胶的所述第一垫片上的方法包括：先选择光片作为所述第一垫片；将所述第一垫片倒角后放在加热台上进行加热；之后将热熔胶均匀涂在加热的第一垫片上；接着将所述芯片正面朝下粘在所述第一垫片上。
5.根据权利要求4所述的超小样品背面抛光处理的方法，其特征在于：步骤二中的所述第一垫片是尺寸约10mm×15mm的光片。
6.根据权利要求1所述的超小样品背面抛光处理的方法，其特征在于：步骤四中用光学显微镜检查所述芯片与其周围的所述拼接垫片的缝隙大小。
7.根据权利要求1所述的超小样品背面抛光处理的方法，其特征在于：步骤八中提供一载玻片，并将所述载玻片放在加热台上进行加热；之后在所述载玻片上涂热熔胶。
8.根据权利要求1所述的超小样品背面抛光处理的方法，其特征在于：步骤十一中将所述芯片置于涂有AB胶的所述第二垫片上的方法包括：先选择光片作为所述第二垫片；将所述第二垫片倒角后将AB胶均匀涂在第二垫片上；接着将所述芯片正面朝上置于所述第二垫片上。
9.根据权利要求8所述的超小样品背面抛光处理的方法，其特征在于：步骤十一中的所述第二垫片是尺寸约10mm×15mm的光片。
10.根据权利要求1所述的超小样品背面抛光处理的方法，其特征在于：步骤十一中用光学显微镜检查所述芯片与其周围的所述拼接垫片的缝隙大小。
11.根据权利要求1所述的超小样品背面抛光处理的方法，其特征在于：该方法还包括步骤十四、通过投射电镜对所述失效位置确定其失效机理。
CN202011084320.1A 2020-10-12 2020-10-12 一种超小样品背面抛光处理的方法 Active CN112345336B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011084320.1A CN112345336B (zh) 2020-10-12 2020-10-12 一种超小样品背面抛光处理的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011084320.1A CN112345336B (zh) 2020-10-12 2020-10-12 一种超小样品背面抛光处理的方法

Publications (2)

Publication Number Publication Date
CN112345336A true CN112345336A (zh) 2021-02-09
CN112345336B CN112345336B (zh) 2023-02-03

Family

ID=74361693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011084320.1A Active CN112345336B (zh) 2020-10-12 2020-10-12 一种超小样品背面抛光处理的方法

Country Status (1)

Country Link
CN (1) CN112345336B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274489A (zh) * 2022-09-29 2022-11-01 合肥晶合集成电路股份有限公司 一种芯片的失效分析方法及系统

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433360B1 (en) * 1999-01-15 2002-08-13 Xilinx, Inc. Structure and method of testing failed or returned die to determine failure location and type
US20080054179A1 (en) * 2006-09-06 2008-03-06 Inotera Memories, Inc. Method of fabricating sample membranes for transmission electron microscopy analysis
CN101527275A (zh) * 2008-03-06 2009-09-09 和舰科技(苏州)有限公司 晶片背面定位系统
CN201519904U (zh) * 2009-11-17 2010-07-07 宜硕科技(上海)有限公司 一种芯片去层装置
CN103994910A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 小尺寸样品层次去除方法
CN104198241A (zh) * 2014-08-19 2014-12-10 武汉新芯集成电路制造有限公司 一种制备tem样品的方法
CN104319245A (zh) * 2014-09-19 2015-01-28 上海华虹宏力半导体制造有限公司 检测芯片内部节点电位的方法
CN104422606A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析样品的制备方法
CN104849643A (zh) * 2015-05-15 2015-08-19 上海华力微电子有限公司 一种提高芯片去层次时均匀度的方法
CN105334445A (zh) * 2014-06-18 2016-02-17 上海华力微电子有限公司 一种芯片背面失效定位方法
JP2016064495A (ja) * 2014-09-24 2016-04-28 東洋ゴム工業株式会社 積層研磨パッド及びその製造方法
CN105842611A (zh) * 2016-03-31 2016-08-10 工业和信息化部电子第五研究所 倒装芯片检测样品的制备方法
CN106338684A (zh) * 2016-11-09 2017-01-18 上海华力微电子有限公司 一种失效分析方法
CN106505003A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造（天津）有限公司 封装芯片失效分析样品及其制备方法
CN107738141A (zh) * 2017-11-10 2018-02-27 上海华力微电子有限公司 一种芯片样品去层次的研磨方法
CN107894359A (zh) * 2017-12-13 2018-04-10 武汉电信器件有限公司 激光器芯片失效定位分析样品制备方法及中间件
CN108933103A (zh) * 2018-07-11 2018-12-04 宁波芯健半导体有限公司 一种超小尺寸芯片切割工艺
CN110031277A (zh) * 2019-04-29 2019-07-19 武汉光迅科技股份有限公司 一种用于失效分析的芯片样品制作方法
CN110634740A (zh) * 2019-08-29 2019-12-31 深圳赛意法微电子有限公司 一种改进的半导体器件的背部开封方法
WO2020140785A1 (zh) * 2019-01-03 2020-07-09 无锡华润上华科技有限公司 Tem样品制备方法
CN111613524A (zh) * 2020-05-21 2020-09-01 深圳宜特检测技术有限公司 一种封装晶背研磨结构及研磨方法

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433360B1 (en) * 1999-01-15 2002-08-13 Xilinx, Inc. Structure and method of testing failed or returned die to determine failure location and type
US20080054179A1 (en) * 2006-09-06 2008-03-06 Inotera Memories, Inc. Method of fabricating sample membranes for transmission electron microscopy analysis
CN101527275A (zh) * 2008-03-06 2009-09-09 和舰科技(苏州)有限公司 晶片背面定位系统
CN201519904U (zh) * 2009-11-17 2010-07-07 宜硕科技(上海)有限公司 一种芯片去层装置
CN104422606A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析样品的制备方法
CN103994910A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 小尺寸样品层次去除方法
CN105334445A (zh) * 2014-06-18 2016-02-17 上海华力微电子有限公司 一种芯片背面失效定位方法
CN104198241A (zh) * 2014-08-19 2014-12-10 武汉新芯集成电路制造有限公司 一种制备tem样品的方法
CN104319245A (zh) * 2014-09-19 2015-01-28 上海华虹宏力半导体制造有限公司 检测芯片内部节点电位的方法
JP2016064495A (ja) * 2014-09-24 2016-04-28 東洋ゴム工業株式会社 積層研磨パッド及びその製造方法
CN104849643A (zh) * 2015-05-15 2015-08-19 上海华力微电子有限公司 一种提高芯片去层次时均匀度的方法
CN106505003A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造（天津）有限公司 封装芯片失效分析样品及其制备方法
CN105842611A (zh) * 2016-03-31 2016-08-10 工业和信息化部电子第五研究所 倒装芯片检测样品的制备方法
CN106338684A (zh) * 2016-11-09 2017-01-18 上海华力微电子有限公司 一种失效分析方法
CN107738141A (zh) * 2017-11-10 2018-02-27 上海华力微电子有限公司 一种芯片样品去层次的研磨方法
CN107894359A (zh) * 2017-12-13 2018-04-10 武汉电信器件有限公司 激光器芯片失效定位分析样品制备方法及中间件
CN108933103A (zh) * 2018-07-11 2018-12-04 宁波芯健半导体有限公司 一种超小尺寸芯片切割工艺
WO2020140785A1 (zh) * 2019-01-03 2020-07-09 无锡华润上华科技有限公司 Tem样品制备方法
CN110031277A (zh) * 2019-04-29 2019-07-19 武汉光迅科技股份有限公司 一种用于失效分析的芯片样品制作方法
CN110634740A (zh) * 2019-08-29 2019-12-31 深圳赛意法微电子有限公司 一种改进的半导体器件的背部开封方法
CN111613524A (zh) * 2020-05-21 2020-09-01 深圳宜特检测技术有限公司 一种封装晶背研磨结构及研磨方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
SILKE LIEBERT: "Failure analysis from the back side of a die", 《MICROELECTRONICS RELIABLITY》 *
吴峰霞等: "0.13μm IC产品MM模式ESD失效机理", 《半导体技术》 *
蒋玉齐等: "高量程MEMS加速度计封装工艺研究", 《传感器技术》 *
金波: "基于研磨抛光切片技术的芯片结构观察研究", 《微电子学》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274489A (zh) * 2022-09-29 2022-11-01 合肥晶合集成电路股份有限公司 一种芯片的失效分析方法及系统
CN115274489B (zh) * 2022-09-29 2022-12-09 合肥晶合集成电路股份有限公司 一种芯片的失效分析方法及系统

Also Published As

Publication number Publication date
CN112345336B (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
JP3805031B2 (ja) 光電変換装置
JP4476764B2 (ja) 基板接合装置及び方法
US7410831B2 (en) Method and device for dividing plate-like member
CN104145330B (zh) 用于临时接合超薄晶片的方法和装置
CN110265346B (zh) 晶圆的加工方法
CN104849643B (zh) 一种提高芯片去层次时均匀度的方法
JPWO2006008824A1 (ja) 半導体集積回路装置の製造方法
JP2007165706A (ja) 半導体集積回路装置の製造方法
CN112345336B (zh) 一种超小样品背面抛光处理的方法
JP7434463B2 (ja) 基板搬送システム、および基板搬送方法
JP6956788B2 (ja) 基板処理方法及び基板処理システム
CN115542659A (zh) 防尘薄膜组件框架、其应用及角部部分的结构
KR20000062828A (ko) 연마방법, 반도체 장치 및 반도체 장치 제조방법
JP4432103B2 (ja) 板状部材の分割方法及び分割装置
CN104029112A (zh) 一种芯片反向工艺的研磨方法
JP2022172109A (ja) ウェーハの加工方法
TWI762698B (zh) 基板處理方法
JP3798760B2 (ja) 半導体ウェハの形成方法
CN213380955U (zh) 一种用于加工薄硅片的加工件
JP4441923B2 (ja) 板状部材の分割方法及び分割装置
JP2006011436A (ja) 液晶封入用のガラス基板及びその製造方法、並びに、液晶表示装置
JP7114176B2 (ja) 樹脂パッケージ基板の加工方法
JP7003178B2 (ja) 円盤状ガラス基板の製造方法、薄板ガラス基板の製造方法、導光板の製造方法及び円盤状ガラス基板
JP2013116540A (ja) 光学素子の製造方法
JPS62181418A (ja) 接着型半導体基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant