CN104849643B - 一种提高芯片去层次时均匀度的方法 - Google Patents
一种提高芯片去层次时均匀度的方法 Download PDFInfo
- Publication number
- CN104849643B CN104849643B CN201510248913.XA CN201510248913A CN104849643B CN 104849643 B CN104849643 B CN 104849643B CN 201510248913 A CN201510248913 A CN 201510248913A CN 104849643 B CN104849643 B CN 104849643B
- Authority
- CN
- China
- Prior art keywords
- chip
- failing
- level
- base
- uniformity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Sampling And Sample Adjustment (AREA)
Abstract
本发明公开了一种提高芯片去层次时均匀度的方法,通过改变目标位置在研磨样品中的位置,采用将补偿芯片与失效芯片样品相组合拼接的方法,一起构成使失效芯片边缘的目标位置处于底座芯片研磨中心位置的研磨样品,以使失效芯片的目标位置区域与补偿芯片之间在研磨时产生相互补偿作用,可以快速、均匀地去除层次,并停留在相应的区域,从而提高失效芯片样品研磨后表面的平整度和均匀度,改善芯片边缘研磨不均匀、容易出现分层的问题,进而提高研磨质量和制样成功率以及工作效率。
Description
技术领域
本发明涉及半导体失效分析领域,更具体地,涉及一种提高芯片去层次时均匀度的方法。
背景技术
在半导体芯片的失效分析过程中,需要通过研磨方式,对失效芯片样品进行去层次(delayering)处理,以便在高放大倍率显微镜下对样品的特定层次进行进一步观察、分析。研磨质量的好坏,将直接影响到对失效芯片的准确分析。因此,研磨去层次在失效分析工作中既是基础,也是重点。在进行失效分析工作时,研磨去层处理样品的工作量往往占到总工作量的50%以上。所以,研磨去层次的速度与效果直接影响到失效分析工作的效率与质量。
在对失效芯片样品进行去层次时,用到的研磨方式主要包括机械自动研磨和手动研磨。其中,手动研磨是对样品精确去层次时最常用的手段。然而,在手动研磨时,却很难保证使整个芯片的研磨速率保持一致,芯片边缘的研磨速率往往大于芯片中心位置的研磨速率,且越靠近芯片边缘研磨速率越快。这种现象往往会导致研磨时样品表面的不平整,尤其在样品边缘,会出现严重的分层现象,而芯片靠近中心位置相对于边缘位置较容易研磨均匀。请参阅图1,图1是芯片边缘位置研磨不均匀状态的光学显微镜照片。如图1所示,在芯片边缘研磨速率快的区域(如靠近照片下方位置的箭头所指),有源区已经暴露出来,而芯片中心研磨速率慢的区域(如靠近照片上方位置的箭头所指)还停留在金属层,即显示出明显的分层现象。
在失效分析工作中,经常需要对失效芯片的一些特定区域或特定层次进行观察,这就要求必须保证样品表面的均匀平整。当分析的目标位置位于芯片边缘时(如输入输出电路、静电放电保护电路等都非常靠近芯片边缘),按照现有的对样品直接进行手动研磨的方式,样品研磨制样的难度极高,想要保证其研磨的均匀平整,需要花费大量的时间,以致降低了工作效率;而且经常会出现制样失败,直接导致失效案例无法继续分析。
因此,如何解决芯片边缘在去层次过程中不均匀的问题,成为半导体失效分析领域的一个重要课题。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷,提供一种提高芯片去层次时均匀度的方法,在半导体失效分析领域中制备失效目标位置在芯片边缘的样品时,通过改进制样的方法,提高失效芯片样品研磨后表面的平整度和均匀度,进而提高制样成功率及工作效率。
为实现上述目的,本发明的技术方案如下:
一种提高芯片去层次时均匀度的方法,包括以下步骤:
步骤S01:提供一待处理失效芯片及尺寸大于所述失效芯片的第一、第二底座芯片;
步骤S02:将所述失效芯片的正面粘在所述第一底座芯片上,并使处于所述失效芯片边缘的目标位置靠向所述第一底座芯片的中心位置放置;
步骤S03:提供至少一个补偿芯片,将所述补偿芯片的正面粘在所述失效芯片以外区域的所述第一底座芯片上;
步骤S04:将所述补偿芯片和失效芯片的背面水平固定在所述第二底座芯片上;
步骤S05:将所述第一底座芯片揭下,然后,通过研磨去除所述第二底座芯片及与其固定的补偿芯片和失效芯片的多余尺寸,并对所述第二底座芯片进行减薄;
步骤S06:通过研磨将所述失效芯片的正面去层次至目标位置。
优选地,将所述失效芯片和补偿芯片的正面通过双面胶带粘在所述第一底座芯片上。
优选地,将所述补偿芯片靠紧所述失效芯片粘在所述第一底座芯片上。
优选地,将所述失效芯片和补偿芯片的背面通过热熔胶水平固定在所述第二底座芯片上。
优选地,将所述第二底座芯片放在加热板上加热,并在其表面涂上热熔胶,然后,将所述失效芯片和补偿芯片的背面贴在所述第二底座芯片上,对所述热熔胶进行冷却凝固,使所述失效芯片和补偿芯片的背面水平固定在所述第二底座芯片上。
优选地,将所述第一底座芯片从所述失效芯片和补偿芯片的正面揭下,并采用溶剂清洗所述失效芯片和补偿芯片的表面。
优选地,所述溶剂为丙酮溶液。
优选地,步骤S06中,通过手动研磨方式将所述失效芯片的正面去层次至目标位置。
优选地,步骤S05中,利用金刚石研磨盘进行去除多余尺寸及减薄的机械研磨。
优选地,所述底座芯片为正方形。
从上述技术方案可以看出,本发明在半导体失效分析领域中制备失效目标位置在失效芯片边缘的样品时,通过改变目标位置在研磨样品中的位置,采用将补偿芯片与失效芯片样品相组合拼接的方法,一起构成使失效芯片边缘的目标位置处于底座芯片研磨中心位置的研磨样品,以使失效芯片的目标位置区域与补偿芯片之间在研磨时产生相互补偿作用,可以快速、均匀地去除层次,并停留在相应的区域,从而提高失效芯片样品研磨后表面的平整度和均匀度,改善芯片边缘研磨不均匀、容易出现分层的问题,进而提高研磨质量和制样成功率以及工作效率。
附图说明
图1是芯片边缘位置研磨不均匀状态的光学显微镜照片;
图2~图6是本发明一较佳实施例的一种提高芯片去层次时均匀度的方法的各个步骤示意图;
图7~图11是与图2~图6的立体图对应的剖面图;
图12是按照现有技术对一失效芯片进行研磨后的SEM照片;
图13是根据本发明较佳实施例对一失效芯片进行研磨后的SEM照片。
具体实施方式
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
需要说明的是,在下述的具体实施方式中,在详述本发明的实施方式时,为了清楚地表示本发明的结构以便于说明,特对附图中的结构不依照一般比例绘图,并进行了局部放大、变形及简化处理,因此,应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中,请参阅图2~图6,图2~图6是本发明一较佳实施例的一种提高芯片去层次时均匀度的方法的各个步骤示意图;同时,请结合参阅图7~图11,图7~图11是与图2~图6的立体图对应的剖面图。如图2~图6和图7~图11所示,本发明的一种提高芯片去层次时均匀度的方法,包括以下步骤:
步骤S01:提供一待处理失效芯片及尺寸大于所述失效芯片的第一、第二底座芯片。
本发明的目的是在半导体失效分析领域中制备失效目标位置在芯片边缘的样品时,通过对现有制样的方法进行改进,用以提高失效芯片样品研磨后表面的平整度和均匀度,进而实现提高制样成功率及工作效率。在制备失效目标位置在芯片边缘的样品时,需要准备好待处理失效芯片和底座材料。待处理失效芯片的尺寸可根据失效分析的区域范围大小来确定,通常可控制在例如约1×1cm的大小,而底座的大小应大于失效芯片。在本实施例中,可采用手动裂片的方法截取两个芯片作为底座材料,本例中以第一底座芯片和第二底座芯片对这两个芯片加以区分。其中第一底座芯片是研磨去层样品制备过程中的辅助材料,最后将弃用。作为一可选的实施方式,底座芯片可采用正方形形状,并且,为方便研磨作业以及与待处理失效芯片的尺寸相配合,可将底座芯片的尺寸控制在例如约2×2cm的大小。但不限于此尺寸大小,一般以底座芯片的尺寸为失效芯片尺寸的二倍为宜。可参考图2和图7中第一底座芯片1与失效芯片4之间的大小关系加以理解。
步骤S02:将所述失效芯片的正面粘在所述第一底座芯片上,并使处于所述失效芯片边缘的目标位置靠向所述第一底座芯片的中心位置放置。
请参阅图2和图7。接下来,需要将失效芯片4的正面粘在第一底座芯片1上。作为一可选的实施方式,可采用双面胶带2作为粘合材料,将失效芯片4的正面粘在第一底座芯片1上。具体是在第一底座芯片1上整面贴上一层双面胶带2,然后揭去表层防护纸,露出胶面,接着,再将失效芯片4正面向下平整地粘在第一底座芯片1上。
如图2和图7所示,在每一个失效芯片上都具有供观察分析用的失效目标位置3,在本实施例中需要制备的样品,失效目标位置3位于芯片4的边缘。因此,在粘贴时,需要将失效芯片4接近目标位置3的一侧朝向第一底座芯片1的中部放置,以便使处于失效芯片4边缘的目标位置3靠向第一底座芯片1的中心位置放置。当然,最好是使目标位置3与第一底座芯片1的中心相重合。这样放置的目的是在后续对失效芯片4进行研磨去层时,使目标位置3处于研磨面的中心,即处于底座1的中心,以便得到均匀的去层处理,避免出现原有的因目标位置位于研磨面的边缘所造成的研磨分层缺陷。
从图2可以看出,失效芯片4占据了第一底座芯片1表面约四分之一的面积。在制作失效芯片4时,可使得目标位置3靠近失效芯片4的一个角部,这是容易实现的。这样,即可方便粘贴时的位置参照,使失效芯片4位于图示第一底座芯片1的一个四分之一角端(图示第一底座芯片1的右上端部)。当然,本发明的方法不仅限于对失效目标位置在芯片边缘的样品进行去层次分析,如果目标位置在芯片的任意位置,只需将目标位置与第一底座芯片的中心位置对准即可。
步骤S03:提供至少一个补偿芯片,将所述补偿芯片的正面粘在所述失效芯片以外区域的所述第一底座芯片上。
请参阅图3和图8。接下来,需要对第一底座芯片1的失效芯片4以外的空白区域进行填补,方法是采用其他的芯片作为补偿芯片,对该空白区域进行填补。补偿芯片可采用与失效芯片相同或接近的芯片结构形式制作,然后将补偿芯片的正面粘在失效芯片以外区域的第一底座芯片上。
作为可选的实施方式,补偿芯片的数量可以是整体的一个芯片,也可以采用几个补偿芯片,以拼接的方式粘贴在失效芯片的周围。具体可根据失效芯片在第一底座芯片上的粘贴位置及占据面积来确定。总之,以粘贴的补偿芯片将第一底座芯片的失效芯片以外空白区域填满为目的。
在本实施例中,由于失效芯片4规则地占据了图示的第一底座芯片1的右上四分之一面积,因此,可以选用二个补偿芯片5和6进行空白区域的粘贴。具体方法可为:可先截取两个芯片用作补偿芯片,以第一补偿芯片6和第二补偿芯片5加以区分,其中第一补偿芯片6的尺寸例如为1×1cm的正方形,第二补偿芯片5的尺寸例如为1×2cm的矩形;然后,将第一补偿芯片6正面向下粘在图3所示的失效芯片4左侧的第一底座芯片1的空白处,将第二补偿芯片5正面向下粘在失效芯片4下侧第一底座芯片1的剩余空白处,即可将失效芯片4以外的空白处全部填满。
如图3所示,粘贴时补偿芯片5、6与失效芯片4要尽量靠近,且保证目标位置3在三个芯片5、6和4构成的研磨面的中心位置。优选地,可将补偿芯片5、6靠紧失效芯片4粘在第一底座芯片1上。用此方法粘贴样品可保证失效芯片4与补偿芯片5、6的正面处于一个水平面上,且可以将失效芯片4与补偿芯片5、6之间的缝隙控制在最小,以避免研磨时在芯片5、6和4接缝处堆积颗粒。
步骤S04:将所述补偿芯片和失效芯片的背面水平固定在所述第二底座芯片上。
请参阅图4和图9。接下来,需要利用第二底座芯片对补偿芯片和失效芯片的背面进行固定。作为可选的实施方式,可利用热熔胶将失效芯片和补偿芯片的背面与第二底座芯片进行固定。具体方法可为:先将第二底座芯片7放在加热板(图略)上进行加热,并在其表面涂上热熔胶8,热熔胶8的量要足够补偿失效芯片4与补偿芯片5、6之间的高度差;待热熔胶8受热融化后,将第一底座芯片1倒置,然后将失效芯片4和补偿芯片5、6的背面水平贴在第二底座芯片7上;接着,对热熔胶8进行冷却凝固,使失效芯片4和补偿芯片5、6的背面水平固定在第二底座芯片7上。如图4和图9所示,第一底座芯片1和第二底座芯片7将待研磨的样品(包括失效芯片4与补偿芯片5、6)夹在中间,组成一个“三明治”结构。本发明利用第一底座芯片1和第二底座芯片7的配合作业,保证了失效芯片4和补偿芯片5、6的正面处于同一水平面上,且背面得到牢固地固定。
步骤S05:将所述第一底座芯片揭下,然后,通过研磨去除所述第二底座芯片及与其固定的补偿芯片和失效芯片的多余尺寸,并对所述第二底座芯片进行减薄。
请参阅图5和图10。待上述样品完全冷却后,利用双面胶带的特性,可轻松地将第一底座芯片1从补偿芯片5、6和失效芯片4表面揭下不再利用,使失效芯片4和补偿芯片5、6样品的正面暴露出来。第二底座芯片7成为实际研磨所需要的底座。为保证后续的研磨质量,防止残留的双面胶对研磨产生不利影响,可以采用溶剂对失效芯片4和补偿芯片5、6的表面进行清洗。在本实施例中,可采用少量丙酮溶液清洗失效芯片4和补偿芯片5、6的表面,将残留的双面胶完全去除。清洗时应注意避免丙酮接触到热熔胶8。
请参阅图6和图11。接下来,需要对样品的整体尺寸进行进一步加工,包括去除第二底座芯片7及与其固定的补偿芯片5、6和失效芯片4四周的多余尺寸,以及对第二底座芯片7进行减薄处理。作为可选的实施方式,可利用金刚石研磨盘对样品(包括失效芯片4与补偿芯片5、6)的四周及第二底座芯片7的底面进行机械研磨,把样品研磨到适当大小,并将底座芯片7减薄。如图6和图11所示,经过研磨处理后,样品的大小及厚度得到了适当缩小,补偿芯片5、6和失效芯片4的外轮廓与第二底座芯片7已保持一致。此步骤是为了研磨时更好地控制芯片,且可适当提高研磨的速率。
步骤S06:通过研磨将所述失效芯片的正面去层次至目标位置。
最后,可继续通过研磨对失效芯片4的正面进行去层次,直至研磨露出所需要观察的目标位置3的层次。为了保证研磨的精度,优选地,可通过手动研磨方式将失效芯片的正面去层次至目标位置。这时,补偿芯片发挥出调整失效芯片上目标位置在整个研磨面中位置的作用,即通过补偿芯片的延续作用,将按现有方法制备样品时、目标位置将位于研磨面边缘的情况,改进为位于研磨面的中心区域,从而避免了产生研磨分层的现象。
以下列举一个输入输出电路失效的案例,在该案例中需要逐层进行观察。请参阅图12和图13,图12是按照现有技术对一失效芯片进行研磨后的SEM照片;图13是根据本发明较佳实施例对一失效芯片进行研磨后的SEM照片。输入输出电路位于芯片的边缘,紧邻键合点(bonding pad)。在去层次时,需要保证每层的均匀度,由于目标位置位于芯片边缘,用现有方法进行去层时,会出现严重的错层现象,如图12所示;使用本发明的方法,可以避免错层现象出现,研磨均匀,如图13所示。
从上述技术方案可以看出,本发明在半导体失效分析领域中制备失效目标位置在失效芯片边缘的样品时,通过改变目标位置在研磨样品中的位置,采用将补偿芯片与失效芯片样品相组合拼接的方法,一起构成使失效芯片边缘的目标位置处于底座芯片研磨中心位置的研磨样品,以使失效芯片的目标位置区域与补偿芯片之间在研磨时产生相互补偿作用,可以快速、均匀地去除层次,并停留在相应的区域,从而提高失效芯片样品研磨后表面的平整度和均匀度,改善芯片边缘研磨不均匀、容易出现分层的问题,进而提高研磨质量和制样成功率以及工作效率。
以上所述的仅为本发明的优选实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。
Claims (10)
1.一种提高芯片去层次时均匀度的方法,其特征在于,包括以下步骤:
步骤S01:提供一待处理失效芯片及尺寸大于所述失效芯片的第一、第二底座芯片;
步骤S02:将所述失效芯片的正面粘在所述第一底座芯片上,并使处于所述失效芯片边缘的目标位置靠向所述第一底座芯片的中心位置放置;
步骤S03:提供至少一个补偿芯片,将所述补偿芯片的正面粘在所述失效芯片以外区域的所述第一底座芯片上;
步骤S04:将所述补偿芯片和失效芯片的背面水平固定在所述第二底座芯片上;
步骤S05:将所述第一底座芯片揭下,然后,通过研磨去除所述第二底座芯片及与其固定的补偿芯片和失效芯片的多余尺寸,并对所述第二底座芯片进行减薄;
步骤S06:通过研磨将所述失效芯片的正面去层次至目标位置。
2.根据权利要求1所述的提高芯片去层次时均匀度的方法,其特征在于,将所述失效芯片和补偿芯片的正面通过双面胶带粘在所述第一底座芯片上。
3.根据权利要求1或2所述的提高芯片去层次时均匀度的方法,其特征在于,将所述补偿芯片靠紧所述失效芯片粘在所述第一底座芯片上。
4.根据权利要求1所述的提高芯片去层次时均匀度的方法,其特征在于,将所述失效芯片和补偿芯片的背面通过热熔胶水平固定在所述第二底座芯片上。
5.根据权利要求1或4所述的提高芯片去层次时均匀度的方法,其特征在于,将所述第二底座芯片放在加热板上加热,并在其表面涂上热熔胶,然后,将所述失效芯片和补偿芯片的背面贴在所述第二底座芯片上,对所述热熔胶进行冷却凝固,使所述失效芯片和补偿芯片的背面水平固定在所述第二底座芯片上。
6.根据权利要求1或2所述的提高芯片去层次时均匀度的方法,其特征在于,将所述第一底座芯片从所述失效芯片和补偿芯片的正面揭下,并采用溶剂清洗所述失效芯片和补偿芯片的表面。
7.根据权利要求6所述的提高芯片去层次时均匀度的方法,其特征在于,所述溶剂为丙酮溶液。
8.根据权利要求1所述的提高芯片去层次时均匀度的方法,其特征在于,步骤S06中,通过手动研磨方式将所述失效芯片的正面去层次至目标位置。
9.根据权利要求1所述的提高芯片去层次时均匀度的方法,其特征在于,步骤S05中,利用金刚石研磨盘进行去除多余尺寸及减薄的机械研磨。
10.根据权利要求1所述的提高芯片去层次时均匀度的方法,其特征在于,所述底座芯片为正方形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510248913.XA CN104849643B (zh) | 2015-05-15 | 2015-05-15 | 一种提高芯片去层次时均匀度的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510248913.XA CN104849643B (zh) | 2015-05-15 | 2015-05-15 | 一种提高芯片去层次时均匀度的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104849643A CN104849643A (zh) | 2015-08-19 |
CN104849643B true CN104849643B (zh) | 2019-01-18 |
Family
ID=53849430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510248913.XA Active CN104849643B (zh) | 2015-05-15 | 2015-05-15 | 一种提高芯片去层次时均匀度的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104849643B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107738141A (zh) * | 2017-11-10 | 2018-02-27 | 上海华力微电子有限公司 | 一种芯片样品去层次的研磨方法 |
CN109406555B (zh) * | 2018-10-15 | 2021-12-07 | 上海华力微电子有限公司 | 一种样品去层次方法 |
CN110842769A (zh) * | 2019-11-19 | 2020-02-28 | 长江存储科技有限责任公司 | 一种用于提高芯片摩擦去层均匀性的装置 |
CN110931350B (zh) * | 2019-11-30 | 2024-05-14 | 闳康技术检测(上海)有限公司 | 一种芯片表面金属残留及沾污的清理方法 |
CN111883453B (zh) * | 2020-08-28 | 2021-11-12 | 长江存储科技有限责任公司 | 一种晶片的获取方法及半导体器件的失效分析方法 |
CN112345336B (zh) * | 2020-10-12 | 2023-02-03 | 上海华力集成电路制造有限公司 | 一种超小样品背面抛光处理的方法 |
CN113299573B (zh) * | 2021-04-28 | 2022-06-10 | 长鑫存储技术有限公司 | 晶圆研磨方法及晶圆失效分析方法 |
CN114354665B (zh) * | 2022-03-21 | 2022-05-17 | 晶芯成(北京)科技有限公司 | 一种失效芯片的剥层方法 |
CN116230528B (zh) * | 2023-03-24 | 2024-01-09 | 胜科纳米(苏州)股份有限公司 | 一种芯片去层方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW494449B (en) * | 2001-02-06 | 2002-07-11 | United Microelectronics Corp | Method for fabricating test piece of transmission electron microscope |
US6734427B1 (en) * | 2003-02-14 | 2004-05-11 | United Microelectronics Corp. | TEM/SEM sample preparation |
CN1927540A (zh) * | 2006-09-05 | 2007-03-14 | 大连理工大学 | 一种硬脆晶体薄基片研磨抛光的粘片方法 |
CN101996911A (zh) * | 2009-08-26 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 对栅氧化层进行失效分析的方法 |
CN102254844A (zh) * | 2010-05-21 | 2011-11-23 | 武汉新芯集成电路制造有限公司 | 一种存储器芯片位线失效分析方法 |
CN103994910A (zh) * | 2014-06-09 | 2014-08-20 | 上海华力微电子有限公司 | 小尺寸样品层次去除方法 |
CN105510523A (zh) * | 2014-09-25 | 2016-04-20 | 黄武 | 一种晶体三极管的失效分析方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6921719B2 (en) * | 2002-10-31 | 2005-07-26 | Strasbaugh, A California Corporation | Method of preparing whole semiconductor wafer for analysis |
-
2015
- 2015-05-15 CN CN201510248913.XA patent/CN104849643B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW494449B (en) * | 2001-02-06 | 2002-07-11 | United Microelectronics Corp | Method for fabricating test piece of transmission electron microscope |
US6734427B1 (en) * | 2003-02-14 | 2004-05-11 | United Microelectronics Corp. | TEM/SEM sample preparation |
CN1927540A (zh) * | 2006-09-05 | 2007-03-14 | 大连理工大学 | 一种硬脆晶体薄基片研磨抛光的粘片方法 |
CN101996911A (zh) * | 2009-08-26 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 对栅氧化层进行失效分析的方法 |
CN102254844A (zh) * | 2010-05-21 | 2011-11-23 | 武汉新芯集成电路制造有限公司 | 一种存储器芯片位线失效分析方法 |
CN103994910A (zh) * | 2014-06-09 | 2014-08-20 | 上海华力微电子有限公司 | 小尺寸样品层次去除方法 |
CN105510523A (zh) * | 2014-09-25 | 2016-04-20 | 黄武 | 一种晶体三极管的失效分析方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104849643A (zh) | 2015-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104849643B (zh) | 一种提高芯片去层次时均匀度的方法 | |
CN107738141A (zh) | 一种芯片样品去层次的研磨方法 | |
KR20140043278A (ko) | 웨이퍼의 가공 방법 | |
CN109545678A (zh) | 晶圆切割工艺 | |
CN106158580B (zh) | 晶圆减薄方法 | |
CN102664220B (zh) | Led晶片的切割方法和该方法所用保护片 | |
TWI603393B (zh) | 半導體裝置的製造方法 | |
CN112345336B (zh) | 一种超小样品背面抛光处理的方法 | |
CN113063641A (zh) | 一种提高芯片去层次时均匀度的方法 | |
CN104037076A (zh) | 一种芯片反向工艺的研磨样品制备方法 | |
CN104029112A (zh) | 一种芯片反向工艺的研磨方法 | |
CN111417491B (zh) | 晶片抛光设备的抛光垫以及用于其的制造方法 | |
US20200270174A1 (en) | Method for manufacturing disk-shaped glass substrate, method for manufacturing thin glass substrate, method for manufacturing light-guiding plate, and disk-shaped glass substrate | |
US20220155049A1 (en) | High power device fault localization via die surface contouring | |
JP2013116540A (ja) | 光学素子の製造方法 | |
CN110629171A (zh) | 一种试验机中使用的平面小规格溅射靶材的绑定方法 | |
US20230097254A1 (en) | Method of manufacturing fluorescent substance | |
CN112959211B (zh) | 晶圆处理装置和处理方法 | |
JP2016054192A (ja) | 半導体ウエハのダイシング方法 | |
TW201912308A (zh) | 拋光墊修整器 | |
Teo et al. | Targeted Silicon Ultra-thinning by Contour Milling for Advanced Fault Isolation | |
US20200405125A1 (en) | Manufacture of distal optics | |
JP2013116538A (ja) | 光学素子の製造方法及び検査治具 | |
TWI630985B (zh) | 拋光墊修整器的製造方法 | |
JP2024035984A (ja) | ウエーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |