KR20000062828A - 연마방법, 반도체 장치 및 반도체 장치 제조방법 - Google Patents

연마방법, 반도체 장치 및 반도체 장치 제조방법 Download PDF

Info

Publication number
KR20000062828A
KR20000062828A KR1020000012180A KR20000012180A KR20000062828A KR 20000062828 A KR20000062828 A KR 20000062828A KR 1020000012180 A KR1020000012180 A KR 1020000012180A KR 20000012180 A KR20000012180 A KR 20000012180A KR 20000062828 A KR20000062828 A KR 20000062828A
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor device
semiconductor
grinding wheel
substrate
Prior art date
Application number
KR1020000012180A
Other languages
English (en)
Inventor
카즈이신이치
시라세카즈오
모리타켄지
사사키히데아키
오다시마히토시
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20000062828A publication Critical patent/KR20000062828A/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0082Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material for supporting, holding, feeding, conveying or discharging work
    • B28D5/0094Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material for supporting, holding, feeding, conveying or discharging work the supporting or holding device being of the vacuum type
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B21MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21FWORKING OR PROCESSING OF METAL WIRE
    • B21F19/00Metallic coating of wire
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B21MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21FWORKING OR PROCESSING OF METAL WIRE
    • B21F27/00Making wire network, i.e. wire nets
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Dicing (AREA)

Abstract

본 발명은 반도체 장치 및 반도체 장치 제조 방법과 연마 방법에 관한 것으로써 웨이퍼의 표면(반도체 또는 기판)을 그라인딩 휠에 접촉하고 그것을 회전하는 것에 의해 연마되어진다.
그라인딩 휠은 회전속도가 N1 에서 제 1 방향으로 회전되어 진다. 웨이퍼는 회전속도가 N2 에서 제 1 방향과 반대방향인 제 2 방향으로 회전되어 지며 N2/N1 의 값은 0.006 ∼ 0.025 의 범위를 갖는다.
웨이퍼는 웨이퍼의 파손을 예방하기 위한 목적으로 핸들링 지그를 사용하는 것에 위해 수평 위치를 유지하는 동안 연마 과정으로 부터 다이싱 과정으로 이동되어 진다. 플래시 에칭 공정은 연마 공정의 마무리 단계에서 사용되어 질 수 있다.
상기와 같은 방법으로 화학 에칭 공정의 처리 없이 단지 연마 공정만을 사용하여 불화수소산과 질산 등의 폐화학용액을 생산하지 않아 생산 비용의 절감 및 환경친화적인 제품 생산이 가능하며, 30 ㎛ 까지 연마가 가능하여 박막으로 사용되는 반도체 장치인 IC 카드나 소형 이동 정보 처리 장치 등에 유용하게 사용될 수 있는 반도체 장치 및 반도체 장치 제조 방법과 연마 방법를 제시한다.

Description

반도체장치 연마방법 및 반도체장치 제도방법{GRINDING METHOD, SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 기판와 반도체 장치의 연마에 대한 기술과 반도체 장치의 제조에 대한 기술로 구성되어 진다. 더욱이 본 발명은 이동 전화 장비, 노트북과 IC카드, 전기 장치와 같은 이동 정보 처리 장치 등에 응용되는 전자적인 부분들을 포함하는 반도체 장치를 제조하는데 사용되는 웨이퍼와 반도체 기판재료의 표면을 연마 하는 마무리 단계에 효율적으로 응용할 수 있는 기술에 관련된 것이다.
반도체 장치 제조 방법은 웨이퍼의 배후 표면을 연마하는 연마 공정을 포함한다. 즉, 회로가 구성되는 웨이퍼의 뒷쪽 면을 뜻한다. 이 공정은 포토리소그래픽 기술을 사용하여 회로를 형성하는 공정과 다이싱 공정을 이용하여 웨이퍼를 각각의 반도체 장비로 절단해주는 공정의 전처리로서 이용되어진다.
웨이퍼는 500㎛ 의 두께를 가지는 회로 형성 공정에서 충분한 강도를 획득해야 하고 회로 형성 공정 후 압력이 가해져 움직이게 만드는 외부 저항에 견딜 수 있는 강도를 필요로 한다. 반도체 장비의 회로 기능 때문에 ICs와 LSIs 같은 것은 웨이퍼의 표면층의 두께가 수 마이크로미터 내외로 조정이 되어야 하고 웨이퍼의 필요 없는 부분은 작고 경량의 구조를 가지는 반도체 장비를 형성하기 위해 연마 하는 것으로 제거되어야 하며 반도체 장비가 요구하는 부분을 따라야 한다.
그림 10은 연마 방법과 예로써 보여준 인용 기술에 근거하여 반도체 장비를 제조하기 위한 방법을 나타낸 순서도이다. 종래 기술를 따르는 다음의 분석은 특히 그것과 관련된 것을 증명하기 위해서, 또는 문제점들의 발견과 문제점들의 원인 및 해결을 할 수 있는 발명의 부분이다. 반도체 장비 제조 방법은 반도체 기판의 표면 A(회로가 형성되어 지는 최초의 표면) 상에서 전자 회로를 형성하기 위해 S1 단계와 반도체 기판의 표면 B(두번째 면으로써 뒷면을 뜻함)를 조대하게 연마하기 위한 S2 단계와 반도체 기판의 표면 B 의 마무리 작업을 위한 S3 단계와 화학적 에챈트와 함께 반도체 기판의 표면 B 를 에칭하기 위한 S4 단계와 반도체 기판를 다이싱 하기 위한 S5 단계를 포함한다.
연마 공정에 대한 주요한 조건은 도 10 에서 보여주는 S2 단계와 S3 단계에서 실행되어 진다. 시각적으로 알 수 있는 연마 느낌은 도 10 에서 보여주는 공정 조건에 기재 되어진 대로 최종 연마 공정에 의해 마무리 되어지는 반도체 기판의 표면 B 에서 형성되어 진다. 도 10 에서 보여지는 조건에 의해 기재된 최종 연마 공정으로 마무리 되어진 반도체 기판는 아래에서 묘사되어지는 것처럼 낮은 휨강도를 가진다. 고로, 표면 B는 반도체 기판를 다이싱 하기 전에 S4 단계인 화학 에칭 공정에 의해 마무리 되어진다.
S4 단계에서 화학 에칭 공정은 반도체 기판의 실리콘을 용해하기 위해 회전 하는 반도체의 기판의 표면 B 상에 질산과 불화수소산의 혼합물인 에챈트를 분사하거나 떨어트릴 수 있다. 화학 에칭 공정은 장 기간 동안 충분히 부식되어야 하고 반도체는 상기 제품에 쓰이는 두께로 상기 공정을 끝내야 한다.
본 연마 기술은 최종 반도체 기판에 대해서 많은 시간이 투자되는 연마 기술로 부터 확실한 화학 에칭 공정을 요구하는 인용기술에 근거 한다. 예를 들어 화학 에칭 공정은 5 ㎛/min 정도의 부식 속도에서 반도체 기판의 표면 B 를 부식시킨다. 150 ㎛ 의 부식 허용 오차는 S3 단계에서 반도체 기판에 남겨 두며 그때 화학 에칭 공정은 하나의 반도체 기판를 완성하기 위해 30분 정도의 시간을 소요한다. 부식 허용 오차가 S3 단계에서 화학 에칭 공정에 대해 시간을 줄이기 위해서 감소되어 졌을 때, 반도체 기판의 강도는 감소 되어 지고 반도체 기판의 파손 가능성은 증가된다.
화학 에칭 공정은 불화수소산과 질산과 같은 화학 용액이 사용되어지기 때문에 폐용액 처리에 비용이 들어간다. 그것은 화학 부식-저항 측정도 해야 하는 화학 부식 공정과 관련한 공정설비가 있어야 가능하며 또한 화학-부식 측정은 가동 설비와 공정 설비의 제조 비용을 증가 시킨다.
반도체 기판가 화학 에칭 공정이 실행될 때, 반도체 기판의 다른 부분들도 상기와 다른 부식 속도로 부식이 되어진다. 그러므로 그것은 반도체 기판의 최종 두께를 제어하기가 힘들어진다. 예를 들어, 반도체 기판가 30㎛ 정도의 두께로 마무리 되어 졌을 때, 반도체 기판에서 여러 부분 사이의 두께의 차이는 중요한 문제로 대두될 것이다.
최종 연마 공정에 의해 약 30 ㎛ 의 두께로 마무리 되어진 반도체 기판는 낮은 휨강도를 갖는다. 예를 들어, 반도체 기판의 주변 지역에 미세한 결함이 존재한다면 다이싱 공정으로 이동 되는 순간 에도 보다 큰 크랙으로 진행될 수 있으며 결국에는 파괴될 수도 있다.
본 발명은 상기 종래 기술의 문제점을 해결하기 위한 것으로서, 단지 연마 공정만을 사용하여 반도체 기판의 두께를 감소시키는 유용한 기술을 제공하는 것이 본 발명의 첫 번째 목적이다.
본 발명의 두번째 목적은 반도체 기판의 두께가 감소되어 졌을 때, 작업의 생산량을 향상시키는 유용한 기술을 제공하는데 있다.
본 발명의 세번째 목적은 연마 공정시 반도체 기판의 크랙을 예방하기 위한 유용한 기술을 제공하는데 있다.
본 발명의 네번째 목적은 불화수소산 또는 질산과 같은 화학 용액을 사용하여 불필요한 폐화학용액을 제공하지 않아 화학 용액을 사용 시, 필요한 공정 설비인 화학 부식-저항 측정에 쓰이는 비용이 필요 없고 반도체 기판의 제작 비용도 감소시키는 유용한 기술을 제공하는데 있다.
본 발명의 다섯번째 목적은 두께 감소 공정에 의해 제작되어 지는 반도체 기판의 정밀한 두께 제어와 같은 유용한 기술을 제공하는데 있다.
본 발명에서 반도체 기판 연마 공정 시 반도체 기판의 표면은 반도체의 표면상에서 회전하는 회전 연마 휠 응용에 의해 연마되어 지며, 또한 회전 연마 휠과 같이 회전되어 진다. 기판의 표면은 반도체 기판와 접촉하여 고속도로 회전하는 그라인딩 휠 공정에서 미세한 결정립 연마제를 사용하여 마무리되어 진다. 반도체 기판는 그라인딩 공정 동안 반도체 기판내에서 감소되어진 응력 때문에 안정한 방법으로 처리되어 진다. 예를 들어, 결정립 넘버가 #4000(2 ∼ 4 사이의 범위를 갖는 결정립 크기)의 크기를 갖는 연마재와 결합하여 구성되어진 그라인딩 휠은 기판의 최종 단계에서 사용되어지고 그라인딩 휠은 반도체 기판에 그라인딩 휠의 하중을 주지 않고 드레싱 사이클을 최적화 하기 위해 고속도로 회전되어 진다. 반도체 기판의 두께는 그라인딩 공정의 종료를 결정하기 위해 계속적으로 측정이 되어진다.
본 발명은 반도체 장치를 제조하는데 있어서 위와 같이 언급한 방법으로 제조되어진다.
본 발명은 다이싱 공정에서 반도체 기판를 제품화 하기 전에 반도체 기판의 최종 단계에서 플래시 화학 에칭 공정의 사용을 포함할 수 있다. 화학 에칭 공정에서 두께의 허용 오차는 반도체 기판가 파괴되어 질 수도 있다는 그런 걱정 없이 최적화 되어질 수 있다. 반도체 기판는 단시간에 간단한 방법으로 실행되어지는 플래시 에칭에 의해 마무리 되어질 수 있다. 본 발명에서 반도체 기판 그라인딩 공정의 다양한 이점은 반도체 기판 그라인인딩 공정과 연계하여 제한된 플래시 화학 에칭의 사용까지도 함께 할 수 있다는 것이다.
또한 다른 관심 분야에서도 본 발명의 특징과 이점은 도면과 관련하여 최적의 실시예에 의한 세심한 묘사로 더욱 명백하게 보여질 것이다.
도 1 은 연마 방법과 본 발명을 최상적으로 구현하기 위한 반도체 장치의 제조에 대한 방법과 연마 방법의 공정을 보여주는 순서도이다.
도 2 는 실예와 비교하여 본 발명을 최상적으로 구현하기 위해 연마방법에 대한 비교조건을 표로 도시하였다.
도 3 은 본 발명의 최상적인 구현을 위해 연마 방법을 실행하기 위한 연마 기계의 투시도 이다.
도 4 는 연마 기계의 측면도 이다.
도 5 는 연마 기계의 부분적인 투시도 이다.
도 6 은 본 발명을 최상적으로 구현하기 위해 사용되어지는 지그의 기능을 도시한 부분도 이다.
도 7 은 연마 공정을 필요로 하는 대상물의 휨강도를 측정하기 위한 방법을 설명하기 위한 개념도이다.
도 8 은 실예와 비교하여 본 발명을 최상적으로 구현하기 위한 연마방법의 효율을 비교하는 그래프이다.
도 9 는 본 발명을 최상적으로 구현하기 위해 연마 방법의 효율을 도시한 그래프이다.
도 10 은 연마방법의 공정과 현존하는 문제점들에 대한 발명자의 분석에서 사용되는 인용기술인 반도체를 제조하기 위한 방법과 본 발명의 한 부분에 속하는 문제점들의 원인 분석의 순서도이다.
〈도면의 주요 부분에 대한 부호 설명〉
10 : 러프 그라인딩 축 20 : 마지막 그라인딩 축
31 : 첫 번째 그라인딩 휠 31a : 베이스
31b : 그라인딩 스톤 32 : 두 번째 그라인딩 휠
32a : 그라인딩 스톤 32b : 두 번째 그라인딩 휠
40 : 복수개의 작업 테이블 41 : 테이블 몸체
42 : 석션 플레이트 43 : 흡입 통로
50 : 석션 핸드 60 : 세팅 테이블
90 : 웨이퍼 91 : 보호 테이프
92 : 다이싱 테이프 100 : 핸들링 지그
100A : 첫 번째 핸들링 지그 100B : 두 번째 핸들링 지그
101 : 지그 몸체 102 : 석션 플레이트
103 : 흡입 통로 104 : 핸들
본 발명의 최상의 실시예는 도면을 참조하여 하기에서 묘사한다.
도1 은 본 발명을 최상적으로 구현하기 위해 그라인딩 방법과 반도체 장치의 제조에 대한 방법의 공정을 보여주는 순서도이며 도 2 는 실예와 비교하여 본 발명을 최상적으로 구현하기 위해 연마방법에 대한 비교조건을 표로 도시한 것이다.
도 3 은 본 발명의 최상적인 구현을 위해 연마 방법을 실행하기 위한 연마 기계의 투시도 이며 도 4 는 연마 기계의 측면도 이고 도 5 는 연마 기계의 부분 투시도 이며 도 6 은 본 발명을 최상적으로 구현하기 위해 사용되어지는 지그의 기능을 도시한 부분도 이다.
최상적으로 구현하기 위해 사용되는 그라인딩 기계는 도 3, 도 4 와 도 5 에서 묘사되어질 것이다.
그라인딩 기계는 첫 번째 축에서 러프 그라인딩 축(10) 과 두 번째 축에서 마지막 그라인딩 축을 포함하고 첫 번째 그라인딩 휠(31)은 러프 그라인딩 축(10)을 잡아주고, 두번째 그라인딩 휠(32)은 마지막 그라인딩 축(20)을 잡아주고, 흡입에 의해 반도체 기판(웨이퍼 90)를 고정하는 복수개의 공정테이블(40)과 복수의 공정테이블(40)를 지지하는 유용한 인덱싱 테이블(80) 위에 위치하는 각각의 공정테이블(40)은 러프 그라인딩 축(10)과 마지막 그라인딩 축(20) 및 웨이퍼 운반 위치 에 대응하여 각각의 위치가 연속적으로 위치하고, 세팅 테이블(60)은 작업에 들어 가지 않은 웨이퍼(90)을 잡아주고, 석션 핸드는 미처리된 웨이퍼(90)를 세팅 테이블(60)로 부터 인덱싱 테이블(80)로 이동을 시켜 주며, 처리가 된 웨이퍼는 인덱싱 테이블(80)로 부터 운반테이블(70)로 이동을 시켜준다. 작동 조건은 회전 방향과 회전 속도 및 러프 그라인딩 축(10)에서 각각의 축이동을 포함하고 마지막 그라인딩 축(20)은 독립적으로 결정되어지고 제어된다.
그라인딩 기계의 그러한 구성들은 컴퓨터를 포함하는 도 2 와 도 3 에서는 보여주지 않지만 제어 시스템에 의해 제어되어 진다. 러프 그라인딩 축(10), 마지막 그라인딩 축(20)과 공정테이블(40) 사이의 속도비는 제어시스템에 의해 설정되어지고 두께 측정 장치에 의해 최종 웨이퍼(90)의 두께 관리는 제어시스템에 의해 제어된다.
두께 측정 장치는 러프 그라인딩 축(10)과 마지막 그라인딩 축(20)과 연계하여 배치된다. 두께 측정 장치는, 그라인딩 휠(31, 32)에 의해 연마되고 러프 그라인딩 축(10)과 마지막 그라인딩 축(20)에 의해 고정이 되는, 각각의 웨이퍼 두께에 대한 변화를 레이저 간섭에 의해 1㎛ 이하 정확도 까지 측정할 수 있다.
도 4 에서 보여주는 것처럼 전동기(도 4 에는 없음)에 의해 임의의 속도에서 임의의 방향으로 회전이 가능한 각각의 작업 테이블(40), 또는 다공성 세라믹 재료의 평행 석션 플래이트(42), 또는 웨이퍼를 지지하기 위해 테이블 몸체(41)의 상부 표면에 마운트 되어진것을 포함한다. 테이블 몸체(41)는 도 4 에서 보여지지는 않지만 석션플레이트(42)에서 부분적인 진공을 만들기 위해 석션 플레이트(42)의 뒷면에 차례로 전달되는 외부 진공펌프와 연결된 흡입통로와 함께 제공되어진다.
작업테이블(40)의 석션 플레이트(42)는 예를 들어 0.1㎜ 또는 그보다 아래의 작은 값을 갖는 Δd에 의해 웨이퍼(90) 보다도 더욱 작은 석션 플레이트(42)의 반경과 같은 지름을 갖는다. 웨이퍼(90)는 석션 플레이트(42)와 접촉을 충분히 유지 시켜 주는 웨이퍼(90)의 전체 표면과 함께 균일하게 흡입하는 것에 의해 작업테이블(40) 상에서 안전하게 고정되어진다.
첫번째 그라인딩 휠(31)은 주변의 부분 그라인딩 휠에 공급되어 있다. 첫번째 그라인딩 휠(31)은 러프 그라인딩 축(10)을 고정하는 베이스(31a)가 있고 베이스(31a) 표면의 가장자리 주변에 이빨과 같은 형상을 띠며 고정된 상태로 배열된 부분적인 그라인딩 스톤(31a)이 여러개 있다.
첫번째 그라인딩 휠(31)의 부분적인 그라인딩 스톤(31b)은 ,예를 들어, 20 ∼ 60㎛의 결정립 크기의 범위를 같는 연마재 결정립의 그라인딩 스톤과 결합되어져 유리로 변화되어 진다. 그라인딩 기계의 작동조건의 예처럼 첫 번째 방향(시계방향)에서 러프 그라인딩 축(10)(축속도)의 회전속도는 2,000 ∼ 3,000 rpm 사이의 범위로 미리 결정되어지고 첫번째 방향과 마주 보는 방향(시계 반대 방향)인 두 번째 방향에서 작업테이블(40)의 회전속도는 100 ∼ 200 rpm 사이의 범위로 미리 결정되어지고 러프 그라인딩 축(10)의 이동 속도는 제어시스템에 의해 3∼8 ㎛/s 사이의 범위로 미리 결정되어진다.
두 번째 그라인딩 휠(32)은 주변의 부분 그라인딩 휠에 공급되어 지고 마지막 그라인딩 축(20)을 고정시켜 주는 베이스(32a)를 가지며 베이스(32a) 표면의 가장자리 주변에 이빨과 같은 형상을 띠며 고정된 상태로 배열된 부분적인 그라인딩 스톤(32b)이 여러개 있다.
두번째 그라인딩 휠의 부분적인 그라인딩 스톤은, 예를 들어, 2∼4㎛(결정립 넘버 #4000) 사이의 범위의 결정립 크기를 갖는 연마재 결정립의 수지 같은 그라인딩 스톤이다. 연마 기계의 작동조건의 예처럼 첫 번째 방향(시계방향)에서 마지막 그라인딩 축(20)(축속도)의 회전속도는 3,000 ∼ 7,000 rpm (주변 속도는 3,900 m/s) 사이의 범위로 설정되어지고 첫 번째 방향과 마주 보는 방향(시계 반대 방향)인 두 번째 방향에서 작업테이블(40)의 회전속도는 40 ∼ 150 rpm 사이의 범위로 설정되어지고 마지막 그라인딩 축(20)의 이동 속도는 제어시스템에 의해 0.3 ∼ 0.8 ㎛/s 사이의 범위로 설정되어진다.
본 발명에서 최상의 구현화를 하기 위한 연마 방법과 반도체 장치 제조에 대한 방법은 아래에서 기재되어진다.
두께 조정 연마 단계(러프 연마 단계)와 50 ㎛ 의 두께를 연마하는 마지막 연마 단계인 두개의 연마 단계에 의해 모든 전자 회로(아래에 기재한 미러 웨이퍼를 참조)들에 제공된 적이 없는 5 인치 지름 및 550 ㎛ 두께를 가지는 웨이퍼를 연마하는 연마 공정을 구성할 것이다. 그 결과로 웨이퍼(90)에 대한 연마 공정은 전자 회로(아래의 회로-베어링 웨이퍼 참조)에도 제공되어 졌고 회로-베어링 웨이퍼(90)의 미리 결정된 효과를 얻기 위한 조건은 기술되어질 것이다.
5 인치 지름 및 550 ㎛ 두께를 가지는 미러 웨이퍼는 러프 그라인딩 축(10)에 고정된 첫 번째 그라이딩 휠(31)에서 70 ∼ 75 ㎛ 범위 사이의 두께가 연마되어지고 부분적인 그라인딩 스톤(31b)에서 처럼 #600 정도인 그래인 넘버(20 ∼ 30 ㎛ 사이의 결정립 크기)의 그라인딩 스톤에 결합되어 유리로 변화되어져 제공된다. 러프 그라인딩 축(10)은 2,000∼3,000rpm 의 회전 속도로 첫 번째 방향으로 회전되어 지고 작업테이블(40)은 100 ∼ 200 rpm 의 회전 속도로 두 번째 방향으로 회전되어지고 러프 그라인딩 축(10)은 3 ∼ 8 ㎛/s 의 범위로 회전을 하면서 미러 웨이퍼(90)의 두께에 수평한 방향으로 움직인다. 그 결과로 미러 웨이퍼(90)는 마지막 그라인딩 축(20)을 고정시켜 주는 두 번째 그라인딩 휠(32)에서 50 ㎛ 의 두께가 연마되어고 부분적인 그라인딩 스톤(32b)에서 #4000 정도의 결정립 넘버(2 ∼ 3 ㎛ 사이의 결정립 크기)의 수지 같은 그라인딩 스톤이 제공되어진다. 마지막 그라인딩 축(20)은 6,000 rpm의 회전속도에서 첫번째 방향으로 회전되어지고 공정테이블(40)은 150 rpm 의 속도에서 회전되어지고 마지막 그라인딩 축(20)은 0.3 ∼ 0.8 ㎛/s 사이의 속도에서 미러 웨이퍼(90)의 두께에 평행한 방향으로 유도되어진다. 앞서 말한 공정 조건은 연마 조건 A가 참조될 것이다.
5 인치 지름 및 550 ㎛ 두께를 가지는 미러 웨이퍼(90)는 러프 그라인딩 축(10)에 고정된 첫 번째 그라인딩 휠(31)과 함께 70 ∼ 75 ㎛ 사이의 두께가 연마되어 지고 부분적인 그라인딩 스톤(31b)에서 #600인 결정립 넘버(20 ∼ 30 ㎛ 사이의 결정립 크기)의 그라인딩 스톤과 결합되어 유리로 변형되어져 제공된다. 러프 그라인딩 축(10)은 2,000 ∼ 3,000 rpm 사이의 회전 속도로 회전되어 지고 작업테이블(40)은 100 ∼ 200 rpm 사이의 회전 속도로 회전되어지고 러프 그라인딩 축(10)은 3 ∼ 8 ㎛/s 사이의 범위로 회전을 하면서 미러 웨이퍼상(90)에 적용되어진다. 그 결과로 미러 웨이퍼(90)는 마지막 그라인딩 축(20)을 고정시켜 주는 두번째 그라인딩 휠(32)에서 50 ㎛ 의 두께가 연마되어고 부분적인 그라인딩 스톤(32b)에서 #4000 정도의 결정립 넘버(2 ∼ 4 ㎛ 사이의 결정립 크기)의 수지 같은 그라인딩 스톤이 제공되어진다. 마지막 그라인딩 축(20)은 6,000 rpm의 회전속도에서 회전되어지고 작업테이블(40)은 40 rpm 의 속도에서 회전되어지고 마지막 그라인딩 축(20)은 0.3∼0.8 ㎛/s 사이의 속도에서 미러 웨이퍼(90)의 두께에 평행한 방향으로 적용되어진다. 앞서 말한 공정 조건은 연마 조건 B 가 참조될 것이다.
연마시간은 연마 조건 A 와 B 가 산정된 것을 따르는 연마 공정에 의해 미러 웨이퍼를 연마해야 한다. 러프 그라인딩 축을 사용하여 두께를 조정하는 연마 단계에서 최대 연마 시간은 160초(≒(550 - 70)/3)이다. 마지막 그라인딩 축을 사용한 마지막 연마 단계 에서 최대 그라인딩 시간은 64초(≒(75 - 50)/0.3)이다. 그러므로 550 ㎛ 두께를 가지는 미러 웨이퍼는 각각의 연마 조건인 A 또는 B 를 따르는 연마 공정에 의해 4분 동안 미러 웨이퍼 두께의 50 ㎛ 까지 연마되어질 수 있다. 최종 표면의 조건과 최상의 구현화의 연마 공정에 의해 연마되어지는 미러 웨이퍼의 휨강도는 위에서 언급된 인용기술을 사용하여 30분 또는 그 이상이 소요되는 화학 에칭에 의해 마무리된 미러 웨이퍼의 그것보다도 결코 떨어지지 않는다.
최상의 구현화로 연마되는 조건 A 와 B 를 따르는 연마 공정에 대한 연마 스톤과 미러 웨이퍼를 보호하기 위한 보호 테잎과 석션에 의해 미러 웨이퍼를 고정시키는 방법을 아래에 기재되어질 것이다.
위에서 언급 하였던 것처럼 그라인딩 기계는 즉, 첫 번째 축인 러프 그라인딩 축과 두 번째 축인 마지막 그라인딩 축이 제공되어 진다. 러프 그라인딩 축(마지막 그라인딩 축)에 고정되는 그라인딩 휠은 주변의 부분 그라인딩 휠에 제공되고 러프 그라인딩 축에 고정되는 지름이 209 ㎜ 인 베이스가 있고 베이스(31a, 32a) 표면의 가장자리의 주변 지역에 폭이 3 ㎜ , 길이가 20 ㎜ , 높이가 4 ㎜ 로 배열된 이빨 모양과 같은 여러개의 부분적인 그라인딩 스톤(31b, 32b)을 가진다.
미러 웨이퍼(90)를 보호하는 보호 테이프(91)는 자외선-필러블 테이프이고 두께가 100 ∼ 150 ㎛ 범위 사이의 베이스 테이프(31a, 32a)를 가지며 30 ∼ 50 ㎛ 정도의 두께인 점착성이 있는 층을 가진다. 보호 테이프(91)의 총두께는 130 ∼ 200 ㎛ 사이의 범위를 가진다. 보호 테이프(91)는 기포나 미러 웨이퍼(90)와 보호 테이프(91) 사이에 존재하는 먼지와 같은 외부 물질을 없게 하기 위해 롤러로 미러 웨이퍼(90)에 보호 테이프(91)를 누르는 것으로 균일하게 부착한다.
미러 웨이퍼(90)를 연마할 때, 미러 웨이퍼(90)는 작업테이블(40)에 있는 테이블 몸체(41)의 표면에 깊숙이 박힌 것처럼 보이는 다공성 세라믹 재료로 구성된 석션 플레이트(42)에 접촉되어 있는 미러 웨이퍼(90)의 저표면에 점착된 보호테이프(91)와 함께 작업 테이블(40)에 올려놓으며 미러 웨이퍼(90)는 흡입에 의해 고정된다.
석션 플레이트(42)는 흡입 기공이 분포된 표면인 석션 표면을 가지며 단지 5인치의 지름을 갖는 미러 웨이퍼(90)를 끌어당기는 석션 플레이트(42)와 같은 크기로 구성되어진다. 위에서 언급하였던 것처럼 미러 웨이퍼(90)는 석션 플레이트(42) 위에 위치되어지며 영역은 0.1 ㎜ 내에서 석션 플레이트(42)의 영역 범위 밖으로 연장되어진다. 그러므로 미러 웨이퍼(90)의 주변 지역은 연마공정을 하는 동안 작업 테이블(40) 위의 흡입에 의해 안전하게 고정되어진다.
최상의 구현화를 따르는 연마 조건 A 와 B 와 인용기술을 따르는 연마 조건 1 과 2 는 도 2 에서 비교 되어 보여진다.
앞서 말한 연마 공정에 의해 연마되어진 미러 웨이퍼(40)는 다이싱 공정에 의해 3.3 ㎟ 의 칩으로 분할되고 휨강도(비교값)가 비교되어졌다. 최상의 구현화를 따르는 연마 공정에 의해 연마되어진 미러 웨이퍼(40)는 다이싱 테이프(92)에 부착되고 동일한 조건하에 다이싱 공정을 수행하며 기계적인 특성이 평가되어졌다. 최종 연마 단계에 의해 연마되어진 50 ㎛ 두께의 미러 웨이퍼(90)로 부터 보호 테이프(91)를 제거하고 다이싱 테이프(92)를 동일한 웨이퍼(90)에 붙일 때, 벗겨진 상태의 미러 웨이퍼(90)를 만져서는 안된다. 흡입에 의해 웨이퍼(90)를 고정하는 유용한 웨이퍼 핸들링 지그(100)에 의해 수평지역에 고정되는 미러 웨이퍼(90)는 다음 공정으로 이동하는 동안 웨이퍼(90)에 크랙이 가는 것이 예방되어 진다.
도 6 은 본 발명을 최상적으로 구현하기 위해 사용되어지는 웨이퍼 핸들링 지그(100)의 기능을 도시한 부분도 이다. 웨이퍼 핸들링 지그(100)는 지그 몸체(101)의 표면에 형성된 패인 곳에 박힌 다공성 세라믹 재료와 같이 구성된 석션 플레이트(102)와 지그 몸체(101)의 표면에 형성된 패인 곳 속에 개방된 흡입 통로와 지그 몸체(101)의 다른 표면에 부착된 핸들(104)과 함께 제공되어지는 지그 몸체(101)를 가진다. 흡입 통로(103)는 도 6 에서 보여지는 것처럼 진공재료와 연결되어진다. 연마 공정으로 부터 다이싱 공정으로 이동이 되어질때 두개의 핸들링 지그(100)인 첫 번째 웨이퍼 핸들링 지그(100A)와 두 번째 웨이퍼 핸들링 지그(100B) 두개가 사용되어진다.
도 6 의 왼쪽에 위치하는 부분 도면에서 보여지는 것처럼 연마되어진 후 운반 테이블(70) 위나 운반 위치에 있는 작업테이블(40) 위에 마운트 되어진 미러 웨이퍼(90)는 수평 지역이 유지되는 동안 흡입에 의해 석션 플레이트(102)에 끌어 당겨지는 연마된 표면과 함께 첫번째 웨이퍼 핸들링 지그(100A)와 함께 고정되어진다. 그리고 그때, 보호 테이프(91)는 미러 웨이퍼(90)로 부터 제거되어진다. 두 번째 웨이퍼 핸들링 지그(100B)는 첫 번째 웨이퍼 핸들링 지그(100A)에 의해 고정되는 미러 웨이퍼(90)의 맞은편에 위치한다. 미러 웨이퍼(90)는 첫 번째 웨이퍼 핸들링 지그(100A)로 부터 두 번째 웨이퍼 핸들링 지그(100B)로 옮겨지며 보호 테이프(91)를 제거함으로써 노출되어지는 미러 웨이퍼(90)의 표면(노출된 면에 전자회로가 형성됨)은 효과가 없는 첫 번째 웨이퍼 핸들링 지그(100A)의 흡입에 의해 두 번째 웨이퍼 핸들링 지그(100B)의 석션 플레이트(102)와 효과가 있는 두 번째 웨이퍼 핸들링 지그(100B)의 흡입에 의해 접촉한다.(도 6 의 중앙에 위치하는 부분도면 참초)
두 번째 웨이퍼 핸들링 지그(100B)에 의해 수평 위치로 고정되는 미러 웨이퍼(90)의 연마된 표면은 노출되어진다. 다이싱 테이프(92)는미러 웨이퍼(90)의 노출된 연마 표면에 붙여진다. 그때, 두 번째 웨이퍼 핸들링 지그(100B)상에서 흡입에 의해 수평 위치로 고정이 되는 미러 웨이퍼(90)는 두 번째 웨이퍼 핸들링 지그(100B)로 부터 다이싱 테이블(150})으로 이동 되어진다. 두 번째 웨이퍼 핸들링 지그(100B)의 흡입은 다이싱 테이블(92)의 지지 표면에 접촉하는 다이싱 테이프(92)와 함께 다이싱 테이블(150)상에서 흡입에 의해 안전하게 고정이 되야 하는 웨이퍼(90)에 효과가 없다.(도 6 에서 오른쪽 부분도면 참조)
휨강도는 도 7 에서 보여주는 것처럼 휨강도 평가 법칙을 사용하여 측정하였다. 즉, 하중은 두개의 받침대에 의해 지지되는 미러 웨이퍼(90)의 중앙 표면에 집중될 것이며 하중(브레이킹 포스 F)은 미러 웨이퍼(90)가 파괴 되었을 때 측정되였다. 그리고 휨강도는 측정된 브레이킹 포스 F 를 사용하여 계산하였다. 측정된 결과는 도 8 에서 보여준다. 도 8 은 누적률과 다양한 N2/N1 에 대해 상대적인 휨강도 사이의 비교를 보여준다. 본 값은 비교값을 보여주는 도 7 에 도시된 휨강도 평가 법칙을 사용하여 계산하였다.본 값은 연마된 미러 웨이퍼(90)의 표면을 지지하는 것으로 측정된 값을 도시한 도 8 에서 보여준다. 도 8 에서 선 (1) 과 (2) 는 상대적인 연마 조건 1 과 2 를 따르는 연마 공정에 의해 연마되 실리콘 웨이퍼(칩)의 측정된 데이타를 가리키고 그래프 A 와 B 는 최상의 구현화를 위한 연마 조건 A 와 B 를 따르는 연마 공정에 의해 연마 되어진 미러 웨이퍼(90)의 데이타를 가리킨다.
도 8 로부터 명백하게 알 수 있는 것처럼 마지막 그라인딩 스톤은 결정립 넘버가 #2000 인 수지같은 그라인딩 스톤이며 그라인딩 휠의 회전 속도 N1 은 3,000 rpm(3,000 rpm 은 주변의 속도인 1850 m/min 과 같은 속도이다)이고 웨이퍼의 회전속도 N2는 150 rpm 이고 속도비 N2/N1 은 0.05 인 상대적인 연마조건을 따르는 연마 공정에 의해 연마된 실리콘 웨이퍼의 휨강도는 속도비가 N2/N1 은 0.06 이고 미러 웨이퍼의 휨강도가 반인 연마 조건 B 를 따르는 연마 공정에 의해 연마된 미러 웨이퍼 보다도 더 작다. 더욱이 화학 에칭 공정에 의해 마무리된 상대적인 실예에서 웨이퍼의 휨강도의 평균값은 도 10 인 1120 에서 보여주는 반도체 장치 제조 방법도 포함하고 1090 인 최상의 구현화를 위한 연마 조건 A 와 B 를 따르는 연마 공정에 의해 연마되어진 미러 웨이퍼의 휨강도는 상대적인 예에서 웨이퍼 휨강도의 평균값은 거의 같다.
더욱이 발명자들은 #4,000의 결정립 넘버인 수지 같은 그라인딩 스톤(32b)인 그라인딩스톤을 갖는 조건 A 와 B 와는 달리 최상의 구현화 조건을 따르는 마지막 연마 공정에 의해 연마되어진 미러 웨이퍼의 휨강도가 측정되었고 마지막 단계의 그라인딩 축(20)의 회전속도 N1 은 3,000 rpm ∼ 7,000 rpm 사이의 범위이고 미러 웨이퍼(90)의 회전속도 N2 는 40 rpm ∼ 150 rpm 사이의 범위이며 N2/N1 비는 0.006 ∼ 0.025 이고 측정된 휨강도는 연마 조건 A 와 B 를 따르는 연마 공정에 의해 연마된 미러 웨이퍼(90)와 동일하다.
전자회로(하기의 회로-베어링 웨이퍼를 참조)로 제공되는 웨이퍼의 제조공정은 도 1 를 참조하여 묘사되어질 것이다.
미러로 마무리된 회로-베어링 표면 즉, 표면 A 를 가지는 벌크 웨이퍼인 웨이퍼는 201 단계에서 미리 결정된 웨이퍼 제조 공정에 의해 제조되어진다. 반도체 장비의 대부분을 차지하는 다수의 전자 회로들은 202 단계에서 처럼 공용된 포토리소그래픽 기술를 이용한 웨이퍼 공정에 의해 벌크 웨이퍼의 표면 A 상에서 규칙적이고 주기적인 방식으로 동시에 형성되어진다.
전자회로(회로-베어링 웨이퍼(90))로 형성된 웨이퍼는 203 단계에서 검사과정을 필요로 하고 회로-베어링 웨이퍼(90)로 형성되는 다수의 반도체 장비는 불량품으로 부터 성능이 좋은 반도체 장비를 구별하기 위해 프로빙에 의해 테스트 되어진다. 보호 테이프(91)는 204 단계에서 회로-베어링 웨이퍼(90)의 표면 A 에 적용되어진다.
회로-베어링 웨이퍼(90)는 작업테이블(40)의 테이블 몸체(41)의 표면에 깊숙이 박힌 것처럼 보이는 다공성 세라믹 재료로 구성된 석션 플레이트(42)에 접촉한 미러 웨이퍼(90)의 저표면에 점착된 보호테이프(91)와 함께 작업 테이블(40)에 올려놓으며 회로-베어링 웨이퍼(90)는 흡입에 의해 고정된다.
회로-베어링 웨이퍼(90)는 205 단계에서 두께 조정 그라인딩 공정(러프 그라인딩 공정)을 필요로 한다. 550 ㎛의 두께와 5 인치의 지름을 갖는회로-베어링 웨이퍼(90)는 러프 그라인딩 축(10)에 고정되는 첫 번째 그라인딩 휠(31)과 함께 70∼ 75㎛사이의 두께 까지 연마되어질 수 있고 부분적인 그라인딩 스톤(31b)에서 그래인 넘버(결정립 크기가 20 ∼ 30 ㎛ 사이의 크기)가 #600 인 그라인딩 스톤과 결합하여 유리로 변형되어져 제공되어진다. 예를 들어 러프 그라인딩 축(10)은 2,000 ∼ 3,000rpm 사이의 회전 속도로 첫번째 방향으로 회전되어 지고 작업테이블(40)은 100 ∼ 200rpm 사이의 회전 속도로 두번째 방향으로 회전되어지고 러프 그라인딩 축(10)은 3 ∼ 8 ㎛/s 사이의 범위로 회전을 하면서 미러 웨이퍼(90)상에 적용되어진다.
그때, 회로-베어링 웨이퍼(90)는 206 단계에서 마무리 공정을 필요로 한다.회로-베어링 웨이퍼(90)는 첫번째 그라인딩 축(20)에 고정된 두 번째 그라인딩 휠(32) 과 함께 50 ㎛ 까지 연마되어질 수 있고 부분적인 그라인딩 스토(32b)에서 #4000 의 그래인 넘버(결정립 크기가 2 ∼ 4 ㎛ 사이)인 수지같은 그라인딩 스톤이 제공되어진다. 마지막 그라인딩 축(20)은 3,000 ∼ 7,000 rpm 사이의 범위를 갖는 회전속도에서 첫 번째 방향으로 회전되어지고 작업 테이블(40)은 40 ∼ 150 rpm 사이의 범위를 갖는 회전속도에서 두 번째 회전방향으로 회전되어지고 마지막 그라인딩 축(20)은 0.3 ∼ 0.8 ㎛/s 사이의 범위를 갖는 회전 속도로 미러 웨이퍼(90)의 두께에 평행한 방향으로 진행되어진다. 예를 들어 마지막 그라인딩 축(20)이 6,000 rpm 으로 회전되어지고 작업 테이블(40)이 150 rpm 으로 회전되어지고 마지막 그라인딩 축(20)이 0.3 ∼ 0.8 ㎛/s 사이의 범위를 갖는 회전 속도로 미러 웨이퍼(90)의 두께에 평행한 방향으로 진행되어진다.(연마 조건 A) 양자 택일로 마지막 그라인딩 축(20)이 6,000 rpm 의 속도로 회전되어지고 작업 테이블(40)이 40 rpm 으로 회전되어지고 마지막 그라인딩 축(20)이 0.3 ∼ 0.8 ㎛/s 사이의 범위를 갖는 회전 속도에서 회로-베어링 웨이퍼상에 적용되어진다.(연마 조건 B)
그 결과로, 도 6에서 도시되어진 것처럼 웨이퍼를 조작하기 위해 207a 부터 207d 까지 포함하는 207 단계는 보호 테이프(91)를 제거하고 회로-베어링 웨이퍼에 다이싱 테이프를 붙이고 웨이퍼를 다이싱 공정으로 이동하는 207 단계를 실행한다. 즉, 마지막 연마 공정에 의해 연마된 50 ㎛ 두께의 회로-베어링 웨이퍼(90)로 부터 보호 테이프를 제거할 때, 회로-베어링 웨이퍼(90)는 벗겨진 상태로 만져서는 안된다. 웨이퍼 핸들링 지그(100)에 의해 수평 위치로 고정된 회로-베어링 웨이퍼(90)은 다음 공정으로 이동하는 동안 웨이퍼에 크랙이 가지 않게 조작하여야 한다.
회로-베어링 웨이퍼(90)는 다이싱 테이프를 붙이고 208 단계에서 다이싱 공정을 필요로 한다. 회로-베어링 웨이퍼(90)는 다이싱 공정에 의해 3.3 ㎟ 의 칩(반도체 장비)으로 분할되어진다.
203 단계에서 검사과정에 의해 선택된 고품질 반도체 장비는 209 단계에서 알맞게 봉입하고 포장하는 등의 포장 과정을 필요로 한다. 상기의 작업이 필요로 할 때, 칩을 포장하여 제작되는 포장품는 210 단계에서 선적하기 전에 테스트 되어지고 테스트에 통과된 포장품은 211 단계에서 선적되어진다.
위의 208단계의 다이싱 공정에서 발명자는 휨강도(비교값)를 측정하고 위에서 언급한 연마 조건을 따르는 연마 공정에 의해 연마된 회로-베어링 웨이퍼(90)의 상대적인 휨강도 값을 확인하였던 발명자들은 도 10 에서 보여지는 것처럼 반도체 장비 제조 방법의 인용에 포함된 화학 에칭 공정에 의해 처리된 웨이퍼의 값은 대체로 동일하였다.
도 9 는 N2/N1 비에서 휨강도(상대적인 값)의 의존도를 보여준다.
도 9 를 참조하여 0 ∼ 0.05 사이의 범위를 갖는 각각의 N2/N1 에 대응하는 최상의 구현화로 진행된 연마공정에 의해 연마된 회로-베어링 웨이퍼(90)의 휨강도(상대적인 값)은 마지막 그라인딩 스톤이 결정립 넘버가 #2000 인 수지같은 그라인딩 스톤이고 그라인딩 휠의 회전속도 N1 이 3,000 rpm 이고 웨이퍼의 회전속도 N2 가 150 rpm 이고 N1/N2 의 비가 0.05 인 상대적인 연마 조건을 따르는 연마공정에 의해 연마된 웨이퍼의 휨강도의 평균값보다도 더욱 높다.
N2/N1 비에서, 최상의 구현화를 따르고 N2/N1 비가 0.006∼0.025 사이면 더욱 안정하다. 즉, N2/N1 비가 0.025 이면 휨강도를 안정화 시키는 (1) 공정 조건으로 부터 획득되어지고 처리된 웨이퍼의 휨강도를 보증하는 (2) 공정 조건은 상대적인 연마조건 1 과 2 를 따르는 연마 공정에 의해 연마된 웨이퍼의 휨강도의 평균값 보다도 낮지 않았다. N2/N1 비가 0.006 은 경제적인 공정조건으로 정의되어지고 설비 비용의 관점에서 실제적으로 실행할 수 있는 연마 공정은 설비의 강도가 고회전 속도로 회전할 시 마지막 그라인딩 축(20)의 회전으로 부터 야기되는 마지막 그라인딩 축의 휨을 예방하기 위해 강화되어 졌을때 향상된다.
위에서 언급된 연마 조건을 따르는 연마 공정에 의해 연마된 회로 베어링 웨이퍼(90)의 두께는 50 ± 5 ㎛ 사이 이다. 즉, 회로-베어링 웨이퍼(90)는 5 ㎛ 내의 오차를 갖는 정밀한 두께를 구성한다. 화학 에칭에 의해 마무리된 상대적인 예에서 웨이퍼의 두께 사이에 범위의 차이점이 있으면 최상의 구현화를 위한 연마 공정에 의해 연마된 회로-베어링 웨이퍼(90)의 두께에 차이가 있는 2 번째에서 4 번째 까지 이다 그 이유로 회로-베어링 웨이퍼의 두께는 연마 공정동안 계속적으로 측정이 되어질 수 있고, 화학 에칭 공정의 결과를 결정하고 웨이퍼의 두께를 조정하기에 어려움이 있는 반면에 상기의 연마 공정의 결과는 철저하게 예측이 가능하다. 더욱이 최상의 구현화를 위한 연마 공정에 의해 연마된 회로-베어링 웨이퍼(90)에서 형성된 전자회로는 정상적으로 작동한다.
최상의 구현화를 따르기 위한 연마공정에 의해 연마된 표면의 외관과 그것의 휨강도 만큼 최상의 구현화를 위해 위에서 언급한 연마 조건을 따르는 연마공정에 의해 연마된 회로-베어링 웨이퍼의 물리적인 특성들은 상대적인 연마 조건 1 과 2를 따르는 연마 공정에 의해 연마된 웨이퍼와 명확한 차이를 보인다.
(1) 최상의 구현화를 따르기 위한 연마 조건 A 와 B 를 따르는 연마공정에 의해 연마된 회로-베어링 웨이퍼(90)의 표면은 광택이 매우 미려하며 툴마크는 거의 형성되지 않는다. 광택이 미려한 표면을 형성하는 효과에서 더욱 우수한 조건은 연마 조건 A가 가장 우수하고 그 다음이 연마 조건 B 이며 연마 조건 B 보다 더욱 떨어지는 상대적인 연마 조건 1 이며 제일 좋지 않는 것은 상대적인 연마 조건 1 이다. (표면의 거침에서 데이타를 가지고 연마된 표면의 외관의 대응은 0.448 ∼ 0.553 의 범위를 갖는 Rmax 와 0.12 ∼ 0.15 의 범위를 갖는 Ra 에서 레이저 옵티컬 서피스 러프니스 테스터에 의해 측정이 될 수 없었다.)
(2) 라만 분석에 의해 얻어진 인텐서티 아웃풋의 평균치는 위에서 언급된 연마 조건을 따르는 연마 공정에 의해 연마된 표면에 대해 500 ∼ 600 사이의 범위 였고 상대적인 연마 조건 1 를 따르는 연마 공정에 의해 연마된 표면에 대해 300 정도의 범위였다.
화학 에칭에 의해 마무리된 표면에 라만 분석에 의해서 결정된 인텐서티 아웃풋은 1500 정도 이다. 그것은 화학 에칭에 의해 마무리된 표면은 높은 인텐서티를 가지는데 그 이유는 표면에 형성된 스크래치가 화학 에칭에 의해 제거되어지고 결정면은 완전하게 노출되어지 때문이다. 고로, 이것은 상대적인 연마 조건 1 를 따르는 연마 공정에 의해 연마된 표면에 대해 300 정도의 인텐서티 아웃풋 보다도 더욱 큰 인텐서티 아웃풋을 가지고 위에서 언급한 최상의 구현화를 따르는 연마 공정에 의해 형성된 화학 에칭 공정에 의해 마무리된 표면에서 1500 정도의 인텐서티 아웃풋보다도 더욱 작다고 라만 분석을 통해서 추측되어진다.
상기에서 언급한 회로-베어링 웨이퍼(90)는 15 ㎛ 정도 높이의 융기가 제공되어진다. 높이에 의존하는 융기는 회로-베어링 웨이퍼에 형성되었고 전자회로의 배열은 회로-베어링 웨이퍼(90)에 형성되었고 연마재 결정립이 #600 이나 #2000 인 그라인딩 스톤은 205 단계에서 #360 의 연마재 결정립을 갖는 그라인딩 스톤 대신에 사용되어질 수 있고 표면은 연마재 결정립이 #4000 인 그라인딩 스톤을 사용하여 마지막 연마에 대해 206 단계에서 마무리 되어질 수 있다. 회로-베어링 웨이퍼(90)의 표면 B 의 연마에 대해 205 단계와 206 단계를 끝낸 후에 표면 B 는 플래시 화학 에칭 공정에 의해 마무리 되어질 수 있다. 최상의 구현을 위한 연마 조건를 따르는 연마 공정은 회로-베어링 웨이퍼(90)가 두께 감소나 회로-베어링 웨이퍼(90)의 크랙 때문에 깨질수 도 있다는 그러한 걱정 없이 화학 에칭 공정에 의해 수 분내에 부식되어질수 있는 부식 허용치를 남도록 회로-연마 웨이퍼(90)를 부식할 수 있다.
최상의 구현화에 의하여, 연마에 의해 감소된 무게를 가지는 얇은 웨이퍼가 작업을 하는 동안 수평 위치에 있기 때문에 웨이퍼의 파괴는 예방되어지고 반도체의 생산량은 확실하게 향상될 수 있다.
회로-베어링 웨이퍼(90)의 두께가 조절 되어지기 때문에 회로-베어링 웨이퍼(90)의 표면은 비용도 증가하고 일정의 시간을 요하는 화학 에칭 없이 최상의 구현화를 따르는 연마 공정만 실행하면 만족하게 마무리 되어질 수 있고 완성된 회로-베어링 웨이퍼(90)는 최상의 품질을 유지하며 휨강도에서 반도체 장비는 아주 우수한 생산품으로 제조되어 지고 비용도 감소되어진다.
앞에서도 언급 하였던 것처럼 회로-베어링 웨이퍼(90)가 30 ㎛ 까지 연마되어 질 수 있어 박막으로 사용되는 반도체 장치(칩)인 IC 카드나 소형 이동 정보 처리 장치 등은 유용하게 사용될 수 있고 또한 저비용으로 생산이 가능하다.
회로-베어링 웨이퍼(90)가 최상의 구현화에 의한 연마 공정으로 50 ㎛ 내의 박막으로 제작될 수 있기 때문에 회로-베어링 웨이퍼(90)로 부터 반도체 장비(칩)는 매우 얇다. 그러므로, 작동을 하는 동안 반도체 장비의 연마된 표면을 통한 열손실 효율이 더욱 향상되었으며 작동 속도의 향상으로 저비용인 면에서 상대적으로 증가하였다.
상기에서 언급한 확실한 효율은 최상의 구현화에 의해 얻어질 수 있다.
(1) 웨이퍼의 표면(반도체 기판)이 에챈트와 같은 폐용액의 처리를 요구하는 화학 에칭 처럼 그러한 과정이 필요 없기 때문에 단지 연마 공정에 의해 마무리 되어지며 환경적인 면에서도 근심을 요하지 않는다.
(2) 웨이퍼를 연마하는 연마 공정에서 에챈트나 화학 에칭 공정과 관련한 화학 부식-저항 측정기 및 제반 설비가 필요 없어 비용을 획기적으로 줄일 수 있다.
(3) 웨이퍼는 ± 5 ㎛ 내의 허용 오차로 아주 정밀한 두께로 연마가 가능한 반면에 화학 에칭 공정에 의해 완성된 웨이퍼의 두께 정밀도는 10 ㎛ 이다. 따라서 최상의 구현화의 연마 공정에 의해 연마된 웨이퍼는 고품질 상품을 확실하게 보장한다.
(4) 연마의 공정 효율은 화학 에칭 보다 현저하게 향상되었기 때문에 고생산성과 저비용으로 제품을 연마할 수 있다.
(5) 최상의 구현화에 의한 연마 공정은 웨이퍼의 두께를 50 ㎛ 또는 그 이하로 연마가 가능할 수 있을 뿐만 아니라 100 ∼ 400 ㎛ 사이의 지름을 갖는 웨이퍼의 연마도 크랙이 진행되는 등의 위험한 상황을 최소한으로 줄여서 고품질의 표면을 가지는 완성품으로의 제작이 가능하다.
(6) 50 ㎛ 또는 그 이하의 두께를 가지는 반도체 박막 장비(칩)는 소형으로 사용되어지는 IC 장비나 경량을 필요로 하는 이동 전자 장비에 유용하게 사용되어진다.
(7) 50 ㎛ 또는 그 이하의 두께를 가지는 반도체 박막 장비(칩)는 최상의 구현화를 따르는 연마 공정으로 연마된 웨이퍼의 얇은 표면때문에 열손실에 대해 향상된 성능이 기대되어진다.
(8) 제품이 화학 에칭을 사용한 마지막 공정을 요구할 때, 최상의 구현화를 따르는 연마 공정은 작은 에칭 허용 오차를 제공하도록 하는 웨이퍼의 연마를 가능하게 하고 웨이퍼의 표면은 인용기술보다 경제적으로 더욱 많은 이점이 있는 플래시 에칭에 의해 완성되어 지는 것을 제공해 줄 수있다.
본 발명의 최상의 구현화를 설명한 동안 명확한 이점에 대해서 본 발명은 많은 변화와 수정 및 다양성으로 인하여 본 발명의 의도와 범위로 부터 출발하는 것 없이 본 발명의 개략적인 면을 따르려는 의도로 특별하게 묘사된 구현화에 대한 실제적인 응용에 제한을 두지 않았다
예를 들어, 비록 최상의 구현화가 웨이퍼 공정 후처리인 회로-베어링 웨이퍼의 표면을 연마 하는 것으로 묘사되었다 할지라도 본 발명은 웨이퍼 공정 전처리로 벌크 웨이퍼 제작 공정에서 웨이퍼 연마가 적용되어질 수 있을 것이다.

Claims (23)

  1. 회전속도 N1으로 그라인딩 휠을 회전시키는 단계와,
    회전속도 N2로 기판을 회전시키는 단계와,
    그라이딩 휠로 기판표면을 연마하는 단계로 포함하고,
    상기 N2/N1의 값이 0.006에서 0.025의 범위에 해당하도록 되어 있는 것을 특징으로 하는 그라인딩 휠을 사용한 기판표면 연마방법.
  2. 청구항 1 에 있어서,
    상기 그라인딩 휠은 2 ㎛에서 4 ㎛ 범위에 해당하는 결정크기의 본딩 다이어몬드 연마제 결정들로 형성되어 있는 것을 특징으로 하는 그라이딩 휠을 사용한 기판표면 연마방법.
  3. 청구항 1 에 있어서,
    상기 연마단계는 0.3 ㎛/s 에서 0.8 ㎛/s의 범위에 해당하는 비율로 상기 그라인딩 휠의 움직임에 의해 기판표면을 연마하는 것을 특징으로 하는 그라인딩 휠을 사용한 기판표면 연마방법.
  4. 청구항 1 에 있어서 연마 방법은
    여기에서 기술된 그라인딩의 단계는 표면이 그라인딩 휠에 의해 연마되어지고 측정된 두께가 미리 결정된 두께일 때 까지 기판의 표면을 연마 하는 동안 기판의 두께를 측정 하는 단계를 포함하는 기판표면 연마방법.
  5. 다수개의 반도체 장치들을 포함하는 반도체 기판를 제공하고, 여기에서 반도체 기판는 첫 번째 면이고 두 번째 면은 첫 번째 면과 마주 보는 면이며 ,
    반도체 기판의 첫 번째 면은 반도체 장치로 부터 회로를 구성하며
    적어도 하나의 그라인딩 휠을 사용하여 반도체 기판의 두 번째 면을 연마하는 것과, 여기에서 기술된 연마의 단계는
    회전 속도 N1 에서 첫 번째 방향으로 그라인딩 휠은 회전 하고
    회전 속도 N2 에서 첫 번째 방향으로 부터 마주 보는 방향인 두 번째 방향에서 반도체 기판가 회전하고, 여기에서 N2/N1 의 값은 0.006 ∼ 0.025 의 범위를 가지며,
    그라인딩 휠과 함께 반도체 기판의 두 번째 면을 연마하고
    반도체 기판를 각각의 반도체 장치로 절단하는 단계를 포함하는 것을 특징으로 하는 반도체장치 제조방법.
  6. 청구항 5 에 있어서,
    상기 연마 방법은 여기에서 기술된 연마 단계는 0.3 ∼ 0.8 ㎛/s 의 범위를 갖는 속도에서 기판의 두 번째 표면 위에 그라인딩 휠을 적용하는 단계를 포함하는 반도체 장치 제조 방법.
  7. 청구항 6 에 있어서,
    상기 반도체 장치 제조 방법은 여기에서 기술된 더 향상된 단계는 두 번째 표면이 그라인딩 휠에 의해 연마되고 측정된 두께가 미리 결정된 두께일 때, 연마를 종결 하는 동안 반도체 기판의 두께를 측정하는 단계를 포함 하는 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 청구항 5 에 있어서,
    상기 반도체 장치 제조 방법은 여기에서 회전 속도 N1 은 3000 ∼ 7000 rpm 의 범위를 갖고 회전 속도 N2 는 40 ∼ 150 rpm 의 범위를 갖는 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  9. 반도체 제조 방법에 있어서,
    상기 단계의 구성은
    (1) 다수개의 반도체 장치를 포함하는 반도체 기판를 제공하고, 여기에서 반도체 기판는 첫 번째 면이고 두 번째 면은 첫 번째 면과 마주 보며
    (2) 반도체의 첫 번째 표면이 반도체 장치로 부터 회로를 형성하고
    (3) 그라인딩 휠을 사용하여 반도체의 두 번째 표면을 연마하고, 여기에서 기술된 연마 단계는 첫 번째 휠에 의해 반도체 기판의 두 번째 면을 연마하는 첫 번째 연마 단계와 두 번째 그라인딩 휠에 의해 반도체 기판의 두 번째 면을 연마하는 두 번째 연마 단계를 포함하고
    (a) 여기에서 기술된 첫 번째 연마 단계는
    회전 속도 N1 에서 첫 번째 방향에서 회전하는 첫 번째 그라인딩 휠과
    회전 속도 N2 에서 첫 번째 방향으로 부터 마주 보는 방향인 두 번째 방향에서 반도체 기판를 회전하는 것과
    첫 번째 그라인딩 휠과 함께 기판의 두 번째 방향을 연마하는 것을 포함하고
    (b) 여기에서 기술된 두번째 단계는
    회전 속도 N3 에서 첫 번째 방향에서 두 번째 그라인딩 휠로 회전하는 것과
    회전 속도 N4 에서 첫 번째 방향으로 부터 마주 보는 방향인 두 번째 방향에서 반도체 기판가 회전하고, 여기에 N4/N3 의 값은 0.006 ∼ 0.025의 범위이고
    두 번째 그라인딩 휠과 함께 기판의 두 번째 표면을 연마하고
    (4) 반도체 기판를 각각의 반도체 장치로 절단하는 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  10. 청구항 9 에 있어서,
    상기 반도체 장치 제조 방법은 여기에서 회전 속도 N3는 회전 속도 N1 보다 더욱 빠르고 회전 속도 N4 는 회전 속도 N2 보다 더욱 느린 속도인 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  11. 청구항 9 에 있어서,
    상기 반도체 장치 제조 방법은 여기에서 첫 번째 그라인딩 휠은 평균 결정립 크기 D1을 가지는 다이아몬드 연마재 결정립과의 결합에 의해 형성되고 두 번째 그라인딩 휠은 D1보다 더 작은 D2인 평균 결정립 크기를 갖는 다이아몬드 연마제 결정과의 결합에 의해 형성되는 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  12. 청구항 11 에 있어서,
    상기 반도체 장치 제조 방법은 여기에서 두 번째 그라인딩 횔은 2 ∼ 4 ㎛ 인 결정립 크기의 다이아몬드 연마제 결정립과의 결합에 의해 형성되는 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  13. 청구항 12 에 있어서,
    상기 반도체 장치 제조 방법은 여기에서 첫 번째 그라인딩 휠은 20 ∼ 60 ㎛ 인 결정립 크기의 다이아몬드 연마제 결정립과의 결합에 의해 형성되는 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  14. 청구항 9 에 있어서,
    상기 반도체 장치 제조 방법은 여기에서 기술된 두 번째 연마 단계는 0.3 ∼ 0.8 ㎛/s 의 속도에서 직접적인 두 번째 그라인딩 휠에 의해 반도체 기판의 두 번째 표면을 연마하는 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  15. 단계를 구성하는 공정에 의해 제조 되는 반도체 장치는,
    다수개의 반도체 장치를포함하는 반도체 기판를 제공하고, 여기에서 반도체 기판는 첫 번째 면이고 두 번째 면은 첫 번째 면과 마주 보는 면이며
    반도체 기판의 첫 번째 표면에서 반도체 장치의 회로를 형성하고
    적어도 하나의 그라인딩 휠을 사용하여 반도체 기판의 두 번째 표면을 연마하고, 여기에서 기술된 연마 단계는
    회전 속도 N1 에서 첫번째 방향에서 그라인딩 휠이 회전하고
    회전 속도 N2 에서 첫 번째 방향으로 부터 마주 보는 방향인 두 번째 방향에서 반도체 기판가 회전하고, 여기에서 N2/N1 값은 0.006 ∼ 0.025 이고
    그라인딩 휠과 함께 기판의 두 번째 표면을 연마하고
    반도체 기판를 각각의 반도체 장치로 절단을 하는 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  16. 청구항 15 에 있어서,
    상기 반도체 장치는 여기에서 연마된 두 번째 표면이 300 보다는 더욱 더 크고 1500 보다는 더욱 더 작은 라만 분석의 결과인 인텐서티 아웃풋을 갖는 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  17. 청구항 16 에 있어서,
    상기 반도체 장치는 여기에서 기술된 반도체 장치는, 반도체 기판가 미리 결정되어진 값으로 연마되어질 때, ± 5㎛ 내의 두께 정밀도를 가지는 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  18. 청구항 1 에 있어서,
    상기 연마 방법은 여기에서 회전 속도 N1 은 3000 ∼ 7000 rpm 의 범위이고 회전 속도 N2 는 40 ∼ 150 rpm 의 범위를 가지는 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  19. 청구항 15 에 있어서,
    상기 반도체 장치는 여기에서 회전 속도 N1 은 3000 ∼ 7000 rpm 의 범위이고 회전 속도 N2 는 40 ∼ 150 rpm 의 범위를 가지는 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  20. 청구항 9 에 있어서,
    상기 반도체 장치 제조 방법은 여기에서 회전 속도 N3 는 3000 ∼ 7000 rpm 의 범위이고 회전 속도 N4 는 40 ∼ 150 rpm 의 범위를 가지는 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  21. 청구항 5 에 있어서,
    상기 반도체 장치 제조 방법은 여기에서 기술된 연마 단계 후에, 플래시 화학 에칭을 사용한 반도체 기판의 두 번째 표면을 최종적으로 실행 하는 단계인 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  22. 청구항 9 에 있어서,
    상기 반도체 제조 방법은 여기에서 기술된 연마 단계 후에, 플래시 화학 에칭을 사용한 반도체 기판의 두 번째 표면을 최종적으로 실행 하는 단계인 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
  23. 청구항 15 에 있어서,
    상기 반도체 장치는 여기에서 기술된 연마 단계 후에, 플래시 화학 에칭을 사용한 반도체 기판의 두 번째 표면을 최종적으로 실행 하는 단계인 반도체 장치 및 반도체 장치 제조 방법과 연마 방법.
KR1020000012180A 1999-03-10 2000-03-10 연마방법, 반도체 장치 및 반도체 장치 제조방법 KR20000062828A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11063822A JP2000260738A (ja) 1999-03-10 1999-03-10 半導体基板の研削加工方法ならびに半導体装置および半導体装置の製造方法
JP99-63822 1999-03-10

Publications (1)

Publication Number Publication Date
KR20000062828A true KR20000062828A (ko) 2000-10-25

Family

ID=13240454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000012180A KR20000062828A (ko) 1999-03-10 2000-03-10 연마방법, 반도체 장치 및 반도체 장치 제조방법

Country Status (3)

Country Link
US (1) US6406357B1 (ko)
JP (1) JP2000260738A (ko)
KR (1) KR20000062828A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10196115B4 (de) * 2000-04-24 2011-06-16 Sumitomo Mitsubishi Silicon Corp. Verfahren zum Polieren eines Halbleiterwafers
KR100467009B1 (ko) * 2000-08-04 2005-01-24 샤프 가부시키가이샤 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치
JP2003197581A (ja) * 2001-10-18 2003-07-11 Fujitsu Ltd 板状物支持部材及びその使用方法
JP2006150500A (ja) * 2004-11-29 2006-06-15 Elpida Memory Inc レジンボンド砥石およびそれを用いた半導体チップの製造方法
DE102005012446B4 (de) * 2005-03-17 2017-11-30 Siltronic Ag Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe
JP2007012810A (ja) * 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4690263B2 (ja) * 2006-07-21 2011-06-01 エム・セテック株式会社 ウェハーの裏面研削方法とその装置
JP2008114336A (ja) * 2006-11-06 2008-05-22 Disco Abrasive Syst Ltd チャックテーブルのセルフグラインディング方法
JP4977493B2 (ja) * 2007-02-28 2012-07-18 株式会社ディスコ 研削砥石のドレッシング方法およびドレッシング工具
JP2009246240A (ja) * 2008-03-31 2009-10-22 Tokyo Seimitsu Co Ltd 半導体ウェーハ裏面の研削方法及びそれに用いる半導体ウェーハ裏面研削装置
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
DE102016113500B4 (de) 2016-07-21 2022-12-15 Infineon Technologies Ag Vorrichtung zum Steuern einer Bewegung einer Schleifscheibe und Verfahren zum Bilden von Halbleiterbauelementen
JP2023000307A (ja) * 2021-06-17 2023-01-04 株式会社ディスコ 研削装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
US4956944A (en) * 1987-03-19 1990-09-18 Canon Kabushiki Kaisha Polishing apparatus
US4882878A (en) * 1988-08-05 1989-11-28 Benner Robert L Grinding wheel
JP2810489B2 (ja) * 1990-05-30 1998-10-15 株式会社ノリタケカンパニーリミテド 砥石車
US5607718A (en) * 1993-03-26 1997-03-04 Kabushiki Kaisha Toshiba Polishing method and polishing apparatus
JP2622069B2 (ja) * 1993-06-30 1997-06-18 三菱マテリアル株式会社 研磨布のドレッシング装置
US5855735A (en) * 1995-10-03 1999-01-05 Kobe Precision, Inc. Process for recovering substrates
JPH1058290A (ja) * 1996-08-21 1998-03-03 Hiroshi Hashimoto 硬脆材料の研削装置
US5993300A (en) * 1997-08-18 1999-11-30 Hashimoto; Hiroshi Ultrasonic vibration composite processing tool
JP3076291B2 (ja) * 1997-12-02 2000-08-14 日本電気株式会社 研磨装置
KR100303396B1 (ko) * 1998-05-26 2001-11-30 윤종용 반도체장치제조용웨이퍼그라인딩장치
US6200413B1 (en) * 1999-01-19 2001-03-13 Ball Semiconductor, Inc. Quadri-point precision sphere polisher

Also Published As

Publication number Publication date
US6406357B1 (en) 2002-06-18
JP2000260738A (ja) 2000-09-22

Similar Documents

Publication Publication Date Title
KR101856250B1 (ko) 반도체용 유리 기판 및 그의 제조 방법
US6672943B2 (en) Eccentric abrasive wheel for wafer processing
KR101620649B1 (ko) 반도체용 합성 석영 유리 기판의 제조 방법
US5389579A (en) Method for single sided polishing of a semiconductor wafer
KR20000062828A (ko) 연마방법, 반도체 장치 및 반도체 장치 제조방법
US20010027082A1 (en) Cluster tool systems and methods for in fab wafer processing
US7601615B2 (en) Method of grinding back surface of semiconductor wafer and semiconductor wafer grinding apparatus
JPH09270401A (ja) 半導体ウェーハの研磨方法
JPH0429640B2 (ko)
US20020081943A1 (en) Semiconductor substrate and lithographic mask processing
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
US20020052169A1 (en) Systems and methods to significantly reduce the grinding marks in surface grinding of semiconductor wafers
Sun et al. Fine grinding of silicon wafers: effects of chuck shape on grinding marks
JP2007335521A (ja) ウェーハ外周部研削方法
JPH0519978B2 (ko)
Hendrix et al. Advantages of wet chemical spin-processing for wafer thinning and packaging applications
JP4530479B2 (ja) 精密加工装置
KR20210049665A (ko) 피가공물의 연삭 방법
US20020090799A1 (en) Substrate grinding systems and methods to reduce dot depth variation
US20020004265A1 (en) Grind polish cluster and methods to remove visual grind pattern
EP0403287A2 (en) Method of polishing semiconductor wafer
US20020052116A1 (en) Free Floating double side polishing of substrates
Carlisle et al. Cost-effective machining of brittle materials (glasses and ceramics) eliminating/minimizing the polishing process
KR20200049878A (ko) 웨이퍼의 가공 방법
US20010023082A1 (en) Grind and single wafer etch process to remove metallic contamination in silicon wafers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application