CN114937613A - 一种射频芯片的制备方法及其结构 - Google Patents

一种射频芯片的制备方法及其结构 Download PDF

Info

Publication number
CN114937613A
CN114937613A CN202210543154.XA CN202210543154A CN114937613A CN 114937613 A CN114937613 A CN 114937613A CN 202210543154 A CN202210543154 A CN 202210543154A CN 114937613 A CN114937613 A CN 114937613A
Authority
CN
China
Prior art keywords
prepared
layer
wafer
area
preparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210543154.XA
Other languages
English (en)
Inventor
李春阳
方梁洪
任超
刘凤
彭祎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Chipex Semiconductor Co ltd
Original Assignee
Ningbo Chipex Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Chipex Semiconductor Co ltd filed Critical Ningbo Chipex Semiconductor Co ltd
Priority to CN202210543154.XA priority Critical patent/CN114937613A/zh
Publication of CN114937613A publication Critical patent/CN114937613A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本申请涉及芯片制备技术领域，提供了一种射频芯片的制备方法及其结构，包括获取待制备晶圆，在待制备晶圆的待制备区域制备保护层；在待制备晶圆上的保护层和待电镀区域制备溅射层；在溅射层上制备光阻层；基于目标高度对光阻层进行电镀处理，得到当次电镀处理对应的金属凸块；目标高度表征在待制备晶圆上预电镀的金属凸块的高度；对多次电镀处理对应的多个金属凸块进行回流处理，得到射频芯片；射频芯片包括不同尺寸、相同高度的多个金属凸块。基于本申请实施例，通过根据焊盘的尺寸分步电镀金属凸块，可以减小金属凸块的高度差，降低研磨时由于金属凸块间存在较大高度差引起的裂片、倒装芯片时的虚焊的可能性以及降低芯片的厚度。

Description

一种射频芯片的制备方法及其结构
技术领域
本发明涉及芯片制备技术领域，尤其涉及一种射频芯片的制备方法及其结构。
背景技术
晶圆凸点Bumping是晶圆级封装的关键技术之一，Bumping的雏形是倒装芯片所需的焊球，倒装芯片在一定程度上替代了引线键合封装，为此后产生的多种封装形式提供了基础。相较于传统的引线键合封装，倒装芯片具有如下优势：一、可以减少引线带来的寄生电容，有利于提高频率、改善热效应；二、工艺相对简单，成本相对较低；三、倒装可以减少封装体积，实现芯片尺寸封装。芯片内金属凸点的高度均匀性对倒装品质尤为重要，若金属凸点的高度均匀性差，则可能产生虚焊等焊接不良现象，直接影响芯片的性能从而导致产品的报废。晶圆内不同芯片间金属凸块的高度均匀性对后段的研磨工艺也将产生重大影响，若高度差大，则将影响研磨效果。
随着晶圆制造工艺的发展，芯片尺寸越来越小，并且伴随着产品功能需求的增加，芯片表面输入输出I/O密度越来越高。出于对芯片空间及产品电性能的多重考虑，根据单颗芯片内管脚功能的不同，设计不同尺寸的金属凸块的设计方案得到了越来越多的应用和发展。但在实际生产过程中，由于金属凸块尺寸的不同，电镀的金属凸块尺寸差距越大导致金属凸块的高度差越大。当金属凸块的高度差超过倒装芯片的工艺能力时将产生虚焊异常，导致芯片无法使用。并且，在新品的研发过程中，常常需要将多种新品设计到一片晶圆上进行验证，以缩短新品的研发周期。但是，一片晶圆wafer上的多种芯片若所需的金属凸块尺寸不同，则回流后芯片之间金属凸块的高度不同。对于按照区域分布的不同芯片而言，若一个区域的金属凸块低于另一个区域，这将影响贴膜效果。金属凸块较低的位置容易漏真空，导致贴在磨片膜上的晶圆无法吸附在平台上，或者吸附效果差造成在研磨过程中发生移动导致裂片等问题。此外，在研磨过程中高度较低的金属凸块处类似被悬空，无法起到有效支撑，由于受力的不同将影响背面的研磨效果及研磨的厚度均匀性，且悬空位置在压力作用下有被压裂的风险。
针对上述问题，现有方案提出将大尺寸金属凸块的尺寸减小同时将小尺寸金属凸块的尺寸增大，以缩小金属凸块的尺寸差，从而减小金属凸块的高度差。然而该方案将降低芯片的性能，例如需要过大电流的大尺寸金属凸块尺寸减小后过电流能力也将减弱。现有方案还提出增加金属凸块的高度，来缩小金属凸块的相对高度差尺寸差，其缺陷在于金属凸块高度的增加将增加最终的芯片封装厚度，不符合芯片轻、薄、短、小的日益化需求，且锡量过多在倒装芯片时容易溢流至铜柱上，甚至溢流至芯片表面引起短路。
发明内容
本申请实施例提供了一种射频芯片的制备方法及其结构，可以减小金属凸块的高度差，降低研磨时由于金属凸块间存在较大高度差引起的裂片、倒装芯片时的虚焊的可能性以及降低芯片的厚度。
本申请实施例提供了一种射频芯片的制备方法，包括：
获取待制备晶圆；待制备晶圆包括待制备区域和待电镀区域；待电镀区域包括不同尺寸的焊盘；
在待制备晶圆的待制备区域制备保护层；
在待制备晶圆上制备溅射层，使得溅射层覆盖保护层和待电镀区域；
在溅射层上制备光阻层；
基于目标高度对光阻层进行电镀处理，得到当次电镀处理对应的金属凸块；目标高度表征在待制备晶圆上预电镀的金属凸块的高度；
对多次电镀处理对应的多个金属凸块进行回流处理，得到射频芯片；射频芯片包括不同尺寸、相同高度的多个金属凸块。
进一步地，在待制备晶圆的待制备区域制备保护层，包括：
对待制备晶圆的待制备区域进行涂胶、曝光、显影、固化处理，使得在待制备晶圆的待制备区域形成保护层。
进一步地，在待制备晶圆上制备溅射层，使得溅射层覆盖保护层和待电镀区域，包括：
在待制备晶圆上制备第一金属层，使得第一金属层覆盖保护层和待电镀区域；
在第一金属层上制备第二金属层，得到溅射层。
进一步地，第一金属层的材料为钛，第二金属层的材料为铜。
进一步地，在溅射层上制备光阻层，包括：
对溅射层进行涂胶、曝光、显影处理，使得在溅射层上形成光阻层。
进一步地，基于目标高度对光阻层进行电镀处理，得到当次电镀处理对应的金属凸块，包括：
对光阻层进行电镀处理，得到当次电镀处理对应的铜柱；
对铜柱进行电镀处理，使得在铜柱上形成锡帽，得到当次电镀处理对应的金属凸块；铜柱的高度与锡帽的总高度与目标高度的差值在预设差值区间内。
进一步地，待电镀区域包括第一待电镀区域和第二待电镀区域，第一待电镀区域中焊盘的尺寸大于第二待电镀区域中焊盘的尺寸；
在待制备晶圆上制备溅射层，使得溅射层覆盖保护层和待电镀区域，包括：
在待制备晶圆上制备溅射层，使得溅射层覆盖保护层、第一待电镀区域和第二待电镀区域；
在溅射层上制备光阻层，包括：
在第一待电镀区域对应的溅射层上制备第一光阻层；
基于目标高度对光阻层进行电镀处理，得到当次电镀处理对应的金属凸块，包括：
基于目标高度对第一光阻层进行电镀处理，得到当次电镀处理对应的第一金属凸块。
进一步地，基于目标高度对光阻层进行电镀处理，得到当次电镀处理对应的金属凸块之后，还包括：
在第二待电镀区域对应的溅射层上制备第二光阻层；
基于目标高度对第二光阻层进行电镀处理，得到第二金属凸块；第一金属凸块的高度与第二金属凸块的高度相等。
相应地，本申请实施例提供了一种射频芯片的结构，包括：
待制备晶圆；待制备晶圆包括待制备区域和待电镀区域；待电镀区域包括不同尺寸的焊盘；
设置在焊盘对应的待制备晶圆上的多个金属凸块；多个金属凸块中金属凸块的尺寸不同，高度相同。
进一步地，每个金属凸块包括铜柱和设置在铜柱上的锡帽；
每个金属凸块中的铜柱的高度相等，每个金属凸块中的锡帽的高度相等。
本申请实施例具有如下有益效果：
本申请实施例所公开的一种射频芯片的制备方法及其结构，包括获取待制备晶圆；待制备晶圆包括待制备区域和待电镀区域；待电镀区域包括不同尺寸的焊盘；在待制备晶圆的待制备区域制备保护层；在待制备晶圆上制备溅射层，使得溅射层覆盖保护层和待电镀区域；在溅射层上制备光阻层；基于目标高度对光阻层进行电镀处理，得到当次电镀处理对应的金属凸块；目标高度表征在待制备晶圆上预电镀的金属凸块的高度；对多次电镀处理对应的多个金属凸块进行回流处理，得到射频芯片；射频芯片包括不同尺寸、相同高度的多个金属凸块。基于本申请实施例，通过根据焊盘的尺寸分步电镀金属凸块，可以减小金属凸块的高度差，降低研磨时由于金属凸块间存在较大高度差引起的裂片、倒装芯片时的虚焊的可能性以及降低芯片的厚度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1是本申请实施例提供的一种射频芯片的制备方法的流程示意图；
图2是本申请实施例提供的一种射频芯片的制备流程示意图；
图3是本申请实施例提供的一种待制备晶圆的结构示意图；
图4是本申请实施例提供的一种射频芯片的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例作进一步地详细描述。显然，所描述的实施例仅仅是本申请一个实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
此处所称的“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请实施例的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请实施例能够以除了在这里图示或描述以外的顺序实施。此外，术语“包括”、“具有”和“为”以及他们的任何变形，意图在于覆盖不排他的包含。
下面介绍本申请一种射频芯片的制备方法的具体实施例，图1是本申请实施例提供的一种射频芯片的制备方法的流程示意图，图2是本申请实施例提供的一种射频芯片的制备流程示意图。本说明书提供了如实施例或流程图所示的方法操作步骤，但基于常规或者无创造性的劳动可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多执行顺序中的一种方式，不代表唯一的执行顺序，在实际执行时，可以按照实施例或者附图所示的方法顺序执行或者并行执行(例如并行处理器或者多线程处理的环境)。
具体如图1所示，该射频芯片的制备方法可以包括：
S101：获取待制备晶圆；待制备晶圆包括待制备区域和待电镀区域；待电镀区域包括不同尺寸的焊盘。
本申请实施例中，在制备射频芯片之前，可以取多片测试晶圆，并使用不同的掩模板在不同的测试晶圆上电镀金属凸块，得到在不同尺寸的焊盘上电镀目标高度的金属凸块所需的电镀时间和电流密度，来建立不同尺寸的焊盘对应的金属凸块达到目标高度所需的电镀程序。
本申请实施例中，待制备晶圆内可以具有一种单颗芯片，也可以具有多种单颗芯片。待制备晶圆内芯片的焊盘的尺寸可以仅有部分尺寸相同，其余部分不相同。待制备晶圆内芯片的焊盘的尺寸也可以全部不同。待制备晶圆内芯片的焊盘的形状可以是矩形，也可以是圆形，还可以是椭圆形。待制备晶圆内芯片的焊盘的形成可以部分相同，其余部分不相同。待制备晶圆内芯片的焊盘的形成也可以全部相同。待制备晶圆内芯片的焊盘的形状还可以全部不同。图3是本申请实施例提供的一种待制备晶圆的结构示意图。其中，待电镀区域可以包括第一待电镀区域和第二待电镀区域，第一待电镀区域中焊盘的尺寸大于第二待电镀区域中焊盘的尺寸。第一待电镀区域中焊盘的形状可以与第二待电镀区域中焊盘的形状相同，均可以为矩形。
S103：在待制备晶圆的待制备区域制备保护层。
本申请实施例中，可以对待制备晶圆的待制备区域进行涂胶、曝光、显影、固化处理，使得在待制备晶圆的待制备区域形成保护层。可选地，可以在待制备晶圆的待制备区域形成PI保护层，该PI保护层开设有露出待电镀区域的焊盘的开口，以保证待制备晶圆中的单颗芯片之间可以电连接。
S105：在待制备晶圆上制备溅射层，使得溅射层覆盖保护层和待电镀区域。
本申请实施例中，可以在制备保护层后的待制备晶圆上制备溅射层，使得溅射层覆盖保护层和待电镀区域。例如，可以溅射层可以覆盖图3所示的待制备晶圆上的保护层、第一待电镀区域和第二待电镀区域。
在一种可选的实施方式中，可以在待制备晶圆上制备第一金属层，使得第一金属层覆盖保护层和待电镀区域，然后可以在第一金属层上制备第二金属层，得到溅射层。其中，第一金属层的材料可以是钛Ti，第二金属层的材料可以是铜Cu。溅射层的材料还可以是金、钨等其他常用溅射层材料，本申请实施例不作具体限定。
S107：在溅射层上制备光阻层。
本申请实施例中，可以对完成溅射层的待制备晶圆进行涂胶、曝光、显影处理，使得在溅射层上形成光阻层。可选地，可以在第一待电镀区域对应的溅射层上制备第一光阻层。
在一种可选的实施方式中，第一光阻层在小尺寸焊盘对应的溅射层处开设有开口，该开口的大小等于小尺寸焊盘的尺寸，第一光阻层可以覆盖大尺寸焊盘对应的溅射层。
S109：基于目标高度对光阻层进行电镀处理，得到当次电镀处理对应的金属凸块；目标高度表征在待制备晶圆上预电镀的金属凸块的高度。
本申请实施例中，在制备光阻层之后，可以基于在测试晶圆上测试建立的电镀程序，对光阻层进行电镀处理，得到当次电镀处理对应的铜柱。然后可以对铜柱进行电镀处理，使得在铜柱上形成锡帽，得到当次电镀处理对应的金属凸块。其中，铜柱的高度与锡帽的总高度可以与目标高度的差值在预设差值区间内。
在一种可选的实施方式中，可以基于目标高度对第一光阻层进行电镀处理，得到当次电镀处理对应的第一金属凸块。接着可以去胶以及去掉第一光阻层。然后可以通过涂胶、曝光、显影在第二待电镀区域对应的溅射层上制备第二光阻层，该第二光阻层可以在大尺寸焊盘对应的溅射层处开设有开口，该开口的大小等于大尺寸焊盘的尺寸，第二光阻层可以覆盖小尺寸焊盘对应的溅射层。然后可以基于目标高度对第二光阻层进行电镀处理，得到第二金属凸块。其中，第一金属凸块的高度可以与第二金属凸块的高度相等。接着，可以去胶、去掉第二光阻层以及腐蚀溅射层。
S111：对多次电镀处理对应的多个金属凸块进行回流处理，得到射频芯片；射频芯片包括不同尺寸、相同高度的多个金属凸块。
本申请实施例中，可以对多次电镀处理对应的多个金属凸块的锡帽进行回流处理，使得锡帽回流成球形，得到射频芯片。
采用本申请实施例提供的射频芯片的制备方法，通过根据焊盘的尺寸分步电镀金属凸块，可以减小金属凸块的高度差，降低研磨时由于金属凸块间存在较大高度差引起的裂片、倒装芯片时的虚焊的可能性以及降低芯片的厚度。
本申请实施例还提供的一种射频芯片的结构，图4是本申请实施例提供的一种射频芯片的结构示意图，如图4所示，该射频芯片的结构可以包括待制备晶圆401和多个金属凸块403。其中，待制备晶圆401可以包括待制备区域和待电镀区域，待电镀区域可以包括不同尺寸的焊盘405。多个金属凸块中的每个金属凸块可以设置在焊盘对应的待电镀区域上，金属凸块的尺寸不同，但是其高度相同。
本申请实施例中，每个金属凸块包括铜柱407和设置在铜柱407上的锡帽409。其中，每个金属凸块中铜柱407的高度相等，每个金属凸块中锡帽409的高度相等。
需要说明的是：上述本申请实施例的先后顺序仅仅为了描述，不代表实施例的优劣，且上述本说明书对特定的实施例进行了描述，其他实施例也在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或者步骤可以按照不同的实施例中的顺序来执行并且能够实现预期的结果。另外，在附图中描绘的过程不一定要求示出特定顺序或者而连接顺序才能够实现期望的结果，在某些实施方式中，多任务并行处理也是可以的或者可能是有利的。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的均为与其他实施例的不同之处。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种射频芯片的制备方法，其特征在于，包括：
获取待制备晶圆；所述待制备晶圆包括待制备区域和待电镀区域；所述待电镀区域包括不同尺寸的焊盘；
在所述待制备晶圆的所述待制备区域制备保护层；
在所述待制备晶圆上制备溅射层，使得所述溅射层覆盖所述保护层和所述待电镀区域；
在所述溅射层上制备光阻层；
基于目标高度对所述光阻层进行电镀处理，得到当次电镀处理对应的金属凸块；所述目标高度表征在所述待制备晶圆上预电镀的金属凸块的高度；
对多次电镀处理对应的多个金属凸块进行回流处理，得到射频芯片；所述射频芯片包括不同尺寸、相同高度的多个金属凸块。
2.根据权利要求1所述的制备方法，其特征在于，所述在所述待制备晶圆的所述待制备区域制备保护层，包括：
对所述待制备晶圆的所述待制备区域进行涂胶、曝光、显影、固化处理，使得在所述待制备晶圆的所述待制备区域形成保护层。
3.根据权利要求1所述的制备方法，其特征在于，所述在所述待制备晶圆上制备溅射层，使得所述溅射层覆盖所述保护层和所述待电镀区域，包括：
在所述待制备晶圆上制备第一金属层，使得所述第一金属层覆盖所述保护层和所述待电镀区域；
在所述第一金属层上制备第二金属层，得到所述溅射层。
4.根据权利要求1所述的制备方法，其特征在于，
所述第一金属层的材料为钛，所述第二金属层的材料为铜。
5.根据权利要求1所述的制备方法，其特征在于，所述在所述溅射层上制备光阻层，包括：
对所述溅射层进行涂胶、曝光、显影处理，使得在所述溅射层上形成所述光阻层。
6.根据权利要求1所述的制备方法，其特征在于，所述基于目标高度对所述光阻层进行电镀处理，得到当次电镀处理对应的金属凸块，包括：
对所述光阻层进行电镀处理，得到所述当次电镀处理对应的铜柱；
对所述铜柱进行电镀处理，使得在所述铜柱上形成锡帽，得到所述当次电镀处理对应的金属凸块；所述铜柱的高度与所述锡帽的总高度与所述目标高度的差值在预设差值区间内。
7.根据权利要求1所述的制备方法，其特征在于，所述待电镀区域包括第一待电镀区域和第二待电镀区域，所述第一待电镀区域中焊盘的尺寸大于所述第二待电镀区域中焊盘的尺寸；
所述在所述待制备晶圆上制备溅射层，使得所述溅射层覆盖所述保护层和所述待电镀区域，包括：
在所述待制备晶圆上制备溅射层，使得所述溅射层覆盖所述保护层、所述第一待电镀区域和所述第二待电镀区域；
所述在所述溅射层上制备光阻层，包括：
在所述第一待电镀区域对应的溅射层上制备第一光阻层；
所述基于目标高度对所述光阻层进行电镀处理，得到当次电镀处理对应的金属凸块，包括：
基于所述目标高度对所述第一光阻层进行电镀处理，得到所述当次电镀处理对应的第一金属凸块。
8.根据权利要求7所述的方法，其特征在于，所述基于目标高度对所述光阻层进行电镀处理，得到当次电镀处理对应的金属凸块之后，还包括：
在所述第二待电镀区域对应的溅射层上制备第二光阻层；
基于所述目标高度对所述第二光阻层进行电镀处理，得到第二金属凸块；所述第一金属凸块的高度与所述第二金属凸块的高度相等。
9.一种射频芯片的结构，其特征在于，所述射频芯片的结构是基于权利要求1-8任一所述的射频芯片的制备方法的得到的结构，所述结构包括：
待制备晶圆；所述待制备晶圆包括待制备区域和待电镀区域；所述待电镀区域包括不同尺寸的焊盘；
设置在所述焊盘对应的待制备晶圆上的多个金属凸块；多个所述金属凸块中金属凸块的尺寸不同，高度相同。
10.根据权利要求9所述的结构，其特征在于，每个所述金属凸块包括铜柱和设置在所述铜柱上的锡帽；
每个所述金属凸块中的铜柱的高度相等，每个所述金属凸块中的锡帽的高度相等。
CN202210543154.XA 2022-05-17 2022-05-17 一种射频芯片的制备方法及其结构 Pending CN114937613A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210543154.XA CN114937613A (zh) 2022-05-17 2022-05-17 一种射频芯片的制备方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210543154.XA CN114937613A (zh) 2022-05-17 2022-05-17 一种射频芯片的制备方法及其结构

Publications (1)

Publication Number Publication Date
CN114937613A true CN114937613A (zh) 2022-08-23

Family

ID=82864304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210543154.XA Pending CN114937613A (zh) 2022-05-17 2022-05-17 一种射频芯片的制备方法及其结构

Country Status (1)

Country Link
CN (1) CN114937613A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831766A (zh) * 2023-01-10 2023-03-21 日月新半导体(昆山)有限公司 集成电路工艺方法以及集成电路产品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831766A (zh) * 2023-01-10 2023-03-21 日月新半导体(昆山)有限公司 集成电路工艺方法以及集成电路产品
CN115831766B (zh) * 2023-01-10 2023-05-02 日月新半导体(昆山)有限公司 集成电路工艺方法以及集成电路产品

Similar Documents

Publication Publication Date Title
US7682960B2 (en) Method of fabricating a wafer structure having a pad and a first protection layer and a second protection layer
US5786239A (en) Method of manufacturing a semiconductor package
EP2040289A2 (en) Packaging substrate structure and method for manufacturing the same
JP2002217227A (ja) 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法
US20050242446A1 (en) Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor
TW200830502A (en) Structure of super thin chip scale package and method of the same
US20020041037A1 (en) Semiconductor device and process of producing same
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
JPH09199506A (ja) 半導体素子のバンプ形成方法
US20130313004A1 (en) Package substrate
CN114937613A (zh) 一种射频芯片的制备方法及其结构
JP4273346B2 (ja) 半導体装置の製造方法
CN113113383A (zh) 一种金属凸块结构及制造方法
US20050045697A1 (en) Wafer-level chip scale package
US7037758B2 (en) Semiconductor device, method of manufacturing the same, circuit board and electronic apparatus
US20040222520A1 (en) Integrated circuit package with flat metal bump and manufacturing method therefor
JP4127943B2 (ja) 半導体装置およびその製造方法
US6872651B2 (en) Manufacturing a bump electrode with roughened face
JPH11145174A (ja) 半導体装置およびその製造方法
JP2002198458A (ja) 半導体装置及び半導体装置製造方法
CN114823590A (zh) 一种扇出型晶圆级芯片的封装方法及其封装结构
JP2002231765A (ja) 半導体装置
JP4626008B2 (ja) 半導体装置
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP2010183122A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination