CN111952190A - 半导体封装方法 - Google Patents
半导体封装方法 Download PDFInfo
- Publication number
- CN111952190A CN111952190A CN201910411119.0A CN201910411119A CN111952190A CN 111952190 A CN111952190 A CN 111952190A CN 201910411119 A CN201910411119 A CN 201910411119A CN 111952190 A CN111952190 A CN 111952190A
- Authority
- CN
- China
- Prior art keywords
- chip
- packaged
- layer
- forming
- packaging method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 128
- 229910052751 metal Inorganic materials 0.000 claims abstract description 128
- 238000003466 welding Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 187
- 239000011241 protective layer Substances 0.000 claims description 31
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 2
- 239000011800 void material Substances 0.000 claims 3
- 238000005538 encapsulation Methods 0.000 abstract description 17
- 238000002161 passivation Methods 0.000 description 26
- 239000000463 material Substances 0.000 description 18
- 239000012790 adhesive layer Substances 0.000 description 15
- 238000009713 electroplating Methods 0.000 description 10
- 239000000047 product Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本申请提供一种半导体封装方法,其包括:在包封有待封装芯片的面板的第一表面上形成设置有所述待封装芯片的芯片区和围绕所述芯片区的空白区;在所述空白区形成金属结构,在所述待封装芯片上形成再布线结构,所述再布线结构位于所述芯片区内,所述再布线结构用于将所述待封装芯片的焊垫引出。本申请通过设置所述金属结构,能够提升再布线结构的厚度的均匀性,从而提升了形成的迹线结构的质量,提升了封装的成功率及产品的良率。
Description
技术领域
本申请涉及一种半导体技术领域,尤其涉及一种半导体封装方法。
背景技术
常见的半导体封装技术,比如芯片封装技术主要包含下述工艺过程:首先将裸片的正面通过胶带粘接在载板上,进行热压塑封,然后将载板剥离,在裸片正面形成迹线结构,并进行封装。
当采用电镀工艺在裸片正面形成迹线结构时,在封装过程中,需要在裸片的正面(活性表面)形成布线层,该布线层为导电金属层,使芯片与外界实现电连接。在形成布线层的过程中,使用电镀的方式在芯片表面形成导电金属层,然而,在电镀过程中,由于电流密度沿面板的表面的分布不均匀,面板的外部的电流密度大,面板的内部的电流密度小,从而使得排布在靠近面板的周缘的裸片通过电镀产生的金属层厚度较厚;排布在面板中心位置处的裸片,在电镀过后,在其表面形成的金属层较薄。由此,由同一面板上封装出来的芯片,其布线层厚度不同,导致靠近面板的周缘的芯片由于布线后迹线厚度较厚而无法达到合格要求。
发明内容
本申请提供一种半导体封装方法,其包括:
在包封有待封装芯片的面板的第一表面上形成设置有所述待封装芯片的芯片区和围绕所述芯片区的空白区;
在所述空白区形成金属结构,在所述待封装芯片上形成再布线结构,所述再布线结构位于所述芯片区内,所述再布线结构用于将所述待封装芯片的焊垫引出。
可选的,所述金属结构围绕所述芯片区设置。
可选的,所述金属结构为闭合结构。
可选的,在所述空白区形成金属结构包括:
在所述面板的第一表面上形成第一金属层;
在所述第一金属层之上形成第二金属层;
去除至少部分所述第一金属层和所述第二金属层形成所述金属结构。
可选的,在所述空白区形成金属结构包括:
在所述面板的第一表面上形成第一金属层;
在所述第一金属层之上形成第二金属层;
在所述第二金属层上形成间隔的第三金属层;
去除第三金属层间隔所对应的第一金属层和第二金属层,形成所述金属结构。
可选的,在所述空白区形成金属结构包括:
在所述空白区开设金属结构开孔;
在所述金属结构开孔中设置金属结构。
可选的,在所述空白区形成金属结构之前,所述半导体封装方法包括:
将两个导电块放置于所述面板的第一表面上,两个所述导电块位于所述空白区外,且相对设置于所述空白区的两侧。
可选的,在包封有待封装芯片的面板的第一表面上形成设置有所述待封装芯片的芯片区和围绕所述芯片区的空白区之前,所述半导体封装方法还包括:
将待封装芯片贴装于载板上,所述待封装芯片的背面朝上,正面朝向所述载板;
形成包封层,所述包封层覆盖在整个所述载板上,用于包封住所述待封装芯片;
剥离所述载板,得到所述面板,所述待封装芯片的正面露出于所述面板的第一表面。
可选的,在所述将待封装芯片贴装于所述载板上之前,所述半导体封装方法还包括:
在所述待封装芯片的正面形成保护层。
可选的,在所述形成包封层之后,剥离所述载板之前,所述半导体封装方法包括在所述包封层的远离所述载板的表面贴装支撑层;及,
在所述待封装芯片上形成再布线结构之后,所述半导体封装方法包括剥离所述支撑层。
本申请实施例提供的上述半导体封装方法,通过设置所述金属结构,能够分散流入面板的芯片区的电流,使得所述金属结构的内部区域的电流,即芯片区的电镀电流密度减小,而提高芯片区的电流的均匀度,故而提高得到的再布线结构的厚度的均匀性,从而提升了形成的迹线结构的质量,提升了封装的成功率及产品的良率。
附图说明
图1是根据本申请一实例性实施例提出的半导体封装方法的流程图。
图2(a)-图2(j)是根据本申请一示例性实施例中半导体封装方法的工艺流程图。
图3(a)-图3(f)是根据本申请一示例性实施例中半导体封装方法的制作面板的工艺流程图。
图4是根据本申请另一示例性实施例提出的金属结构在面板上的结构示意图。
图5是根据本申请一示例性实施例提出的载板正面结构示意图。
图6是根据本申请一示例性实施例提供的具有支撑层的半导体封装结构的结构示意图。
图7是根据本申请一示例性实施例提供的利用上述半导体封装方法得到的半导体封装结构的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。除非另作定义,本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制,而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同,并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而且可以包括电性的连接,不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明,而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
根据本公开的各个实施例,提供了一种半导体封装方法。在封装过程中,在包封有待封装芯片的面板的第一表面上形成设置有所述待封装芯片的芯片区和围绕所述芯片区的空白区;在所述空白区形成金属结构,在所述待封装芯片上形成再布线结构,所述再布线结构位于所述芯片区内,所述再布线结构用于将所述待封装芯片的焊垫引出。本申请的上述实施方式,通过设置所述金属结构,能够分散流入面板的芯片区的电流,使得所述金属结构的内部区域的电流,即芯片区的电镀电流密度减小,并在所述金属结构的内部区域均匀分布,故而能够保证再布线结构的厚度均匀,从而保证了形成的迹线结构的质量,保证了封装的成功率及产品的良率。
如图1、图2(a)-图2(j)、图3(a)-图3(f)、图4、图5、图6和图7所示,本申请提供一种半导体封装方法及半导体封装结构。
图1是根据本申请一实例性实施例提出的半导体封装方法的流程图。如图1所示,半导体封装方法包括下述步骤:
步骤110:在包封有待封装芯片的面板的第一表面上形成设置有所述待封装芯片的芯片区和围绕所述芯片区的空白区;
步骤120:在所述空白区形成金属结构,在所述待封装芯片上形成再布线结构,所述再布线结构位于所述芯片区内,所述再布线结构用于将所述待封装芯片的焊垫引出。
在步骤110中,如图2(a)和图2(b)所示,在包封有待封装芯片201的面板200上划分区域,使露出有待封装芯片201的正面的面板200的第一表面上形成设置有待封装芯片201的芯片区2001、以及围绕芯片区2001的空白区2002。芯片区2001的形状是根据待封装芯片201在整片面板200上的布局进行设计的,芯片区2001的形状可包括:圆形、矩形或其他形状,在此不做限定。芯片区2001的数量在此不做限定。
待封装芯片201的正面设有保护层202。保护层202采用绝缘材料,如聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)以及PBO(Polybenzoxazole)等。可选地,保护层的材料选择绝缘,且能够适应化学清洗、研磨等的材料。
在保护层202上与所述待封装芯片的焊垫相对应的位置处形成保护层开口2021,每个保护层开口2021至少对应位于待封装芯片201的焊垫或者从焊垫引出的线路上,使得待封装芯片201正面的焊垫或者从焊垫引出的线路从保护层开口2021暴露出来。
图2(b)是图2(a)另一角度的结构示意图。如图2(b)所示,空白区2002围绕芯片区2001设置。图2(a)和图2(b)中的虚线并不存在,在此标注仅为方便理解实施例中的技术方案。
在步骤120中,在所述空白区形成金属结构,所述金属结构围绕所述芯片区设置。较佳地,所述金属结构为闭合结构,从而能够使进入所述金属结构的内部区域的电流更为均匀。
具体地,在所述面板的第一表面上形成第一金属层。该第一金属层可以通过溅射的方式形成。该第一金属层具体还可包括两层金属材料层。比如,第一金属层可包括金属钛(Ti)层和金属铜(Cu)层。可选的,第一金属层可包括0.2μm的金属钛层和0.2μm-0.5μm的金属铜层。当然,该第一金属层也可只包括一层金属材料层,比如只包括金属钛层。
在形成第一金属层之后,在第一金属层之上形成第二金属层。该第二金属层可以通过电镀的方式形成。该第二金属层的材料可包括金属铜或包括金属铜的合金。
接续,如图2(c)所示,在第二金属层之上贴感光膜层301。如图2(d)所示,并通过曝光、显影的方式在感光膜层301形成多个开口3021。该开口3021的位置可根据所需金属结构的具体需要来设置。
如图2(e)所示,将两个导电块放置于面板200的第一表面上,两个导电块400位于空白区2002外,且相对设置于空白区2002的两侧。
如图2(f)和图2(g)所示,在多个开口3021中设置第三金属层2061。该第三金属层2061的材料可包括金属铜或包括金属铜的合金。其中,图2(g)是图2(f)另一角度的结构示意图。
如图2(h)所示,将第三金属层2061两侧的感光膜层301清洗去除,同时将与第三金属层2061间隔处对应的第一金属层和第二金属层去除,保留与第三金属层2061正下方的第一金属层和第二金属层,从而形成包括部分第一金属层、部分第二金属层以及第三金属层2061的金属结构。该金属结构呈平板状。
需要说明的是,在第二金属层的厚度等满足电连接性能的情况下,也可不设置第三金属层。相应地,在形成第二金属层之后,去除至少部分第一金属层和至少部分第二金属层,即可形成所述金属结构。
请复参阅图2(f),在逐步形成金属结构的过程中,也可以相应在所述待封装芯片的正面形成再布线结构。在本实施例中,在电镀过程中,会同时在空白区2002形成所述金属结构的第三金属层2061,和在芯片区2001形成再布线结构的第一再布线层2062,第一再布线层2062形成于所述保护层202和露出的包封层204上,且通过保护层开口2021与芯片201的焊垫电连接;而由于所述金属结构的存在,能够分散流入面板200的芯片区2001的电流,使得所述金属结构的内部区域的电流,即芯片区2001的电镀电流密度减小,并在所述金属结构的内部区域均匀分布,故而得到再布线结构的第一再布线层2062厚度均匀的封装产品。
在其他实施例中,也可以在完成形成所述金属结构后,再进行在所述待封装芯片的正面形成再布线结构的工艺。同样由于所述金属结构的存在,能够分散流入面板的芯片区的电流,使得所述金属结构的内部区域的电流,即芯片区的电镀电流密度减小,并在所述金属结构的内部区域均匀分布,故而得到再布线结构的厚度均匀的封装产品。
在一可选实施例中,可在面板的空白区开设金属结构开孔,进而在金属结构开孔中设置金属结构。其中,在一些实施例中,可采用激光开孔的方式进行开设金属结构开孔。在另一些实施例中,也可采用光刻图形化的方式开设金属结构开孔,即可通过贴感光膜、曝光及显影的方式开设金属结构开孔。相应地,在金属结构开孔中设置金属结构,可采用溅射、电镀等方式实现。金属结构的材料可参考上述相关描述,本申请对此不做限定。
在另一实施例中,如图4所示,所述金属结构(图中为第三金属层2061)也可以仅设置在芯片区2001的一侧的空白区2002上,这样,所述金属结构也能够实现分散流入面板的芯片区的电流的效果,使得位于所述金属结构的右侧的电流,即芯片区的电镀电流密度减小,而提高芯片区的电流的均匀度,故而提高得到的再布线结构的厚度的均匀性。在又一实施例中,所述金属结构也可以对称设置在芯片区2001的两侧的空白区2002上,同样能够达到提高得到的再布线结构的厚度的均匀性的有益效果。
接续,如图2(i)所示,在步骤120中,在所述待封装芯片上形成的所述再布线结构包括:第一再布线层2062,形成于所述保护层202和露出的包封层204上,且通过保护层开口2021与芯片201的焊垫电连接;以及正面第一包封层207,形成于第一再布线层2062以及露出的保护层202和包封层204上,且具有第一开口,所述正面第一包封层207的第一开口内设置有与第一再布线层2062电连接的第一导电凸柱208。第一导电凸柱208的形状优选为圆形,当然也可以是长方形、正方形等其他形状,且导电凸柱208与第一再布线层2062电连接。
进一步,在一可选实施例中,形成再布线结构时,如果需要表面是完整的同一材料的话,还可以在保护层202上形成一层钝化层,具体可在钝化层形成与保护层开口2021对应的钝化层开口,以进行再布线。
在一实施例中,由于在保护层202上已经形成有保护层开口,在形成第一再布线层2062时,至少可以直接看到保护层开口,因此形成第一再布线层2062时能够更加准确的对位。
在一实施例中,在多个待封装芯片201一起封装的情况,完成再布线结构的封装后,通过激光或机械切割方式将整个封装结构切割成多个封装体,如图2(j)所示,形成的封装体的结构图如图7所示。
进一步,在一实施例中,可在芯片201的正面进行重复再布线,比如可以同样地方式在正面包封层外形成第二再布线层或更多个再布线层,以实现产品的多层再布线。
在步骤110之前,即在包封有待封装芯片的面板的第一表面上形成设置有所述待封装芯片的芯片区和围绕所述芯片区的空白区之前,半导体封装方法包括下述步骤:
步骤101:将待封装芯片贴装于载板上,所述待封装芯片的背面朝上,正面朝向所述载板;
步骤102:形成包封层,所述包封层覆盖在整个所述载板上,用于包封住所述待封装芯片;
步骤103:剥离所述载板,得到所述面板,所述待封装芯片的正面露出于所述面板的第一表面。
在本实施例中,在步骤101之前,即在将待封装芯片贴装于载板之前,可以在待封装芯片的正面形成保护层。所述保护层可以在将半导体晶圆切割成多个待封装芯片之前形成在半导体晶圆的正面上,之后再对半导体晶圆进行切割,得到正面形成有保护层的待封装芯片。当然可以理解的是,在工艺允许的情况下,还可以将半导体晶圆切割成待封装芯片后,在每个待封装芯片正面形成保护层,具体根据实际的情况选择。
如图3(a)所示,在半导体晶圆100正面即对应待封装芯片201正面的表面形成一保护层202,之后再将形成有保护层202的所述半导体晶圆100沿着切割道进行切割,得到多个形成有保护层的待封装芯片201。
保护层202采用绝缘材料,具体如前所述。保护层可以通过层压(Lamination)、涂覆(Coating)、印刷(Printing)等方式形成在半导体晶圆上。
在步骤101中,待封装芯片201通过粘接层203贴装于载板500。如图3(b)所示,在载板500上设置有粘接层203,用以粘结待封装芯片201。且粘接层203可采用易剥离的材料,以便将载板500和背面封装好的待封装芯片201剥离开来,例如可采用通过加热能够使其失去粘性的热分离材料。
在其他实施例中,粘接层203可采用两层结构,热分离材料层和芯片附着层,热分离材料层粘贴在载板500上,在加热时会失去黏性,进而能够从载板500上剥离下来,而芯片附着层采用具有粘性的材料层,可以用于粘贴待封装芯片201。而待封装芯片201从载板500剥离开来后,可以通过化学清洗方式去除其上的芯片附着层。在一实施例中,可通过层压、印刷等方式,在载板500上形成粘接层203。
如图3(c)所示,正面形成有保护层202的待封装芯片201(图中示出了多个待封装芯片)贴装于载板500上。
在一实施例中,如图5所示,载板500上预先设置有待封装芯片201的粘贴位置,在形成粘接层203之后,将待封装芯片201的正面朝向载板500而粘贴在载板500的预定位置A处。在一实施例中,形成粘接层203之前,可采用激光、机械刻图、光刻等方式在载板500上预先标识出待封装芯片的粘贴位置,而同时待封装芯片201上也设置有对位标识,以在粘贴时与载板500上的粘贴位置瞄准对位。需要注意的是,保护层在某种光线下可以是透明的,以便能够看清设置在待封装芯片201上的对位标识,能够将待封装芯片201准确无误的粘贴在预定位置A处。可以理解的是,一次封装过程中,待封装芯片201可以是多个,即在载板500上同时贴装多个待封装芯片201,进行封装,并在完成封装后,再切割成多个封装体;一个封装体可以包括一个或多个待封装芯片,而多个待封装芯片的位置可以根据实际产品的需要进行自由设置。
在步骤102中,如图3(d)所示,包封层204覆盖在粘接层203上,且形成在待封装芯片201的背面。包封层204用于将载板500和待封装芯片201完全包封住,以重新构造一平板结构,以便在将载板500剥离后,能够继续在重新构造的该平板结构上进行再布线和封装。包封层204包括相对设置的表面2041和表面2042,其中,包封层204的表面2041与载板500邻接,包封层204的另一表面2042远离载板500。
在一实施例中,包封层204可采用层压环氧树脂膜或ABF(Ajinomoto buildupfilm)的方式形成,也可以通过对环氧树脂化合物进行注塑成型(Injection molding)、压模成型(Compression molding)或转移成型(Transfer molding)的方式形成。
在利用包封层204包封时,由于包封层在成型时需要高压成型,在此过程中包封材料容易渗透到载板500与待封装芯片201之间。通过本申请的实施例,在待封装芯片201外形成一层保护层202,保护层202能够防止包封材料渗透到待封装芯片201表面,而且即使包封材料有渗入,在与载板剥离之后,还可以通过化学方式或者研磨方式直接处理保护层202的表面,而不会直接接触到待封装芯片201的正面,进而无法破坏待封装芯片201正面的电路结构。
在步骤103中,如图3(e)所示,所述封装方法还包括剥离载板500,得到面板200。载板500剥落之后,暴露出来的表面是面板200的第一表面,包括待封装芯片201的正面的保护层202和包封层204的表面2041。
在本实施例中,由于载板500与面板200的第一表面之间具有粘接层203,可以通过加热的方式,使得粘接层203在遇热后降低黏性,进而剥离载板500。通过加热粘接层203剥离载板500的方式,能够将在剥离过程中对待封装芯片201的损害降至最低。
剥离载板500后,得到了包括待封装芯片201、覆盖在待封装芯片201正面的保护层202以及包封待封装芯片201的包封层204的面板200,面板200为平板结构。在形成的面板200上,可以根据实际情况进行再布线等。在其他实施例中,也可直接机械的剥离载板500。
本申请实施例中,在剥离了载板500之后,暴露出保护层202以及包封层204的表面2041,此时粘接层203中芯片附着层还存在于保护层202和包封层204的表面2041,而通过化学方式去除时,保护层202还能够保护待封装芯片表面不受破坏;在完全去除粘接层203后,如果之前渗入了包封材料时,还可以采用化学清洗或研磨的方式使得表面平整,有利于后面布线;而如果没有保护层,则无法通过化学方式或者研磨的方式处理待封装芯片表面,以免破坏待封装芯片正面的电路。
接续,如图3(f)所示,在保护层202上与多个所述待封装芯片的焊垫相对应的位置处形成保护层开口2021,每个保护层开口2021至少对应位于待封装芯片201的焊垫或者从焊垫引出的线路上,使得待封装芯片201正面的焊垫或者从焊垫引出的线路从保护层开口2021暴露出来。如果保护层材料是激光反应性材料,可以采用激光图形化的方式一次形成一个保护层开口2021的方式开孔;如果保护层材料是光敏材料,则可以采用光刻图形化方式,一次形成多个保护层开口2021的开孔方式。保护层开口2021的形状可以是圆的,当然也可以是其他形状如椭圆形、方形、线形等。
需要说明的是,在另一实施例中,在所述保护层上与多个所述待封装芯片的焊垫相对应的位置处形成保护层开口2021,可以是在将形成有保护层的所述晶圆切割成多个所述待封装芯片之前,而使得待封装芯片201正面的焊垫或者从焊垫引出的线路从保护层开口2021暴露出来。形成保护层开口的具体方案可参加上述相关描述,此处不予以赘述。
在形成有所述保护层202的待封装芯片粘贴在所述载板500的粘接层203上之后,多个保护层开口2021呈中空状态。
在另一实施例中,在所述保护层上与多个所述待封装芯片的焊垫相对应的位置处形成保护层开口2021之后,还包括:在保护层开口中填充导电介质,使得导电介质与所述待封装芯片的焊垫电连接。导电介质在保护层开口中形成竖直的连接结构,使得将芯片表面的焊垫延伸至保护层表面,保护层可以围绕形成在连接结构的四周。
在一些实施例中,在上述步骤102之后并且在剥离载板500之前,所述封装方法还包括在包封层204远离所述载板的表面2042贴装支撑层205。
支撑层至少贴装在包封层的第一表面的至少部分区域。如图6所示,在一实施例中,在包封层204的远离载板500的表面2042之上贴装支撑层205,且支撑层205覆盖在包封层204的表面2042的全部区域。
支撑层205的材料强度大于包封层204的材料强度,使得该支撑层205能够有效提高并保证封装过程中封装结构的机械强度,有效抑制各结构变形带来的不利影响,从而提高产品封装的效果。
相应地,本实施例中,可在贴装支撑层205之后再将载板500剥离,露出所述的待封装芯片201的正面。
接续,在待封装芯片201的正面形成再布线结构之后,所述半导体封装方法还包括剥离支撑层205。通过设置支撑板能够有效提高并保证封装过程中封装结构的机械强度,有效抑制各结构变形带来的不利影响,从而提高产品封装的效果。
图7是根据本申请一示例性实施例提供的利用上述半导体封装方法得到的芯片封装结构的结构示意图。如图7所示,半导体封装结构包括:
包封层204,设有内凹的腔体;
芯片201,设于所述腔体内,且芯片201的背面朝向所述腔体的底部;
保护层202,形成于芯片201的正面,且保护层202上形成有保护层开口2021,保护层开口2021位于芯片201正面的焊垫对应位置处;
再布线结构,形成于芯片201的正面,用于将芯片201正面的焊垫引出。
在一些实施例中,所述再布线结构包括:第一再布线层2062,形成于所述保护层202和露出的包封层204上,且通过保护层开口2021与芯片201的焊垫电连接;以及正面第一包封层207,形成于第一再布线层2062以及露出的保护层202和包封层204上,且具有第一开口,所述正面第一包封层207的第一开口内设置有与第一再布线层2062电连接的第一导电凸柱208。
在另一实施例中,所述再布线结构包括更多个再布线层,以实现产品的多层再布线。
在本申请中,所述装置实施例与方法实施例在不冲突的情况下,可以互为补充。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。
Claims (10)
1.一种半导体封装方法,其特征在于,其包括:
在包封有待封装芯片的面板的第一表面上形成设置有所述待封装芯片的芯片区和围绕所述芯片区的空白区;
在所述空白区形成金属结构,在所述待封装芯片上形成再布线结构,所述再布线结构位于所述芯片区内,所述再布线结构用于将所述待封装芯片的焊垫引出。
2.如权利要求1所述的半导体封装方法,其特征在于,所述金属结构围绕所述芯片区设置。
3.如权利要求2所述的半导体封装方法,其特征在于,所述金属结构为闭合结构。
4.如权利要求1所述的半导体封装方法,其特征在于,在所述空白区形成金属结构包括:
在所述面板的第一表面上形成第一金属层;
在所述第一金属层之上形成第二金属层;
去除至少部分所述第一金属层和所述第二金属层形成所述金属结构。
5.如权利要求1所述的半导体封装方法,其特征在于,在所述空白区形成金属结构包括:
在所述面板的第一表面上形成第一金属层;
在所述第一金属层之上形成第二金属层;
在所述第二金属层上形成间隔的第三金属层;
去除第三金属层间隔所对应的第一金属层和第二金属层,形成所述金属结构。
6.如权利要求1所述的半导体封装方法,其特征在于,在所述空白区形成金属结构包括:
在所述空白区开设金属结构开孔;
在所述金属结构开孔中设置金属结构。
7.如权利要求1所述的半导体封装方法,其特征在于,在所述空白区形成金属结构之前,所述半导体封装方法包括:
将两个导电块放置于所述面板的第一表面上,两个所述导电块位于所述空白区外,且相对设置于所述空白区的两侧。
8.如权利要求1所述的半导体封装方法,其特征在于,在包封有待封装芯片的面板的第一表面上形成设置有所述待封装芯片的芯片区和围绕所述芯片区的空白区之前,所述半导体封装方法还包括:
将待封装芯片贴装于载板上,所述待封装芯片的背面朝上,正面朝向所述载板;
形成包封层,所述包封层覆盖在整个所述载板上,用于包封住所述待封装芯片;
剥离所述载板,得到所述面板,所述待封装芯片的正面露出于所述面板的第一表面。
9.如权利要求8所述的半导体封装方法,其特征在于,在所述将待封装芯片贴装于所述载板上之前,所述半导体封装方法还包括:
在所述待封装芯片的正面形成保护层。
10.如权利要求8所述的半导体封装方法,其特征在于,在所述形成包封层之后,剥离所述载板之前,所述半导体封装方法包括在所述包封层的远离所述载板的表面贴装支撑层;及,
在所述待封装芯片上形成再布线结构之后,所述半导体封装方法包括剥离所述支撑层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910411119.0A CN111952190B (zh) | 2019-05-16 | 2019-05-16 | 半导体封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910411119.0A CN111952190B (zh) | 2019-05-16 | 2019-05-16 | 半导体封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111952190A true CN111952190A (zh) | 2020-11-17 |
CN111952190B CN111952190B (zh) | 2022-07-01 |
Family
ID=73336096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910411119.0A Active CN111952190B (zh) | 2019-05-16 | 2019-05-16 | 半导体封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111952190B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113436979A (zh) * | 2021-06-15 | 2021-09-24 | 矽磐微电子(重庆)有限公司 | 半导体封装方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110198732A1 (en) * | 2010-02-12 | 2011-08-18 | Chao-Yen Lin | Chip package and method for forming the same |
US20140091454A1 (en) * | 2012-09-28 | 2014-04-03 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Supporting Layer Over Semiconductor Die in Thin Fan-Out Wafer Level Chip Scale Package |
US20140335658A1 (en) * | 2013-05-09 | 2014-11-13 | Deca Technologies Inc. | Semiconductor device and method of land grid array packaging with bussing lines |
CN105575823A (zh) * | 2015-12-24 | 2016-05-11 | 南通富士通微电子股份有限公司 | 半导体器件扇出封装结构的制作方法 |
CN107221517A (zh) * | 2017-07-10 | 2017-09-29 | 江阴长电先进封装有限公司 | 一种包覆型芯片尺寸封装结构及其封装方法 |
CN107342277A (zh) * | 2016-04-29 | 2017-11-10 | 台湾积体电路制造股份有限公司 | 封装件及其形成方法 |
CN108231606A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
CN108400122A (zh) * | 2017-02-07 | 2018-08-14 | 台湾积体电路制造股份有限公司 | 伪金属帽和再分布线的路由设计 |
CN109509727A (zh) * | 2017-09-15 | 2019-03-22 | Pep创新私人有限公司 | 一种半导体芯片封装方法及封装结构 |
-
2019
- 2019-05-16 CN CN201910411119.0A patent/CN111952190B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110198732A1 (en) * | 2010-02-12 | 2011-08-18 | Chao-Yen Lin | Chip package and method for forming the same |
US20140091454A1 (en) * | 2012-09-28 | 2014-04-03 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Supporting Layer Over Semiconductor Die in Thin Fan-Out Wafer Level Chip Scale Package |
US20140335658A1 (en) * | 2013-05-09 | 2014-11-13 | Deca Technologies Inc. | Semiconductor device and method of land grid array packaging with bussing lines |
CN105575823A (zh) * | 2015-12-24 | 2016-05-11 | 南通富士通微电子股份有限公司 | 半导体器件扇出封装结构的制作方法 |
CN107342277A (zh) * | 2016-04-29 | 2017-11-10 | 台湾积体电路制造股份有限公司 | 封装件及其形成方法 |
CN108231606A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
CN208045473U (zh) * | 2016-11-29 | 2018-11-02 | Pep创新私人有限公司 | 芯片封装结构 |
CN108400122A (zh) * | 2017-02-07 | 2018-08-14 | 台湾积体电路制造股份有限公司 | 伪金属帽和再分布线的路由设计 |
CN107221517A (zh) * | 2017-07-10 | 2017-09-29 | 江阴长电先进封装有限公司 | 一种包覆型芯片尺寸封装结构及其封装方法 |
CN109509727A (zh) * | 2017-09-15 | 2019-03-22 | Pep创新私人有限公司 | 一种半导体芯片封装方法及封装结构 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113436979A (zh) * | 2021-06-15 | 2021-09-24 | 矽磐微电子(重庆)有限公司 | 半导体封装方法 |
CN113436979B (zh) * | 2021-06-15 | 2024-02-27 | 矽磐微电子(重庆)有限公司 | 半导体封装方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111952190B (zh) | 2022-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI666740B (zh) | 晶片封裝方法及封裝結構 | |
TWI796522B (zh) | 半導體器件封裝方法及半導體器件 | |
CN109494202B (zh) | 一种半导体芯片封装方法及封装结构 | |
US20030006501A1 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
CN111952190B (zh) | 半导体封装方法 | |
CN111933534B (zh) | 半导体封装方法及半导体封装结构 | |
CN111668111B (zh) | 半导体封装方法 | |
KR101134706B1 (ko) | 리드 프레임 및 이의 제조 방법 | |
CN113725097B (zh) | 半导体封装方法及半导体封装结构 | |
CN111668118B (zh) | 半导体封装方法 | |
CN113725096B (zh) | 半导体封装方法及半导体封装结构 | |
CN211017006U (zh) | 面板组件、晶圆封装体以及芯片封装体 | |
CN111883438B (zh) | 半导体封装方法及半导体封装结构 | |
CN111599694B (zh) | 半导体封装方法 | |
CN111883437B (zh) | 半导体封装方法及半导体封装结构 | |
CN112233987B (zh) | 芯片封装结构的制作方法 | |
CN111599701B (zh) | 半导体封装方法及半导体封装结构 | |
JP6515243B2 (ja) | 半導体装置の製造方法 | |
CN115483119A (zh) | 半导体封装方法 | |
CN113725097A (zh) | 半导体封装方法及半导体封装结构 | |
CN115483118A (zh) | 半导体封装方法 | |
CN114446796A (zh) | 半导体封装方法及半导体封装结构 | |
CN111668098A (zh) | 半导体封装方法 | |
CN114613684A (zh) | 半导体封装方法 | |
CN113725096A (zh) | 半导体封装方法及半导体封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |