CN107195605A - 以薄镍层作为阻挡层的铜镍锡微凸点结构及其制备方法 - Google Patents

以薄镍层作为阻挡层的铜镍锡微凸点结构及其制备方法 Download PDF

Info

Publication number
CN107195605A
CN107195605A CN201710352929.4A CN201710352929A CN107195605A CN 107195605 A CN107195605 A CN 107195605A CN 201710352929 A CN201710352929 A CN 201710352929A CN 107195605 A CN107195605 A CN 107195605A
Authority
CN
China
Prior art keywords
nickel
layer
thin
cuprum
stannum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710352929.4A
Other languages
English (en)
Inventor
凌惠琴
王冬凡
胡安民
李明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN201710352929.4A priority Critical patent/CN107195605A/zh
Publication of CN107195605A publication Critical patent/CN107195605A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本发明公开了一种以薄Ni层作为阻挡层的微凸点结构及其制备方法，该微凸点结构通过包括以下步骤的方法制备：在有种子层上的硅片上喷涂光刻胶，经过图形曝光、显影，种子层上方形成小尺寸直径微孔结构样品；在铜电镀溶液中电镀形成一层导电铜柱，洗净吹干；在镍电镀溶液中快速电镀，在铜柱上方形成一层薄的镍金属层，洗净吹干；在锡电镀溶液中电镀，在镍层上方形成一层锡层，洗净吹干；用丙酮浸泡，洗去图形化后的光刻胶，即可。本发明的微凸点结构形成了稳定的铜镍锡三元合金相，能够减少凸点时效过程中金属间化合物和孔洞的生长，效果良好，可广泛用于各种高端电子制造领域。

Description

以薄镍层作为阻挡层的铜镍锡微凸点结构及其制备方法
技术领域
本发明涉及半导体器件的制造，具体涉及一种微凸点结构，特别涉及一种以薄Ni层作为阻挡层的铜镍锡微凸点结构。
背景技术
作为新型芯片层间互连技术，铜柱凸点具有更好的导电导热性，易实现超细节距互连，从而满足高密度三维封装的要求。根据国际半导体技术发展路线组织的预测，与20/14纳米技术节点相匹配的三维封装互连结构尺寸须减小到现有尺寸的十分之一，微凸点将由40-50微米缩小到5微米。在这一尺度上，微凸点的高精度制备、金属间化合物(IMC)异常生长、柯肯达尔孔洞等互连可靠性问题亟待解决。
发明内容
本发明提供一种以薄Ni层作为阻挡层的铜镍锡微凸点结构及其制备方法，本发明有效制备了小尺寸的微凸点结构，实现了5微米尺度上的微凸点的高精度制备；本发明的铜镍锡微凸点结构在铜和焊料界面加上一层500纳米尺度的镍阻挡层，从而在界面处形成一层铜镍锡三元合金，随着时效过程的进行，此厚度的镍层很好的阻挡了铜的扩散反应，从而降低了金属间化合物的生长，有效的提高了微凸点的可靠性，延长了器件的使用寿命。
本发明是通过以下技术方案实现的：
一种以薄Ni层作为阻挡层的铜镍锡微凸点结构，包括具有种子层的硅片以及依次设置在所述硅片上的导电铜柱、镍金属阻挡层、锡柱层。
所述导电铜柱的高度大概为2-2.5微米。
所述镍金属阻挡层的厚度为400-600纳米。
所述锡柱层的厚度为1.9-2.2微米。
一种以薄Ni层作为阻挡层的铜镍锡微凸点结构的制备方法，包括以下步骤：
步骤(1)：在有种子层的硅片上喷涂光刻胶，并经过图形曝光及显影，形成小尺寸直径的微孔结构样品，微孔的直径为5-6微米，间距为19.5-20.5微米；
步骤(2)：将具有微孔结构的样品放置在铜电镀溶液中，电流密度设置为0.8-1.2A/dm2，11-13分钟后在微孔中形成一层导电铜柱，高度为2-2.5微米，洗净吹干；
步骤(3)：将步骤(2)清洗过后的样品，放置在镍电镀溶液中，电流密度设置为3.8-4.2A/dm2，28-32秒后在铜柱上方形成一层薄的镍金属阻挡层，厚度为400-600纳米，洗净吹干；
步骤(4)：将步骤(3)清洗过后的样品，放置在锡电镀溶液中，电流密度设置为1.0-1.3A/dm2，18-22分钟后在镍金属阻挡层上方形成一层锡柱层，厚度为1.9-2.2微米，洗净吹干；
步骤(5)：将步骤(4)处理完的样品用清洗剂浸泡，洗去图形化后的光刻胶。清洗剂例如可以为丙酮。
优选地，所述种子层为300-600nm的铜铬合金层。
优选的，所述用于形成导电铜柱的铜电镀溶液包含浓度为48-52g/L的硫酸铜、加速剂和整平剂。更优选的，所述加速剂为聚二硫二丙烷磺酸钠或3-巯基丙烷磺酸，所述整平剂选自聚亚烷基亚胺、烷基咪唑啉、金胺或贾纳斯绿B。
优选的，所述用于形成镍金属阻挡层的镍电镀溶液包含295-305g/L的六水合硫酸镍、48-52g/L的六水合氯化镍、38-42g/L的硼酸、0.08-0.12g/L的十二烷基硫酸钠，PH值控制在4.0-4.6。
优选的，所述用于形成锡柱层的锡电镀溶液包含168-172g/L的氯化锡、148-152g/L的硫酸镍、38-42g/L的硫酸。
优选的，所述的金属铜、镍和锡柱电镀方法中，所述阳电极金属分别为纯铜、镍和锡，微孔样品放置在阴极，阴极和阳极用直流电源相连，然后施加一定电流。
优选的，本发明通过将步骤(5)制备好的样品在预定温度下优选为150摄氏度下进行恒温时效反应，测量生长出来的金属间化合物厚度，来评估凸点的可靠性。
所述的恒温时效反应为铜、镍和锡金属在恒温环境下发生扩散反应，生成金属间化合物的过程。所述的金属间化合物为金属之间复合，并合并成一种化合物。所述的金属间化合物测量方法为将样品横截面在显微镜下观察并测量。
与现有技术相比，本发明的有益效果如下：
本发明的方法制备了5微米直径尺度的封装凸点，并且在铜和焊料界面加入了一层薄镍层作为阻挡层；
本发明通过在晶圆上依次沉积钝化层、种子层，以及经过图形曝光的光刻胶层，形成了5微米尺度上的微孔结构；然后分别在三种电镀溶液中依次电镀铜、镍和锡层，制备出以500纳米厚尺度的薄镍层作为阻挡层的凸点结构；
在测试阶段的时效过程中，相对于未加薄镍层的凸点而言，本发明的添加了薄镍层的凸点结构的金属间化合物生长更慢，孔洞生长更少，实现了更长时间的可靠性；
本发明实施效果好，可广泛用于三维叠层芯片互连以及高密度封装凸点等高端电子制造领域。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为不含镍层的5微米Cu/Sn凸点和含有500纳米镍阻挡层的Cu/Ni/Sn凸点的金属间化合物随时间的增长而发生变化的示意图。
具体实施方式
镍层可以用来阻挡铜和焊料的快速反应，这是因为Ni与Sn之间的反应相对于Cu与Sn之间的反应来说较慢，数据表明Cu6Sn5生长速率约是Ni3Sn4的5倍，这样就限制了相同时间内生长的IMC的厚度。
在尺寸较大的凸点结构中，焊料体积较大，因此为了获得足够的阻挡性能，镍层厚度通常在1微米以上。然而，当凸点的直径减少到5微米时，如果采取同样厚度的镍层，Ni会和焊料反应全部转化为Ni3Sn4，不能达到减少金属间化合物的目的。而且凸点加上1微米高的镍层，会导致凸点高度过高，回流过程中很容易发生坍塌的失效，影响整个凸点的可靠性。
因此，对于凸点尺寸不断的减小的情况，选择一定厚度的镍阻挡层仍存在一些问题。
本发明提供一种以薄Ni层作为阻挡层的铜镍锡微凸点结构，包括具有种子层的硅片以及依次设置在所述硅片上的导电铜柱、镍金属阻挡层、锡柱层。
所述导电铜柱的高度大概为2-2.5微米。
所述镍金属阻挡层的厚度为400-600纳米。
所述锡柱层的厚度为1.9-2.2微米。
上述以薄Ni层作为阻挡层的铜镍锡微凸点结构可以采用以下的制备方法制备，该制备方法包括以下步骤：
步骤(1)：在有种子层的硅片上喷涂光刻胶，并经过图形曝光及显影，形成小尺寸直径的微孔结构样品，微孔的直径为5-6微米，间距为19.5-20.5微米；
步骤(2)：将具有微孔结构的样品放置在铜电镀溶液中，电流密度设置为0.8-1.2A/dm2，11-13分钟后在微孔中形成一层导电铜柱，高度为2-2.5微米，洗净吹干；
步骤(3)：将步骤(2)清洗过后的样品，放置在镍电镀溶液中，电流密度设置为3.8-4.2A/dm2，28-32秒后在铜柱上方形成一层薄的镍金属阻挡层，厚度为400-600纳米，洗净吹干；
步骤(4)：将步骤(3)清洗过后的样品，放置在锡电镀溶液中，电流密度设置为1.1-1.3A/dm2，18-22分钟后在镍金属阻挡层上方形成一层锡柱层，厚度为1.9-2.2微米，洗净吹干；
步骤(5)：将步骤(4)处理完的样品用清洗剂浸泡，洗去图形化后的光刻胶。清洗剂例如可以为丙酮。
在本文中，由「一数值至另一数值」表示的范围，是一种避免在说明书中一一列举该范围中的所有数值的概要性表示方式。因此，某一特定数值范围的记载，涵盖该数值范围内的任意数值以及由该数值范围内的任意数值界定出的较小数值范围，如同在说明书中明文写出该任意数值和该较小数值范围一样。
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
以下实施例中使用的电镀溶液为：
铜电镀溶液包含浓度为50g/L的硫酸铜、加速剂和整平剂；所述加速剂为聚二硫二丙烷磺酸钠或3-巯基丙烷磺酸，所述整平剂为聚亚烷基亚胺、烷基咪唑啉、金胺或贾纳斯绿B。
镍电镀溶液包含300g/L的六水合硫酸镍、50g/L的六水合氯化镍、40g/L的硼酸、0.1g/L的十二烷基硫酸钠，pH值控制在4.0-4.6。
锡电镀溶液包含170g/L的氯化锡、150g/L的硫酸镍、40g/L的硫酸。
实施例1
本实施例提供一种以薄Ni层作为阻挡层的微凸点结构，其制备具体步骤如下：
步骤(1)：在有种子层的硅片上喷涂光刻胶，经过图形曝光及显影，形成小尺寸直径的微孔结构样品，微孔的直径为5微米，间距为19.5微米；
步骤(2)：将微孔结构的样品放置在铜电镀溶液中，电流密度设置为1.2A/dm2，11分钟后在微孔中形成一层导电铜柱，高度大概为2.2微米，洗净吹干；
步骤(3)：将步骤(2)清洗过后的样品，放置在镍电镀溶液中，电流密度设置为3.8A/dm2，28秒后在铜柱上方形成一层薄的镍金属阻挡层，厚度大概为400纳米，洗净吹干；
步骤(4)：将步骤(3)清洗过后的样品，放置在锡电镀溶液中，电流密度设置为1.0A/dm2，20分钟后在镍层上方形成一层锡柱，厚度大概为1.9微米，洗净吹干；
步骤(5)：将步骤(4)处理完的样品用丙酮浸泡，洗去图形化后的光刻胶。
效果测试：将制备好的样品在150摄氏度下进行恒温时效反应，测量生长出来的金属间化合物厚度。
实施例2
本实施例提供一种以薄Ni层作为阻挡层的微凸点结构，其制备具体步骤如下：
步骤(1)：半导体晶圆上通纯氧气，经过氧化反应形成二氧化硅的钝化层；
步骤(2)：将步骤(1)钝化层表面物理气相溅射，形成一层金属种子层，厚度为300纳米，为铜和铬合金；
步骤(3)：在种子层上喷涂光刻胶，经过图形曝光及显影，形成小尺寸直径的微孔结构样品，微孔的直径为6微米，间距为20微米；
步骤(4)：将微孔结构的样品，放置在铜电镀溶液中，电流密度设置为1A/dm2，13分钟后在微孔中形成一层导电铜柱，高度大概为2.5微米，洗净吹干；
步骤(5)：将步骤(4)清洗过后的样品，放置在镍电镀溶液中，电流密度设置为4A/dm2，32秒后在铜柱上方形成一层薄的镍金属阻挡层，厚度大概为600纳米，洗净吹干；
步骤(6)：将步骤(5)清洗过后的样品，放置在锡电镀溶液中，电流密度设置为1.2A/dm2，22分钟后在镍层上方形成一层锡柱，厚度大概为2.2微米，洗净吹干；
步骤(7)将步骤(6)处理完的样品用丙酮浸泡，洗去图形化后的光刻胶。
效果测试：将制备好的样品在150摄氏度下进行恒温时效反应，测量生长出来的金属间化合物厚度。
实施例3
本实施例提供一种以薄Ni层作为阻挡层的微凸点结构，其制备具体步骤如下：
步骤(1)：半导体晶圆上通纯氧气，经过氧化反应形成二氧化硅的钝化层；
步骤(2)：将步骤(1)钝化层表面物理气相溅射，形成一层金属种子层，厚度为300纳米，为铜和铬合金；
步骤(3)：在种子层上喷涂光刻胶，经过图形曝光及显影，形成小尺寸直径的微孔结构样品，微孔的直径为5.5微米，间距为20微米；
步骤(4)：将微孔结构的样品，放置在铜电镀溶液中，电流密度设置为1A/dm2，12分钟后在微孔中形成一层导电铜柱，高度大概为2.2微米，洗净吹干；
步骤(5)：将步骤(4)清洗过后的样品，放置在镍电镀溶液中，电流密度设置为4A/dm2，30秒后在铜柱上方形成一层薄的镍金属阻挡层，厚度大概为500纳米，洗净吹干；
步骤(6)：将步骤(5)清洗过后的样品，放置在锡电镀溶液中，电流密度设置为1.2A/dm2，20分钟后在镍层上方形成一层锡柱，厚度大概为2.1微米，洗净吹干；
步骤(7)：将步骤(6)处理完的样品用丙酮浸泡，洗去图形化后的光刻胶。
效果测试：将制备好的样品在150摄氏度下进行恒温时效反应，测量生长出来的金属间化合物厚度。
测试结果
图1为直径5微米不含镍层的Cu/Sn凸点和含有薄镍阻挡层的Cu/Ni/Sn凸点的经过25h恒温时效的示意图。根据图1，在无镍阻挡层的凸点铜和焊料界面处，可以明显看出金属间化合物(金属间化合物主要为Cu6Sn5和Cu3Sn)和孔洞随时间的增长速率，而在有薄镍层阻挡层的凸点的界面处，三元合金结构很好的减慢了金属间化合物的生长，孔洞的生长明显减慢。
图1中的横坐标代表时效时间的平方根，单位为小时的平方，每个数据点代表凸点经过对应横坐标时间的时效过程之后，其界面处金属间化合物的生长情况。圆形数据点为不含镍层的Cu/Sn凸点，而方形数据点为含有薄镍阻挡层的Cu/Ni/Sn凸点金属间化合物生长情况，将圆形和方形的数据点分别拟合，得到拟合直线，直线的斜率代表金属间化合物随时间的平方的生长速率。
从方形数据点可以看出，含薄镍阻挡层的Cu/Ni/Sn凸点的焊料层在时效过程100h之后完全被消耗完，而从圆形数据点看出，不含镍层的Cu/Sn凸点的焊料层在25h之后就完全被金属间化合物填满，可靠性不及前者，所以本发明提供的薄镍阻挡层可以有效地实现凸点良好的可靠性，延长使用寿命。
从图1中可以得出以下结论：薄镍层阻挡层可以明显减少金属间化合物的生成以及孔洞的生长。
在本发明及上述实施例的教导下，本领域技术人员很容易预见到，本发明所列举或例举的各原料或其等同替换物、各加工方法或其等同替换物都能实现本发明，以及各原料和加工方法的参数上下限取值、区间值都能实现本发明，在此不一一列举实施例。以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。

Claims (10)

1.一种以薄Ni层作为阻挡层的铜镍锡微凸点结构，其特征在于，包括具有种子层的硅片以及依次设置在所述硅片上的导电铜柱、镍金属阻挡层、锡柱层。
2.如权利要求1所述的以薄Ni层作为阻挡层的铜镍锡微凸点结构，其特征在于，所述导电铜柱的高度为2-2.5微米，所述镍金属阻挡层的厚度为400-600纳米，所述锡柱层的厚度为1.9-2.2微米。
3.一种以薄Ni层作为阻挡层的铜镍锡微凸点结构的制备方法，其特征在于，包括以下步骤：
步骤(1)：在有种子层的硅片上喷涂光刻胶，并经过图形曝光及显影，形成小尺寸直径的微孔结构样品，微孔的直径为5-6微米，间距为19.5-20.5微米；
步骤(2)：将具有微孔结构的样品放置在铜电镀溶液中，电流密度设置为0.8-1.2A/dm2，11-13分钟后在微孔中形成一层导电铜柱，高度为2-2.5微米，洗净吹干；
步骤(3)：将步骤(2)清洗过后的样品，放置在镍电镀溶液中，电流密度设置为3.8-4.2A/dm2，28-32秒后在铜柱上方形成一层薄的镍金属阻挡层，厚度为400-600纳米，洗净吹干；
步骤(4)：将步骤(3)清洗过后的样品，放置在锡电镀溶液中，电流密度设置为1.0-1.3A/dm2，18-22分钟后在镍金属阻挡层上方形成一层锡柱层，厚度为1.9-2.2微米，洗净吹干；
步骤(5)：将步骤(4)处理完的样品用清洗剂浸泡，洗去图形化后的光刻胶。
4.根据权利要求3所述的以薄Ni层作为阻挡层的铜镍锡微凸点结构的制备方法，其特征在于，所述种子层的结构为300-600nm的铜铬合金。
5.根据权利要求3所述的以薄Ni层作为阻挡层的铜镍锡微凸点结构的制备方法，其特征在于，用于形成所述导电铜柱的所述铜电镀溶液包含浓度为48-52g/L的硫酸铜、加速剂和整平剂。
6.根据权利要求5所述的以薄Ni层作为阻挡层的铜镍锡微凸点结构的制备方法，其特征在于，所述加速剂为聚二硫二丙烷磺酸钠或3-巯基丙烷磺酸，所述整平剂选自聚亚烷基亚胺、烷基咪唑啉、金胺或贾纳斯绿B。
7.根据权利要求3所述的以薄Ni层作为阻挡层的铜镍锡微凸点结构的制备方法，其特征在于，用于形成所述镍金属阻挡层的所述镍电镀溶液包含295-305g/L的六水合硫酸镍、48-52g/L的六水合氯化镍、38-42g/L的硼酸、0.08-0.12g/L的十二烷基硫酸钠，pH值控制在4.0-4.6。
8.根据权利要求3所述的以薄Ni层作为阻挡层的铜镍锡微凸点结构的制备方法，其特征在于，用于形成所述锡柱层的电镀液包含168-172g/L的氯化锡、148-152g/L的硫酸镍和38-42g/L的硫酸。
9.根据权利要求3所述的以薄Ni层作为阻挡层的铜镍锡微凸点结构的制备方法，其特征在于，所述阳电极金属分别为纯铜、镍和锡，微孔样品放置在阴极，阴极和阳极用直流电源相连，然后施加电流。
10.根据权利要求3所述的以薄Ni层作为阻挡层的铜镍锡微凸点结构的制备方法，其特征在于，将步骤(5)制备好的样品在预定温度下进行恒温时效反应，测量生长出来的金属间化合物厚度；所述恒温时效反应为金属在恒温环境下发生扩散反应，生成金属间化合物的过程；所述金属间化合物为铜、镍和锡之间发生复合反应生成的金属化合物，主要包括(Cu,Ni)6Sn5，Cu6Sn5和Cu3Sn。
CN201710352929.4A 2017-05-18 2017-05-18 以薄镍层作为阻挡层的铜镍锡微凸点结构及其制备方法 Pending CN107195605A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710352929.4A CN107195605A (zh) 2017-05-18 2017-05-18 以薄镍层作为阻挡层的铜镍锡微凸点结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710352929.4A CN107195605A (zh) 2017-05-18 2017-05-18 以薄镍层作为阻挡层的铜镍锡微凸点结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107195605A true CN107195605A (zh) 2017-09-22

Family

ID=59875277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710352929.4A Pending CN107195605A (zh) 2017-05-18 2017-05-18 以薄镍层作为阻挡层的铜镍锡微凸点结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107195605A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110373693A (zh) * 2019-08-30 2019-10-25 上海戴丰科技有限公司 一种晶圆级封装滤波器电极的制备方法
CN111054358A (zh) * 2019-12-06 2020-04-24 西南石油大学 一种铜镍锡水滑石催化剂及其制备方法
CN113192916A (zh) * 2021-05-12 2021-07-30 南京理工大学 一种用于抑制Cu/Sn焊点组织Cu3Sn的表面形核方法
CN113943955A (zh) * 2021-11-26 2022-01-18 苏州昶明微电子科技合伙企业(有限合伙) 一种铜电镀设备及方法
CN114453694A (zh) * 2022-02-18 2022-05-10 深圳先进电子材料国际创新研究院 一种可实现焊点中金属间化合物内柯肯达尔孔洞自愈合的方法
CN117238781A (zh) * 2023-11-16 2023-12-15 江苏芯德半导体科技有限公司 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030096495A1 (en) * 1999-01-27 2003-05-22 Shinko Electric Industries Co., Ltd. Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
CN101233613A (zh) * 2005-08-11 2008-07-30 德州仪器公司 具有改进的机械可靠性和热可靠性的半导体装置
CN102496603A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种芯片级封装结构
CN102543766A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030096495A1 (en) * 1999-01-27 2003-05-22 Shinko Electric Industries Co., Ltd. Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
CN101233613A (zh) * 2005-08-11 2008-07-30 德州仪器公司 具有改进的机械可靠性和热可靠性的半导体装置
CN102496603A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种芯片级封装结构
CN102543766A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装工艺

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110373693A (zh) * 2019-08-30 2019-10-25 上海戴丰科技有限公司 一种晶圆级封装滤波器电极的制备方法
CN111054358A (zh) * 2019-12-06 2020-04-24 西南石油大学 一种铜镍锡水滑石催化剂及其制备方法
CN111054358B (zh) * 2019-12-06 2022-02-01 西南石油大学 一种铜镍锡水滑石催化剂及其制备方法
CN113192916A (zh) * 2021-05-12 2021-07-30 南京理工大学 一种用于抑制Cu/Sn焊点组织Cu3Sn的表面形核方法
CN113192916B (zh) * 2021-05-12 2022-09-06 南京理工大学 一种用于抑制Cu/Sn焊点组织Cu3Sn的表面形核方法
CN113943955A (zh) * 2021-11-26 2022-01-18 苏州昶明微电子科技合伙企业(有限合伙) 一种铜电镀设备及方法
CN113943955B (zh) * 2021-11-26 2023-01-03 苏州昶明微电子科技合伙企业(有限合伙) 一种铜电镀设备及方法
CN114453694A (zh) * 2022-02-18 2022-05-10 深圳先进电子材料国际创新研究院 一种可实现焊点中金属间化合物内柯肯达尔孔洞自愈合的方法
CN117238781A (zh) * 2023-11-16 2023-12-15 江苏芯德半导体科技有限公司 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构
CN117238781B (zh) * 2023-11-16 2024-02-23 江苏芯德半导体科技有限公司 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构

Similar Documents

Publication Publication Date Title
CN107195605A (zh) 以薄镍层作为阻挡层的铜镍锡微凸点结构及其制备方法
CN104419983B (zh) 单晶铜、其制备方法及包含其的基板
Toimil Molares et al. Electrical characterization of electrochemically grown single copper nanowires
CN101263247B (zh) 用于使用金属涂布基底表面的电镀组合物
Ogata et al. Electrochemical metal deposition on silicon
KR101496494B1 (ko) 이방 도전성 접합 패키지의 제조방법
TW201706131A (zh) 使用金屬奈米線陣列及犧牲模板之熱介面材料
CN108054108B (zh) 一种基于快速局域电沉积的引线键合方法
CN106435665B (zh) 一种具有天然多尺度树枝状微针翅铜表面结构及其制备方法
US9245670B2 (en) Reliable wire method
TW201213609A (en) Methods, devices, and materials for metallization
WO2014144266A1 (en) Through-silicon vias and interposers formed by metal-catalyzed wet etching
Venkatraman et al. Electrochemical atomic layer deposition of cobalt enabled by the surface-limited redox replacement of underpotentially deposited zinc
TW201111164A (en) Metallic laminated structure and manufacturing method for metallic laminated structure
Xu et al. Electrodeposition of Cu2O nanostructure on 3D Cu micro-cone arrays as photocathode for photoelectrochemical water reduction
CN109023459A (zh) 一种双层多尺度强化沸腾的表面结构及其制备方法
KR100747074B1 (ko) 양극 산화 알루미늄 템플레이트(ＡＡＯＴｅｍｐｌａｔｅ)를 이용한 나노 로드의 제조 방법 및이를 이용하여 얻어진 나노 로드
CN110021580A (zh) 制作导电迹线的方法及所得结构
CN103603020B (zh) 电化学沉积制备铜互连用微纳米针锥结构的方法
TW200834951A (en) Apparatus and method for electroplating on a solar cell substrate
CN109087902A (zh) 一种走线结构及其制备方法、显示装置
CN110499489B (zh) 一种半导体/金属异质结纳米线阵列材料的制备工艺
Grevtsov et al. Selective electrochemical deposition of indium in-between silicon nanowire arrays fabricated by metal-assisted chemical etching
Lee et al. Formation of 100 μm deep vertical pores in Si wafers by wet etching and Cu electrodeposition
CN103603015B (zh) 铜互连用微纳米针锥结构的电化学制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170922

RJ01 Rejection of invention patent application after publication