JP2014192298A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014192298A
JP2014192298A JP2013065775A JP2013065775A JP2014192298A JP 2014192298 A JP2014192298 A JP 2014192298A JP 2013065775 A JP2013065775 A JP 2013065775A JP 2013065775 A JP2013065775 A JP 2013065775A JP 2014192298 A JP2014192298 A JP 2014192298A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
lead wire
semiconductor device
underfill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013065775A
Other languages
English (en)
Other versions
JP2014192298A5 (ja
JP6182928B2 (ja
Inventor
Shigehisa Tajimi
茂久 多次見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013065775A priority Critical patent/JP6182928B2/ja
Priority to US14/196,316 priority patent/US9224705B2/en
Priority to CN201410114358.7A priority patent/CN104078440B/zh
Publication of JP2014192298A publication Critical patent/JP2014192298A/ja
Publication of JP2014192298A5 publication Critical patent/JP2014192298A5/ja
Application granted granted Critical
Publication of JP6182928B2 publication Critical patent/JP6182928B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】リード線の腐食を防ぐ信頼性を向上させた半導体装置を提供する。
【解決手段】半導体装置１は、電極２０と当該電極に接続される複数のリード線３０を有する基板２と、方形であって長辺３０１と短辺３０２及び角部３０３を有し、基板２に実装される半導体素子３とからなり、半導体素子３は電極２０と接続されるバンプ４０を有し、アンダーフィル５０が基板２と半導体素子３間と、半導体素子３周囲の基板２上に伸張されてなり、オーバーコート６０が基板２上でリード線３０を覆い、リード線３０のうち、少なくとも半導体素子３の長辺３０１に沿い角部３０３に最も近く配設されたバンプ４０に対応する電極に接続されるリード線は、屈曲部が連続して少なくとも２つあり、同じ方向に屈曲して形成され、平面視で半導体素子３の短辺側へ配線される。
【選択図】図１

Description

本発明は、電極と当該電極に接続されるリード線を有する基板に、バンプを有する半導体素子を実装する半導体装置に関する。
基板に半導体素子を実装する半導体装置では、基板の電極に、対応する半導体素子のバンプが位置決めされた後半導体素子が基板に搭載され、基板と半導体素子間をアンダーフィルで固定する方法が用いられる。アンダーフィルは半導体素子を固定すると同時に、基板の電極、リード線、半導体素子のバンプを外気や水分による腐食劣化から保護する機能も有する。基板のリード線は電極に接続され、アンダーフィルで覆われた基板の領域（アンダーフィル領域）を配設され、更にアンダーフィル領域の外へ導出される。
基板はアンダーフィル領域に連続するか重畳するようにオーバーコートで覆われた領域（オーバーコート領域）を有する。リード線はアンダーフィル領域の外の基板上では、オーバーコートで覆われて水分等による腐食劣化から防護される。
基板上のリード線は様々なパターンで配設される。従来例えば特許文献１や、特許文献２のようなパターンが開示されている。
特開２００４−１９３２２３号公報 特開２００５−９３４６８号公報
アンダーフィルは、半導体素子を基板に搭載後、半導体素子の長辺の一辺に沿って滴下され、基板と半導体素子間を浸透して半導体素子と基板間の全ての領域と、基板上であって半導体素子全辺に隣接する領域を覆うように伸張してなる。ところが半導体素子は一般に方形に形成されているため角部を有しており、基板上であって半導体素子の角部に隣接する領域では、アンダーフィルの伸張量が、辺に隣接する領域のアンダーフィルの伸張量よりも少なくなってしまう。
角部隣接領域ではアンダーフィル伸張量が少ない為、この領域でアンダーフィル領域とオーバーコート領域との間に隙間、即ちアンダーフィル、オーバーコートのいずれにも覆われない基板の領域（隙間領域）が生じる。少なくとも角部に最も近く配設された基板の電極に接続されるリード線は、例えば特許文献１記載の配線パターンのように、半導体素子の直近の長辺を平面視で直線状に経由してアンダーフィル領域から導出されると、隙間領域を経由することになるため、リード線に水分等による腐食劣化を発生させてしまう。
そこで、特許文献２に開示されている配線パターンのように、角部に近い電極のリード線を長辺側ではなく、短編側へ屈曲させて配線することが考案される。しかしながら、この配線パターンでは、直角の一つの屈曲部のみにて配線されているため屈曲部に沿って伸張するアンダーフィルの流動性を減じせしめ、屈曲部のアンダーフィル内に気泡を生じ、気泡の残存物若しくは気泡を通じて進入する水分等によるリード線の腐食劣化を発生させてしまう、という課題があった。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例１］本適用例に係る半導体装置は、電極と、当該電極に接続される複数のリード線を有する基板と、長辺と短辺及び角部を具備する方形であって、電極と接続されるバンプを有して基板に実装される半導体素子と、基板と半導体素子間に浸透し、半導体素子周囲の基板上に伸張されてなるアンダーフィルと、基板上でリード線を覆うオーバーコートと、を有し、複数のリード線のうち少なくとも、半導体の長辺に沿い角部に最も近く配設されたバンプに対応する電極に接続されるリード線は、屈曲部が連続して少なくとも２つあり、同じ方向に屈曲して形成され、平面視で半導体素子の短辺側へ配線されることを特徴とする。
本適用例によれば、リード線がアンダーフィルに覆われ且つ当該リード線の屈曲部に存するアンダーフィル内の気泡発生を減じることができる為、当該リード線の腐食劣化の可能性が少ない信頼性の高い半導体装置を提供することができる。
［適用例２］本適用例に係る半導体装置は、電極と、当該電極に接続される複数のリード線を有する基板と、長辺と短辺及び角部を具備する方形であって、電極と接続されるバンプを有して基板に実装される半導体素子と、基板と半導体素子間に浸透し、半導体素子周囲の基板上に伸張されてなるアンダーフィルと、基板上でリード線を覆うオーバーコートと、を有し、複数のリード線のうち少なくとも、半導体の長辺に沿い角部に最も近く配設されたバンプに対応する電極に接続されるリード線は、湾曲部を有し、湾曲後に平面視で半導体素子の短辺側へ配線されることを特徴とする。
本適用例によれば、リード線がアンダーフィルに覆われ且つ当該リード線の屈曲部に存するアンダーフィル内の気泡発生を減じることができる為、当該リード線の腐食劣化の可能性が少ない信頼性の高い半導体装置を提供することができる。
［適用例３］上記適用例に記載の半導体装置は、複数のリード線のうち半導体素子の少なくとも角部に最も近く配設されたリード線が、当該リード線と同じ電位線若しくは同じ信号線であるリード線と接合し、接合後一つのリード線として配線されることが好ましい。
本適用例によれば、半導体素子の角部にリード線が集中して配線される場合でも、リード線間が狭くなりショートし易くなることを防ぐことができる。
［適用例４］上記適用例に記載の半導体装置は、半導体素子がダミーバンプを有し、複数のリード線のうち少なくとも角部に最も近く配設されたリード線が、基板上を平面視でダミーバンプと正規のバンプに間を引き回されることが好ましい。
本適用例によれば、基板が例えばフィルム基材や薄いＰＣＢ基板の様に撓み易い基板である場合に、バンプ間ピッチが大きいと、基板が半導体素子側に撓み、リード線と半導体素子がショートすることを防ぐことができる。
［適用例５］上記適用例に記載の半導体装置は、アンダーフィルが、アンダーフィル材が半導体素子の一つの長辺に沿って滴下されることにより形成され、複数のリード線のうち少なくとも、半導体素子のアンダーフィル材滴下側の長辺と対向する長辺の角部に最も近いリード線は、屈曲部若しくは湾曲部を有し、アンダーフィル材滴下側の長辺の、半導体素子の角部に最も近いリード線には屈曲部若しくは湾曲部を有しないことが好ましい。
本適用例によれば、アンダーフィルの滴下側の、半導体素子の一辺側に位置する角部周囲の基板は、アンダーフィルとオーバーコートのいずれかに覆われ、半導体素子の一辺と対向する辺の角部周囲の基板は、いずれかに覆われない領域が発生する。この場合には、滴下側のリード線は屈曲部若しくは湾曲部を設けなくとも良い為、配線の自由度を向上させることができる。
実施形態１に係る半導体装置の平面図。 （ａ）は実施形態１に係る半導体装置のリード線屈曲部の詳細図、（ｂ）は実施形態１に係る半導体装置のリード線屈曲部の他の詳細図。 実施形態２に係る半導体装置の平面図。 （ａ）は実施形態２に係る半導体装置のリード線屈曲部の詳細図、（ｂ）は実施形態２に係る半導体装置のリード線屈曲部の他の詳細図。 （ａ）は実施形態３に係る半導体装置の平面図、（ｂ）は実施形態３に係る半導体装置の他の実施例平面図。 （ａ）は実施形態４に係る半導体装置の平面図、（ｂ）は実施形態４に係る半導体装置の断面図。 実施形態５に係る半導体装置の平面図。
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。また以下の各実施形態によって特許請求の範囲記載の本発明が不当に限定されるものはではない。
（実施形態１）
図１は、本発明の実施形態１に係る半導体装置１の平面図である。本実施形態における半導体装置１は、基板２と当該基板２に実装される半導体素子３を備える。基板２にはＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｃｕｉｔ Ｂｏａｒｄ）やＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｃｕｉｔ）などが用いられる。
基板２上には電極２０と当該電極２０に接続される複数のリード線３０が形成されている。半導体素子３が基板２にボンディングされ、半導体素子３のバンプ４０が電極２０に接続される。なお図１は半導体装置１を半導体素子３側から平面視した図であり、便宜上対応する電極２０とバンプ４０は、相互に接続された状態図として一つの四角形で記述してある。
半導体素子３は長辺３０１と短辺３０２を有し、各々の辺に沿ってバンプ４０が形成されている。バンプ４０に対応するように基板２上に電極２０が形成されている。電極２０にリード線３０が接続され、リード線３０は基板２上を、平面視で半導体素子３の内側から外側に向かって配線されている。
ここで「内側」とは、平面視で電極２０と半導体素子３の中心部に重なる領域をいい、「外側」とは平面視で半導体素子３に重ならない領域をいう。
半導体素子３のボンディング後に、半導体素子３を基板２に固着させる為、半導体素子３の一辺からアンダーフィル５０を滴下して、半導体素子３と基板２との間にアンダーフィル５０を浸透させ、固化させることで半導体素子３と基板２が固着する。
アンダーフィル５０は半導体素子３と基板２とを固着させる以外に、基板２上に配線されている複数のリード線３０を覆うことにより、当該リード線３０の外気や水分等による腐食を防止する機能も果たしている。その為にアンダーフィル５０は、基板２と半導体素子３間とに加え、半導体素子３周囲の基板２上に伸張している。更に基板２上を配線されるリード線３０の腐食防止の為に、アンダーフィル５０以外にオーバーコート６０が基板上に形成されてリード線３０を覆っている。
ところでアンダーフィル５０は、半導体素子３の一辺にアンダーフィル材を滴下して浸透、硬化させて形成する為、例えば印刷方式の様に精度良く形成できない。具体的には半導体素子３の角部３３周囲に形成されるアンダーフィル５０は、平面視で円弧状に形成され、その大きさもバラツキがある。従って角部３０３周囲の基板２上では、アンダーフィル５０とオーバーコート６０の間に隙間領域２０１が生じ易くなる。
リード線３０はしたとおり、平面視で半導体素子３の内側から外側に向かって配線されるが、隙間領域２０１を避けて配線するために、リード線３０のうち少なくとも、半導体素子３の長辺３０１に沿い角部３０３に最も近く配設されたバンプ４０に対応する電極２０に接続されるリード線３０は、電極２０から引き出された後屈曲部３１にて屈曲し、短辺３０２側へ引き回される。
図２（ａ）は、リード線３０の屈曲部３１の詳細を図示したもので、図１の円内を拡大した図である。本実施形態１では、対応するリード線３０には屈曲部３１が連続して少なくとも２つ有る。また屈曲の方向Ｄ１は各々同じ方向とされている。
ここで「屈曲の方向は同じ方向」とは、屈曲部３１が成す角度が各々１８０度未満となることをいう。
かかる形状を有することでリード線３０の、屈曲部３１の各々の屈曲角度θは、屈曲部３１一つのみで長辺３０１から短辺３０２へ引き回す場合に比べ、大きな角度となる。従って、屈曲部３１の屈曲の方向Ｄ１側に沿うアンダーフィル５０の流動性が改善され、当該アンダーフィル５０内に気泡が発生することを防ぐことができる。
よって本実施形態によれば、リード線３０の、露出による腐食の発生を防ぎ且つ屈曲部３１に沿うアンダーフィル５０内に気泡が発生することを防ぐことができるので、気泡による腐食をも防ぐことができる。従って信頼性の高い半導体装置１を提供することができる。
また図２（ｂ）は、図２（ａ）と同様にリード線３０の屈曲部３１の詳細を図示したものであるが、図２（ａ）と違う配線パターンを図示したものである。
（実施形態２）
図３は、本発明の実施形態２に係る半導体装置１の平面図である。なお、本実施形態における実施形態１と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。また同様の効果の記載についても、重複記載を省略する。実施形態３以降の説明も同様とする。
本実施形態では、リード線３０が湾曲部３２を有する。本実施形態では、リード線３０のうち少なくとも、半導体素子３の長辺３０１に沿い角部３０３に最も近く配設されたバンプ４０に対応する電極２０に接続されるリード線３０は、電極２０から引き出された後湾曲部３２にて湾曲し、短辺３０２側へ引き回され、外側へ配線される。
図４（ａ）は、リード線３０の湾曲部３２の詳細を図示したもので、図３の円内を拡大した図である。本実施形態２では、対応するリード線３０には湾曲部３２有することでリード線３０に接して浸透するアンダーフィル５０の流動性が改善され、リード線３０に沿う当該アンダーフィル５０内に気泡が発生することを防ぐことができる。
よって本実施形態によれば、リード線３０の、露出による腐食の発生を防ぎ且つリード線３０に沿うアンダーフィル５０内に気泡が発生することを防ぐことができるので、気泡による腐食をも防ぐことができる。従って信頼性の高い半導体装置１を提供することができる。
また図４（ｂ）は、図４（ａ）と同様にリード線３０の湾曲部３２の詳細を図示したものであるが、図４（ａ）と違う配線パターンを図示したものである。
（実施形態３）
図５（ａ），（ｂ）は、本発明の実施形態３に係る半導体装置１の、リード線３０の配線部の拡大図である。即ち本実施形態では、リード線３０のうち少なくとも、半導体素子３の長辺３０１に沿い角部３０３に最も近く配設されたバンプ４０に対応する電極２０に接続されるリード線３０は、当該リード線３０と同じ電位線若しくは同じ信号線である他のリード線３０と接合し、接合後一つのリード線３０として配線される。
本実施形態によれば、実施形態１、２の効果に加えて、以下の効果を得ることができる。
半導体素子３の角部３０３周辺部にリード線３０が集中して配線される場合でも、リード線３０間が狭くなりショートし易くなることを防ぐことができる。例えば電源電位線や接地電位線などを、係る形態で配線することができる。
（実施形態４）
図６（ａ）は、本発明の実施形態５に係る半導体装置１の、リード線３０の配線部の平面視拡大図である。同図におけるＡ−Ａ’断面図を図６（ｂ）に示す。
本実施形態における半導体装置１の基板２は、比較的薄いＰＣＢやＦＰＣの様に撓み易い基材を用いている。更に本実施形態では、電極２０間の間隔が広く形成されているため、基板２が撓むことにより当該基板２上のリード線３０と半導体素子３の能動面がショートすることを防ぐ為、当該半導体素子３には、電極２０に対応するバンプ４０の間にダミーバンプ４１を設けている。
本実施形態では、リード線３０のうち少なくとも、半導体素子３の長辺３０１に沿い角部３０３に最も近く配設されたバンプ４０に対応する電極２０に接続されるリード線３０は、基板２上を平面視でダミーバンプ４１と正規のバンプ４０の間を引き回されている。
本実施形態によれば、実施形態１〜４の効果に加えて、以下の効果を得ることができる。
基板２が撓み易い基材でありバンプ間ピッチが大きい場合においても、リード線３０と半導体素子３の能動面がショートすることを防ぐことができる。
（実施形態５）
図７は、本発明の実施形態６に係る半導体装置１の平面図である。本実施形態の半導体装置１では、アンダーフィル５０が滴下される側の、半導体素子３の角部３０３ａ周囲の基板２には、隙間領域２０１が形成されていない。一方アンダーフィル５０が滴下されない側の、半導体素子３の角部３０３ｂ周囲の基板２には隙間領域２０１が形成されている。
本実施形態では、リード線３０のうち少なくとも、半導体素子３の長辺３０１ｂに沿い角部３０３ｂに最も近く配設されたバンプ４０に対応する電極２０に接続されるリード線３０は、電極２０から引き出された後、実施形態１若しくは２と同様の配線パターンで短辺３０２側へ引き回される。
一方で長辺３０１ａに沿う電極２０に接続されるリード線３０は、短辺３０２側へ引き回されることなく、長辺３０１ａ側から平面視で半導体素子３の外へ配線される。
本実施形態によれば、実施形態１〜５の効果に加えて、以下の効果を得ることができる。
本実施形態によれば、アンダーフィル５０の滴下側の、リード線３０は屈曲部３１若しくは湾曲部３２を設けなくとも良い為、配線の自由度を向上させることができる。
１…半導体装置、２…基板、３…半導体素子、２０…電極、３０…リード線、３１…屈曲部、３２…湾曲部、４０…バンプ、４１…ダミーバンプ、５０…アンダーフィル、６０…オーバーコート、２０１…隙間領域、３０１，３０１ａ，３０１ｂ…半導体素子の長辺、３０２…半導体素子の短辺、３０３，３０３ａ，３０３ｂ…半導体素子の角部、θ…屈曲部の角度、Ｄ１…屈曲の方向。

Claims (5)

  1. 半導体装置であって、
    電極と、
    当該電極に接続される複数のリード線を有する基板と、
    長辺と短辺及び角部を具備する方形であって、前記電極と接続されるバンプを有して前記基板に実装される半導体素子と、
    基板と前記半導体素子間に浸透し、前記半導体素子周囲の前記基板上に伸張されてなるアンダーフィルと、
    前記基板上でリード線を覆うオーバーコートと、
    を有し、
    前記複数のリード線のうち少なくとも、前記半導体素子の前記長辺に沿い前記角部に最も近く配設された前記バンプに対応する前記電極に接続されるリード線は、屈曲部が連続して少なくとも２つあり、同じ方向に屈曲して形成され、平面視で前記半導体素子の前記短辺側へ配線されることを特徴とする半導体装置。
  2. 半導体装置であって、
    電極と、
    当該電極に接続される複数のリード線を有する基板と、
    長辺と短辺及び角部を具備する方形であって、前記基板に実装される半導体素子と、
    前記基板と前記半導体素子間に浸透し更に前記半導体素子周囲の前記基板上に伸張されてなるアンダーフィルと、
    前記基板上でリード線を覆うオーバーコートと、
    を有し、
    前記複数のリード線のうち少なくとも、前記半導体素子の前記長辺に沿い前記角部に最も近く配設された前記バンプに対応する前記電極に接続されるリード線は、湾曲部を有し、湾曲後に平面視で前記半導体素子の前記短辺側へ配線されることを特徴とする半導体装置。
  3. 前記複数のリード線のうち前記半導体素子の少なくとも前記角部に最も近く配設されたリード線が、当該リード線と同じ電位線若しくは同じ信号線であるリード線と接合し、接合後一つのリード線として配線されることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記半導体素子がダミーバンプを有し、前記複数のリード線のうち少なくとも前記角部に最も近く配設されたリード線が、前記基板上を平面視で前記ダミーバンプと正規の前記バンプに間を引き回されることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 前記アンダーフィルは、アンダーフィル材が前記半導体素子の一つの長辺に沿って滴下されることにより形成され、
    前記複数のリード線のうち少なくとも、前記半導体素子のアンダーフィル材滴下側の前記長辺と対向する長辺の角部に最も近いリード線は、前記屈曲部若しくは湾曲部を有し、
    前記アンダーフィル材滴下側の長辺の、前記半導体素子の角部に最も近いリード線には前記屈曲部若しくは前記湾曲部を有しないことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
JP2013065775A 2013-03-27 2013-03-27 半導体装置 Active JP6182928B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013065775A JP6182928B2 (ja) 2013-03-27 2013-03-27 半導体装置
US14/196,316 US9224705B2 (en) 2013-03-27 2014-03-04 Semiconductor device
CN201410114358.7A CN104078440B (zh) 2013-03-27 2014-03-25 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013065775A JP6182928B2 (ja) 2013-03-27 2013-03-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2014192298A true JP2014192298A (ja) 2014-10-06
JP2014192298A5 JP2014192298A5 (ja) 2016-04-14
JP6182928B2 JP6182928B2 (ja) 2017-08-23

Family

ID=51599620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013065775A Active JP6182928B2 (ja) 2013-03-27 2013-03-27 半導体装置

Country Status (3)

Country Link
US (1) US9224705B2 (ja)
JP (1) JP6182928B2 (ja)
CN (1) CN104078440B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7108350B1 (ja) 2022-03-25 2022-07-28 株式会社セレブレクス 狭額縁ディスプレイモジュール及びデータ出力装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220029128A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 반도체 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195417A (ja) * 1995-01-13 1996-07-30 Fujitsu Ltd フィルム基板及び半導体装置
JPH11177040A (ja) * 1997-12-08 1999-07-02 Matsushita Electric Ind Co Ltd 半導体装置
JP2004247534A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置
JP2005005716A (ja) * 2003-06-12 2005-01-06 Samsung Electronics Co Ltd 金メッキされたリードと金バンプ間のボンディングを有するパッケージ及びその製造方法
JP2006140538A (ja) * 2006-02-10 2006-06-01 Kyocera Corp 配線基板
JP2006324602A (ja) * 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置およびその製造方法
JP2008211073A (ja) * 2007-02-27 2008-09-11 Oki Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2011097000A (ja) * 2009-11-02 2011-05-12 Lg Innotek Co Ltd Ｔａｂテープ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG89299A1 (en) * 1997-01-23 2002-06-18 Seiko Epson Corp Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
JP4271435B2 (ja) 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
KR100549409B1 (ko) * 2003-03-11 2006-02-08 삼성전자주식회사 파상의 빔 리드를 구비하는 테이프 배선 기판 및 그를이용한 반도체 칩 패키지
JP4076933B2 (ja) 2003-09-12 2008-04-16 松下電器産業株式会社 半導体装置およびその製造方法
JP3736638B2 (ja) * 2003-10-17 2006-01-18 セイコーエプソン株式会社 半導体装置、電子モジュール及び電子機器
JP4252518B2 (ja) 2004-09-07 2009-04-08 シャープ株式会社 半導体装置
TWI245396B (en) * 2004-12-31 2005-12-11 Chipmos Technologies Inc Substrate for tape carrier package (TCP) with reinforced leads
TWI301657B (en) * 2006-01-27 2008-10-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor device and method for fabricating the same
CN100573840C (zh) * 2006-02-21 2009-12-23 松下电器产业株式会社 安装体及其制造方法
KR100788415B1 (ko) * 2006-03-31 2007-12-24 삼성전자주식회사 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
JP4998725B2 (ja) * 2007-07-06 2012-08-15 宇部興産株式会社 テープキャリアパッケージ用柔軟性配線板
US8138426B2 (en) * 2007-11-05 2012-03-20 Panasonic Corporation Mounting structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195417A (ja) * 1995-01-13 1996-07-30 Fujitsu Ltd フィルム基板及び半導体装置
JPH11177040A (ja) * 1997-12-08 1999-07-02 Matsushita Electric Ind Co Ltd 半導体装置
JP2004247534A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置
JP2005005716A (ja) * 2003-06-12 2005-01-06 Samsung Electronics Co Ltd 金メッキされたリードと金バンプ間のボンディングを有するパッケージ及びその製造方法
JP2006324602A (ja) * 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置およびその製造方法
JP2006140538A (ja) * 2006-02-10 2006-06-01 Kyocera Corp 配線基板
JP2008211073A (ja) * 2007-02-27 2008-09-11 Oki Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2011097000A (ja) * 2009-11-02 2011-05-12 Lg Innotek Co Ltd Ｔａｂテープ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7108350B1 (ja) 2022-03-25 2022-07-28 株式会社セレブレクス 狭額縁ディスプレイモジュール及びデータ出力装置
JP2023142909A (ja) * 2022-03-25 2023-10-06 株式会社セレブレクス 狭額縁ディスプレイモジュール及びデータ出力装置

Also Published As

Publication number Publication date
CN104078440A (zh) 2014-10-01
US9224705B2 (en) 2015-12-29
CN104078440B (zh) 2018-01-26
US20140291836A1 (en) 2014-10-02
JP6182928B2 (ja) 2017-08-23

Similar Documents

Publication Publication Date Title
JP6415365B2 (ja) 半導体パッケージ
JP2007027682A (ja) デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ
JP2008131035A (ja) バンプ付き半導体チップ及びそれを備える半導体パッケージ
JP4740708B2 (ja) 配線基板、及び半導体装置
JP2013066021A5 (ja)
US20130015592A1 (en) Bond pad configurations for semiconductor dies
JP2014127706A5 (ja) 半導体装置の製造方法
JP3722223B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP6182928B2 (ja) 半導体装置
JP2017175018A (ja) 半導体装置
TWI566352B (zh) 封裝基板及封裝件
TWI601251B (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
JP6150375B2 (ja) 半導体装置
US9538661B2 (en) Electronic device module including a printed circuit
JP6136605B2 (ja) 表面実装型半導体パッケージの実装構造
JP6462318B2 (ja) 半導体パッケージ
JP5466966B2 (ja) 配線板、半導体装置、半導体モジュール及びディスプレイ装置
US20170110387A1 (en) Semiconductor device with heat information mark
JP5971133B2 (ja) 回路基板
TWI721648B (zh) 封裝載板以及封裝結構
US9293399B2 (en) Semiconductor device and electronic unit provided with the same
JP6487286B2 (ja) 配線基板
JP2015039041A (ja) 半導体装置
JP2005159235A (ja) 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
JP2005129845A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170710

R150 Certificate of patent or registration of utility model

Ref document number: 6182928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150