JP2011097000A - Ｔａｂテープ及びその製造方法 - Google Patents

Ｔａｂテープ及びその製造方法 Download PDF

Info

Publication number
JP2011097000A
JP2011097000A JP2010037648A JP2010037648A JP2011097000A JP 2011097000 A JP2011097000 A JP 2011097000A JP 2010037648 A JP2010037648 A JP 2010037648A JP 2010037648 A JP2010037648 A JP 2010037648A JP 2011097000 A JP2011097000 A JP 2011097000A
Authority
JP
Japan
Prior art keywords
tab tape
pattern
base film
region
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010037648A
Other languages
English (en)
Other versions
JP5411019B2 (ja
Inventor
Tae Ki Hong
テ キ ホン
Dong Guk Jo
ドン グク ジョ
Han Mo Koo
ハン モ ク
Young Lim Jun
ジュン ヨン リム
Ki Tae Park
キ テ パク
Sang Ki Cho
サン キ チョ
Dae Sung Yoo
デ スン ユ
Nak Ho Song
ナク ホ ソン
Joo Chul Kim
ジュ チョル キム
Jae Sung Jo
ジェ スン ジョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2011097000A publication Critical patent/JP2011097000A/ja
Application granted granted Critical
Publication of JP5411019B2 publication Critical patent/JP5411019B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ドライブＩＣまたはチップ／ドライブＩＣとパネルとのアセンブリ進行時に、駆動ローラにより摩擦が発生するスプロケットホールの部位にＣｕまたは金属パターン層が存在せず、Ｃｕパーティクルなどの異物の発生を防止することによって、半導体パッケージの製造工程において信頼性を向上させることができるＴＡＢテープ及びその製造方法を提供する。
【解決手段】本発明のＴＡＢテープは、ベースフィルム上に形成される配線パターンと金属メッキ層とを含むＴＡＢテープであって、ベースフィルムの両側にスプロケットホールを含む移送領域を有し、該移送領域に、ベースフィルムが露出される露出領域を含む構成とした。
【選択図】図２ａ

Description

本発明は、ＴＡＢテープ及びその製造方法に関するものである。
半導体パッケージには様々な形態のものが存在しているが、特に、内部接続方式としてインナーリードボンディング（Inner Lead Bonding；ILB）技術を用いる等、独自の実装方式として進歩してきた技術がＴＡＢ(Tape Automated Bonding)技術である。
ＴＡＢ技術は、パッケージ組立工程をリール対リール（reel to reel）で連続して製造する技術で、この技術により製造されたパッケージを通常、ＴＡＢパッケージという。ＴＡＢパッケージは、チップオンフィルム（Chip On Film；以下、‘ＣＯＦ’という。）パッケージとテープキャリアパッケージ（Tape Carrier Package；以下、‘ＴＣＰ’という。）とに分類される。ＴＣＰは、ベースフィルム内に半導体チップを搭載するデバイスホールがあるが、ＣＯＦは、デバイスホール無しでベースフィルム上に形成されるパッケージング方式である。特に、ＴＣＰは、駆動チップのバンプ（Bump）とＴＣＰのインナーリード（inner lead）とを熱圧着により接合し、樹脂で封止する技術を用いる。
本発明は上記の問題を解決するために案出されたもので、その目的は、ドライブＩＣまたはチップ／ドライブＩＣとパネルとのアセンブリ進行時に、駆動ローラにより摩擦が発生するスプロケットホールの部位にＣｕまたは金属パターン層が存在せず、Ｃｕパーティクルなどの異物の発生を防止することによって、半導体パッケージの製造工程において信頼性を向上させることができるＴＡＢテープ及びその製造方法を提供することにある。
上記の目的を達成するための本発明に係るＴＡＢテープは、ベースフィルム上に形成される配線パターンと金属メッキ層とを含むＴＡＢテープであって、ベースフィルムの両側にスプロケットホールを含む移送領域を有し、前記移送領域に、ベースフィルムの露出される露出領域を含むことを特徴とする。
前記移送領域は、前記スプロケットホールの外部領域に形成される金属メッキ層パターンをさらに含むことができる。
また、前記金属メッキ層パターンは、前記スプロケットホールに隣接するパターン領域に形成しても良く、前記スプロケットホールと離隔するパターン領域に形成しても良い。
また、前記パターン領域は、前記スプロケットホールと離隔するメッキラインを少なくとも１本以上含む構造で形成されることができる。
前記金属メッキ層を形成する金属は、Ｃｕ、Ｎｉ、Ｐｄ、Ａｕ、Ｓｎ、Ａｇ、Ｃｏのうちいずれか一つまたはこれらの２元または３元合金とすることができる。
上記の目的を達成するための本発明のＴＡＢテープの製造方法は、ベースフィルム上にスプロケットホールと入出力端子パターンとを含む回路パターンを形成し、前記ベースフィルムの両側に形成された移送領域にベースフィルムが露出される露出領域を形成することを特徴とする。
ここで、前記回路パターンの形成では、絶縁性フィルムの表面活性化処理後に、フォトリソグラフィを通じて回路パターンを形成し、前記移送領域は、選択的エッチングを通じて露出領域を形成することを特徴とする。
ここで、前記表面活性化処理は、Ｃｕ、Ｎｉ、Ｐｄ、Ａｕ、Ｓｎ、Ａｇ、Ｃｏのうちいずれか一つまたはこれらの２元または３元合金を用いて単層または多層でメッキ処理層を形成することができる。
前記露出領域の形成では、ａ１）フォトレジストを塗布し、ａ２）前記移送領域に、選択的除去領域パターンを有するフォトマスクを用いて露光現像して金属メッキ層パターンを形成することができる。
本発明によれば、ドライブＩＣまたはチップ／ドライブＩＣとパネルとのアセンブリ進行時に、駆動ローラにより摩擦が発生するスプロケットホール部位にＣｕ層または金属層が存在しないので、Ｃｕパーティクルなどの異物が発生せず、結果として信頼性ある製品を提供することができる。
従来技術によるＴＡＢパッケージの構成を示す概略図である。 本発明によるＴＡＢパッケージの構成を示す概略図である 本発明によるＴＡＢパッケージにおける移送領域を示す拡大図である。 本発明によるＴＡＢテープの製造工程を示す図である。 従来ＴＡＢテープと本発明の製造工程によるＴＡＢテープの移送領域における異物の発生度合を比較するための写真である。
以下、添付の図面を参照しつつ、本発明に係る構成及び作用について詳細に説明する。図面中、同一の構成要素には可能な限り同一の参照符号を付する。なお、下記の説明において公知の機能は適宜省略するものとする。
従来技術によるＴＡＢパッケージ１は、図１に示すように、ＴＡＢテープ２０の配線パターン２３に半導体チップ１０がインナーリードボンディングされた構造を有する。そして、インナーリードボンディングされた部分は、アンダーフィル工程により液状の成形樹脂で保護される。
半導体チップ１０の活性面には入／出力パッド１４，１６が形成されており、入／出力パッド１４，１６数の増加に対応して入／出力パッド１４，１６は微細ピッチ化される。これら入／出力パッド１４，１６は半導体チップの活性面１２の周縁部に形成され、エッジパッド形半導体チップを具現している。
ＴＡＢテープ２０は、ベースフィルム（base film）２１上に配線パターン２３が形成された構造を有する。ベースフィルム２１の中心部分において半導体チップ１０が配線パターン２３にインナーリードボンディングされて実装され、ベースフィルム２１の両側の縁部に沿って所定の間隔でスプロケットホール（sprocket hole）２９が配列されている。
配線パターン２３は、半導体チップ１０を中心に、ベースフィルム２１の一側に延びる入力端子パターン２５と、ベースフィルム２１の他側に延びる出力端子パターン２７と、を含む。
一方、入力端子パターン２５のうち、電源供給用または接地用入力パッド１４ａに連結される入力端子パターン２５ａは、一端が電源供給用または接地用入力パッド１４ａにそれぞれインナーリードボンディングされ、他端が電源供給用または接地用にそれぞれショート処理される。
しかしながら、このような構造のＴＡＢパッケージを構成するＴＡＢテープは、ベースフィルムの一面に導電性金属層（例えば、Ｃｕ層またはＣｕ＋Ｓｎ層）が形成されるので、ディスプレイ装備の駆動時にＣｕ表面またはＳｎ表面にスクラッチが生じ、これによる異物が転移して不良を生じやすい。特に、パネルとドライブＩＣとのアセンブリ時に、Ｃｕ塊が溶出されるため、パネル工程において生産性が低下する他、異物による不良増加により信頼性が低下するという問題もあった。
本発明は、ＴＡＢテープの移送領域の金属層を選択的にエッチング除去し、ベースフィルム領域が露出される露出領域を形成することによって、金属パーティクルの発生を根本的に除去し、製品の信頼性を向上させることに関する。
図２ａは、本発明によるＴＡＢテープの概略的な構成を示す図である。同図は、図１に示すＴＡＢテープの一般的な構成を示すもので、特に、スプロケットホール１５０を含む移送領域Ｘが示されている。また、本発明によるＴＡＢテープは、上述したＴＣＰまたはＣＯＦのいずれの構造にも使用することができるが、以下の実施例は、ＣＯＦパッケージで使用される例として説明する。
本発明によるＴＡＢパッケージを構成するＴＡＢテープは、出力及び入力回路パターン１３０，１４０と、インナーリード領域１２０としてチップが実装される領域と、以降、ロールにより移送されるようにスプロケットホール１５０が形成される移送領域Ｘと、を含んでなる。
本発明による移送領域Ｘは、従来の移送領域を構成する層の形成構造面において相違している。すなわち、従来の移送領域は、ＴＡＢテープ全体にＣｕまたはＳｎの金属層が形成され、この金属層は移送領域全体に成膜されるが、これは必然的な工程であり、これにより、以降、異物が多く発生することは、上述した通りである。
これに対し、本発明では、移送領域内にベースフィルムが露出される構造、すなわち、ＣｕまたはＳｎなどの金属パターン層が形成されない領域が存在するようにする構造を提案し、これにより、異物発生の問題を顕著に減少させることができる。
以下、図２ｂを参照して、本発明による移送領域の形成構造について説明する。
図２ｂの（ａ）に示すように、本発明による移送領域Ｘは、ベースフィルムが露出される露出領域１６０と、一定の間隔で形成されるスプロケットホール１５０と、を含む。また、これらスプロケットホールから一定距離離隔してメッキライン１７０が少なくとも１本形成される。すなわち、スプロケットホールの周辺に金属メッキ層パターンを形成することができ、本実施例は、この‘金属メッキ層パターン’をメッキライン１７０の構造とした例である。
図２ｂの（ｂ）は、‘金属メッキ層パターン’でスプロケットホールを包囲する構造１７１を示している。同図では、規則的に全てのスプロケットホール１５０の周辺を包囲する構造を示したが、一つ以上のスプロケットホールの周辺を包囲すればいいことは勿論である。
すなわち、本発明による‘金属メッキ層パターン’は、スプロケットホールの外部領域に形成されるパターンであり、スプロケットホールと隣接する形態及び離隔する形態のパターンをいずれも含む概念である。すなわち、既存の移送領域全体に形成される金属層を選択的に除去し、ベースフィルムの移送作業時にロールに巻かれるベースフィルムの機械的強度を確保するための‘金属メッキ層パターン’を除く全てのベースフィルムが露出される露出領域を確保することをその要旨とし、様々な露出領域の形成パターンの変更が本発明の要旨に含まれることは自明である。
ここで、“隣接する”ということは、金属メッキ層パターンがスプロケットホールに少なくとも一面または一定領域が接する場合を指す。
図２ｂの（ｃ）に示すように、上記‘金属メッキ層パターン’を、スプロケットホールに隣接するメッキライン１７２とすることもできる。もちろん、図２ｂの（ｄ）に示すように、移送領域の金属層を完全に除去して、移送領域全体を露出領域とすることもでき、この場合は、ベースフィルムの厚さを調節して機械的強度を確保すればいい。
図２ｃは、本発明によるＴＡＢテープ製造工程における移送領域の露出領域及び金属メッキ層パターン形成工程を示す図である。
本発明によるＴＡＢテープの製造工程は、大きく、ベースフィルム上にスプロケットホールと入出力端子パターンを含む回路パターンを形成する第１段階と、該ベースフィルムの両側に形成された移送領域に露出領域を形成する第２段階と、を含んでなる。
具体的に、上記第１段階では、まず、ベースフィルム１１０上に金属層１１１または金属メッキ層１１２を形成する。ここで、機械的パンチング工程によりスプロケットホールＨが形成された移送領域Ｘまで金属層または金属メッキ層が形成される（ステップＳ１）。
続いて、金属層１１１または金属メッキ層１１２の上部面にフォトレジスト１１３を塗布し、露光マスクを介して露光し、現像工程を行って、パターン１１３を形成する（ステップＳ２）。特に、この時には、移送領域に該当するフォトレジストは遮光し、図示のようにフォトレジスト現像時に感光パターンが除去されるようにする。（もちろん、陰性感光剤を使用する場合は、逆に、移送領域におけるフォトレジストを露光させることは明らかである。）
次に、該フォトレジストパターンをエッチングマスクとして金属層及び金属メッキ層１１２をエッチングし、この場合、移送領域Ｘのベースフィルム１１０の表面を露出させることが好ましい（ステップＳ３）。特に、移送領域Ｘの露光パターンを形成するにあたり、フォトレジストを全部現像して除去せずに、所望のパターンを形成して選択的にパターニングした後に現像し、このエッチング段階で、移送領域上に露出領域と共に金属メッキ層パターンを形成することもできる。この金属メッキ層パターンの具体例は、図２ｂで説明した通りである。
エッチング工程後に残っているフォトレジストを除去し、本発明によるＴＡＢテープを完成する（ステップＳ４）。このように、本発明によれば、ＴＡＢテープを構成する移送領域における金属層及び金属メッキ層を選択的にまたは全部除去してベースフィルムの露出される露出領域を形成することによって、金属異物の発生を顕著に減少させることができる。
図３は、本発明の製造工程による実際生産製品とその移送領域のイメージを示す図である。
図３の（ａ）は、移送領域Ｘ１にＣｕまたはＣｕ＋Ｓｎ層がそのまま形成された従来のＴＡＢテープの写真であり、その右側のイメージからわかるように、スプロケットホールの周辺には異物が多く発生している。
図３の（ｂ）は、本発明によって、移送領域Ｘ２に露出領域を形成し、メッキラインからなる金属メッキ層パターンを形成した構造を示す図で、その右側に示すスプロケットホール周辺の拡大イメージからわかるように、Ｓｎなどの金属異物がほとんど発生していない。
図３の（ｃ）は、本発明によって、移送領域Ｘ３に露出領域を形成し、スプロケットホールの周辺部に金属メッキ層パターンを形成した構造を示す図で、右側に示すスプロケットホール周辺の拡大イメージからわかるように、同様に、Ｓｎなどの金属異物がほとんど発生していない。
図３の（ｄ）は、本発明によって、移送領域Ｘ４の金属層を全体的に除去した構造を示す図で、Ｓｎなどの異物がほとんど発生していないことがわかる。
以上の詳細な説明では本発明を具体的な実施例に挙げて説明した。しかし、本発明の範ちゅうを逸脱しない限度内では様々な変形が可能であることは当業者にとっては明らかである。したがって、本発明の技術的思想は、上記の実施例に限定されず、特許請求の範囲と該特許請求の範囲と均等なものにより定められなければならない。

Claims (11)

  1. ベースフィルムと、
    前記ベースフィルム上に形成される配線パターン及び金属メッキ層と、
    前記ベースフィルムの両側に沿って配列されるスプロケットホールを含む移送領域と、を含み、
    前記移送領域は、前記ベースフィルムが露出される露出領域を含むことを特徴とする、ＴＡＢテープ。
  2. 前記移送領域は、
    前記スプロケットホールの外部領域に形成される金属メッキ層パターンをさらに含むことを特徴とする、請求項１に記載のＴＡＢテープ。
  3. 前記金属メッキ層パターンは、
    前記スプロケットホールに隣接するパターン領域に形成されることを特徴とする、請求項２に記載のＴＡＢテープ。
  4. 前記金属メッキ層パターンは、
    前記スプロケットホールと離隔するパターン領域に形成されることを特徴とする、請求項２に記載のＴＡＢテープ。
  5. 前記パターン領域は、
    前記スプロケットホールと離隔するメッキラインを少なくとも１本以上含む構造で形成されることを特徴とする、請求項４に記載のＴＡＢテープ。
  6. 前記金属メッキ層を形成する金属は、
    Ｃｕ、Ｎｉ、Ｐｄ、Ａｕ、Ｓｎ、Ａｇ、Ｃｏのうちいずれか一つ、またはこれらの２元または３元合金であることを特徴とする、請求項１〜５のいずれか１項に記載のＴＡＢテープ。
  7. ベースフィルム上にスプロケットホールと入出力端子パターンとを含む回路パターンを形成し、
    前記ベースフィルムの両側に形成された移送領域に、ベースフィルムが露出される露出領域を形成することを特徴とする、ＴＡＢテープの製造方法。
  8. 前記回路パターンの形成は、
    絶縁性フィルムの表面活性化処理を行い、
    フォトリソグラフィ処理によって所定の回路パターンを形成する、
    ことを特徴とする、請求項７に記載のＴＡＢテープの製造方法。
  9. 前記表面活性化処理は、
    Ｃｕ、Ｎｉ、Ｐｄ、Ａｕ、Ｓｎ、Ａｇ、Ｃｏのうちいずれか一つ、またはそれらの２元または３元合金を用いて単層または多層でメッキ処理層を形成することを特徴とする、請求項８に記載のＴＡＢテープの製造方法。
  10. 前記移送領域に形成される露出領域は、選択的エッチングを通じて形成されることを特徴とする、請求項７に記載のＴＡＢテープの製造方法。
  11. 前記露出領域の形成は、
    前記ベースフィルム上にフォトレジストを塗布し、
    選択的除去領域パターンを有するフォトマスクを用いてフォトリソグラフィ工程を行って前記移送領域にフォトレジスト層パターンを形成すること、
    を含むことを特徴とする、請求項７に記載のＴＡＢテープの製造方法。
JP2010037648A 2009-11-02 2010-02-23 Ｔａｂテープ及びその製造方法 Active JP5411019B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0105177 2009-11-02
KR1020090105177A KR101457939B1 (ko) 2009-11-02 2009-11-02 탭 테이프 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013189311A Division JP5782079B2 (ja) 2009-11-02 2013-09-12 Ｔａｂテープ

Publications (2)

Publication Number Publication Date
JP2011097000A true JP2011097000A (ja) 2011-05-12
JP5411019B2 JP5411019B2 (ja) 2014-02-12

Family

ID=43924186

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010037648A Active JP5411019B2 (ja) 2009-11-02 2010-02-23 Ｔａｂテープ及びその製造方法
JP2013189311A Active JP5782079B2 (ja) 2009-11-02 2013-09-12 Ｔａｂテープ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013189311A Active JP5782079B2 (ja) 2009-11-02 2013-09-12 Ｔａｂテープ

Country Status (5)

Country Link
US (3) US8791370B2 (ja)
JP (2) JP5411019B2 (ja)
KR (1) KR101457939B1 (ja)
CN (2) CN104900537B (ja)
TW (1) TWI467708B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014504034A (ja) * 2011-01-31 2014-02-13 エルジー イノテック カンパニー リミテッド リードクラックが強化された電子素子用テープ
JP2014192298A (ja) * 2013-03-27 2014-10-06 Seiko Epson Corp 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101457939B1 (ko) * 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
DE102011018342A1 (de) * 2011-04-20 2012-10-25 Heraeus Materials Technology Gmbh & Co. Kg Verfahren zur Herstellung einer bereichsweise beschichteten Trägerstruktur
JP6843676B2 (ja) * 2017-03-30 2021-03-17 日本発條株式会社 剤料供給方法及び対象構造体
KR102322539B1 (ko) * 2018-02-07 2021-11-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 장치
TWI744575B (zh) * 2018-05-11 2021-11-01 瑞鼎科技股份有限公司 應用於顯示器之驅動裝置的封裝結構
KR102597160B1 (ko) * 2018-07-13 2023-11-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
KR102662861B1 (ko) 2018-07-13 2024-05-03 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
CN111429810B (zh) * 2019-01-09 2022-02-11 昆山工研院新型平板显示技术中心有限公司 可拉伸器件及可拉伸器件的制作方法
CN110210143A (zh) * 2019-06-05 2019-09-06 爱驰汽车有限公司 基于cms系统的端子图或线束布线图的显示方法、系统及装置
CN110519930A (zh) * 2019-08-27 2019-11-29 江苏上达电子有限公司 一种防止cof卷带生产中产生金属异物的方法
US11425820B1 (en) * 2021-02-19 2022-08-23 Synaptics Incorporated Technologies for mounting display driver integrated circuit chips on display panels

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595025A (ja) * 1991-10-01 1993-04-16 Sharp Corp テープ・キヤリア・パツケージ用テープフイルム
JP2002246424A (ja) * 2001-02-13 2002-08-30 Mitsui Mining & Smelting Co Ltd 電子実装部品用フィルムキャリアテープの電気メッキ装置及び電気メッキ方法
JP2002299385A (ja) * 2001-03-29 2002-10-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法
JP2004281945A (ja) * 2003-03-18 2004-10-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ
JP2006128639A (ja) * 2004-09-29 2006-05-18 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びフレキシブル基板
JP2007059627A (ja) * 2005-08-24 2007-03-08 Nitto Denko Corp Ｔａｂ用テープキャリアの製造方法
JP2008004855A (ja) * 2006-06-26 2008-01-10 Nitto Denko Corp Ｔａｂ用テープキャリア

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54143161U (ja) * 1978-03-27 1979-10-04
JPS54143161A (en) 1978-04-27 1979-11-08 Mitsubishi Electric Corp Stereoscopic image display device
US4899174A (en) * 1988-08-05 1990-02-06 Eastman Kodak Company Method of making LED array printhead with tab bonded wiring
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
JPH0529394A (ja) 1991-07-19 1993-02-05 Hitachi Cable Ltd Ｔａｂ用テープキヤリアー
JP3520186B2 (ja) * 1996-09-30 2004-04-19 東芝マイクロエレクトロニクス株式会社 フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置
JP3717660B2 (ja) * 1998-04-28 2005-11-16 株式会社ルネサステクノロジ フィルムキャリア及びバーンイン方法
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
KR100396925B1 (ko) * 1999-03-11 2003-09-03 세이코 엡슨 가부시키가이샤 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
KR100905328B1 (ko) * 2001-12-26 2009-07-02 엘지디스플레이 주식회사 칩 온 필름 및 그 제조방법
JP3750113B2 (ja) * 2002-03-25 2006-03-01 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ及びその製造方法
WO2004016290A2 (en) * 2002-08-19 2004-02-26 Pappas Surgical Instruments Llc Pathogen resistant carbide surgical tools
JP3638276B2 (ja) * 2002-12-24 2005-04-13 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
JP4426900B2 (ja) * 2004-05-10 2010-03-03 三井金属鉱業株式会社 プリント配線基板、その製造方法および半導体装置
CN1809270A (zh) 2004-09-29 2006-07-26 三井金属矿业株式会社 电子元件安装用的薄膜载体带及柔性基板
JP2006269496A (ja) * 2005-03-22 2006-10-05 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板、および半導体装置
JP4386929B2 (ja) * 2007-04-09 2009-12-16 日東電工株式会社 Ｔａｂ用テープキャリアの製造方法
JP2009238926A (ja) 2008-03-26 2009-10-15 Hitachi Cable Ltd Ｔａｂテープおよびその製造方法
CN101545602B (zh) 2008-03-28 2011-06-22 富士迈半导体精密工业（上海）有限公司 路灯系统
KR101457939B1 (ko) * 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595025A (ja) * 1991-10-01 1993-04-16 Sharp Corp テープ・キヤリア・パツケージ用テープフイルム
JP2002246424A (ja) * 2001-02-13 2002-08-30 Mitsui Mining & Smelting Co Ltd 電子実装部品用フィルムキャリアテープの電気メッキ装置及び電気メッキ方法
JP2002299385A (ja) * 2001-03-29 2002-10-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法
JP2004281945A (ja) * 2003-03-18 2004-10-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ
JP2006128639A (ja) * 2004-09-29 2006-05-18 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びフレキシブル基板
JP2007059627A (ja) * 2005-08-24 2007-03-08 Nitto Denko Corp Ｔａｂ用テープキャリアの製造方法
JP2008004855A (ja) * 2006-06-26 2008-01-10 Nitto Denko Corp Ｔａｂ用テープキャリア

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014504034A (ja) * 2011-01-31 2014-02-13 エルジー イノテック カンパニー リミテッド リードクラックが強化された電子素子用テープ
JP2014192298A (ja) * 2013-03-27 2014-10-06 Seiko Epson Corp 半導体装置
US9224705B2 (en) 2013-03-27 2015-12-29 Seiko Epson Corporation Semiconductor device

Also Published As

Publication number Publication date
JP5782079B2 (ja) 2015-09-24
KR20110048399A (ko) 2011-05-11
TWI467708B (zh) 2015-01-01
US20150311176A1 (en) 2015-10-29
JP5411019B2 (ja) 2014-02-12
TW201117330A (en) 2011-05-16
US20110100687A1 (en) 2011-05-05
CN104900537B (zh) 2018-02-02
CN102054792A (zh) 2011-05-11
US20140291004A1 (en) 2014-10-02
JP2013243416A (ja) 2013-12-05
US9105631B2 (en) 2015-08-11
KR101457939B1 (ko) 2014-11-10
US10020280B2 (en) 2018-07-10
CN102054792B (zh) 2015-05-20
US8791370B2 (en) 2014-07-29
CN104900537A (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
JP5782079B2 (ja) Ｔａｂテープ
US6479756B2 (en) Flexible wiring substrate and its manufacturing method
US20080185711A1 (en) Semiconductor package substrate
JP5770779B2 (ja) タブテープ
JP2005252227A (ja) フィルム基板およびその製造方法と画像表示用基板
JP2004031667A (ja) Ｃｏｆフィルムキャリアテープ及びその製造方法
JP2009135403A (ja) 半導体パッケージ用基板およびこれを有する半導体パッケージ
TW201347116A (zh) 導電結構及其形成方法
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
JP2006013496A (ja) バンプが形成された配線フィルム、これを用いたフィルムパッケージ及びその製造方法
KR101331397B1 (ko) 탭 테이프 및 그 제조방법
JP2009049226A (ja) 電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP4973513B2 (ja) 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
JP2008227194A (ja) 半導体装置用テープキャリア及び半導体装置用テープキャリアの製造方法
JP2004031685A (ja) Ｃｏｆフィルムキャリアテープの製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP3818253B2 (ja) 半導体装置用テープキャリアの製造方法
JP2006253687A (ja) フレキシブルタイプユニット、フレキシブルタイプリール及びフレキシブルタイプリールの製造方法
JPH0964225A (ja) 半導体装置
JP2011086854A (ja) 半導体装置
JP2006179622A (ja) 半導体装置および半導体装置の製造方法
JP2010067798A (ja) Ｔａｂテープおよびその製造方法
JP2008177467A (ja) 半導体装置用ｔａｂテープキャリアおよびその製造方法
JP2008058799A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120528

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130612

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131107

R150 Certificate of patent or registration of utility model

Ref document number: 5411019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250