CN102054792B - 用于tab封装的载带及其制造方法 - Google Patents

用于tab封装的载带及其制造方法 Download PDF

Info

Publication number
CN102054792B
CN102054792B CN201010121334.6A CN201010121334A CN102054792B CN 102054792 B CN102054792 B CN 102054792B CN 201010121334 A CN201010121334 A CN 201010121334A CN 102054792 B CN102054792 B CN 102054792B
Authority
CN
China
Prior art keywords
metal
perforation
basement membrane
tab
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010121334.6A
Other languages
English (en)
Other versions
CN102054792A (zh
Inventor
洪大基
赵东国
具汉谟
林埈永
朴起台
赵相基
俞大成
宋洛浩
金周澈
赵在升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority to CN201510187668.6A priority Critical patent/CN104900537B/zh
Publication of CN102054792A publication Critical patent/CN102054792A/zh
Application granted granted Critical
Publication of CN102054792B publication Critical patent/CN102054792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及用于TAB封装的载带及其制造方法，其中包括在基膜上形成的布线图案和金属镀覆层的TAB载带包括传送区，所述传送区包括沿基膜的边缘以预定间隔排列的齿孔行，并且其中传送区包括从中暴露出基膜的暴露区，因此本发明具有如下有益效果：在驱动IC和芯片/驱动IC和面板之间的组装工作期间通过驱动辊产生摩擦的齿孔部分处不存在Cu层或金属层以避免产生异物如Cu颗粒，由此提高产品的可靠性。

Description

用于TAB封装的载带及其制造方法
相关申请的交叉引用
本申请要求2009年11月2日提交的韩国专利申请第10-2009-0105177号的优先权，该专利申请通过引用全文并入本文。
技术领域
本发明涉及用于TAB封装的载带及其制造方法。
背景技术
通常，半导体芯片可以通过多种方法电连接至衬底。例如，将半导体芯片电连接至衬底的方法可包括导线接合法、焊接法和带式自动接合(TAB)法。
带式自动接合(TAB)技术可采用内引线接合(ILB)进行内部连接。TAB技术还可利用卷绕型带式布线板提供卷至卷封装组合件。通过TAB制造的封装被称为TAB封装。
带式封装是利用带式衬底的半导体封装。带式封装可分为带载封装(TCP)或膜上芯片(COF)封装。
TCP可具有如下结构：半导体芯片通过内引线接合(ILB)工艺接合至通过带式衬底的窗口(器件孔)暴露出的内引线。TCP使得半导体芯片可以内引线接合至TAB带。内引线接合部可使用液体模塑料通过底部填充工艺(under-fill process)进行密封。
COF封装可具有如下结构：半导体芯片安装在无窗口的带式衬底上，并且通过倒装芯片接合工艺安装。例如，COF封装的半导体芯片可以安装在基膜上。在该情况下，在半导体芯片的外围区域形成凸点并且通过倒装芯片接合工艺将半导体芯片经所述凸点安装在所述基膜上。
换言之，常规的COF封装与TCP封装在多个方面存在差异。例如，TCP经常在带中形成有裁切的窗口以使背侧可见并为安装的半导体芯片提供通路，而COF封装通常没有窗口。
发明内容
因此，本发明可在半导体封装制造过程中提供可靠性，其原因是在驱动集成电路(IC)和芯片/驱动集成电路(IC)之间进行组装过程时由驱动辊产生摩擦的齿孔行处不存在铜或金属图案层，由此避免了诸如铜颗粒的缺陷。
在本发明的一个通用方面中，包括在基膜上形成的布线图案和金属镀覆层的TAB带包括传送区，所述传送区包括沿所述基膜的边缘以预定间隔排列的齿孔行，其中所述传送区包括从中暴露出所述基膜的暴露区。
在一些示例性实施方案中，所述传送区可包括在所述齿孔行的外周形成的金属镀覆层图案。
在一些示例性实施方案中，所述金属镀覆层图案可形成在与所述齿孔行相邻的图案区或者在与所述齿孔行分离的图案区。特别地，与所述齿孔行分离的图案区可形成有包括与所述齿孔行分离的至少一个或更多个镀覆线的结构。
在TAB带中形成金属镀覆层的金属可包括Cu、Ni、Pd、Au、Sn、Ag和Co中的任一种金属或所述金属的二元合金或三元合金。
在本发明的另一通用方面中，一种制造用于TAB封装的载带的方法包括：在基膜上形成包括齿孔行和输入/输出端子图案的电路图案，其中在所述基膜边缘形成的传送区处形成暴露区。
在一些示例性实施方案中，形成电路图案的步骤包括：在绝缘膜的表面活化处理工艺之后通过光刻工艺形成电路图案，其中通过选择性蚀刻工艺形成在所述传送区处形成的暴露区。
在一些示例性实施方案中，所述表面活化处理工艺可使用Cu、Ni、Pd、Au、Sn、Ag和Co中的任一种金属或所述金属的二元合金或三元合金形成单层或多层的镀覆处理层。
在一些示例性实施方案中，形成暴露区的步骤可包括：(a1)涂覆光刻胶层；和(a2)通过光刻工艺，利用配有选择性移除区域图案的光掩模在所述传送区上形成光刻胶层。
附图说明
附图用以提供对本发明的进一步理解，并且所述附图并入本申请中并构成本申请的一部分，附图与说明书一起用于解释本发明的原理。在附图中：
图1是示出TAB带式封装的概念图；
图2a和2b分别是TAB带的结构图和包括根据本发明的TAB带的传送区的放大视图；
图2c是制造根据本发明的TAB带的流程图；
图3是示出图1的TAB带的传送区中的缺陷产生程度和在根据本发明的TAB带的传送区中的缺陷产生程度的图像照片。
具体实施方式
下文中，将参照附图详细描述本发明的实施。为了简明和清楚起见，省略了公知的功能、配置或结构的详细说明，以免使本发明因不必要的细节而不清楚。
本文所用的术语仅用于描述具体实施的目的，而无意于限制本发明。本文中的无数量词限定的要素意图包括单数和复数的形式，除非在上下文中有明确相反的指示。
此外，相同的附图标记将指示附图说明中相同的要素，并且将省略相互重复的说明。
参照图1a，TAB封装(1)可具有如下结构：半导体芯片(10)通过内引线接合工艺接合至TAB带(20)的布线图案(23)。内引线接合部可使用液体模塑料通过底部填充工艺进行密封或保护。
半导体芯片(10)的有效表面可形成有输入/输出(I/O)垫(14、16)，I/O垫(14、16)具有微细间距以解决I/O垫(14、16)数目增多的问题，并且I/O垫(14、16)可以实现为在有效表面(12)外周处形成的边缘垫型半导体芯片。
TAB带(20)可具有在基膜(21)上形成布线图案(23)的结构。半导体从基膜(21)的中心处内引线接合至布线图案(23)，并且沿基膜(21)的边缘以预定间隔设置齿孔(29)行。
布线图案(23)可包括相对于半导体芯片(10)延伸至基膜(21)一侧的输入端子图案(25)和相对于半导体芯片(10)延伸至基膜(21)另一侧的输出端子图案(27)。
输入端子图案(25)和输出端子图案(27)的末端可平行于齿孔(29)的排列延伸。
每个输入端子图案(25a)的一端可内引线接合至输入垫(14a)以供电或接地，而其它端可分别组合用于供电或接地。
然而，包括上述构造的TAB封装的TAB带的缺点在于：形成在基膜一侧上的导电金属层(例如铜层或Cu+Sn层)在显示装置的驱动期间不可避免地在Cu表面或Sn表面上产生擦痕，从而导致产生失效和缺陷。另一缺点在于Cu附聚物在组装期间渗漏到面板和驱动IC之间，从而降低生产率并因缺陷增加而使可靠性变差。
本发明提供一种用于TAB封装的载带及其制造方法，其通过选择性蚀刻移除TAB带传送区的金属层并形成暴露出基膜的暴露区而基本不产生金属颗粒，由此能够提高产品的可靠性。
图2a是示出根据本发明的TAB带的示意图。
更具体而言，图2a是图1a的TAB带的一般构造，尤其是包括齿孔(150)行的传送区(X)。本发明的TAB带可用于前述TCP或COF的任意结构，尤其可用于COF封装。
本发明的示例性实施方案将着重于COF封装。
根据本发明具有TAB封装的TAB带可主要包括输出和输入电路图案(130、140)、作为内引线区的安装芯片的区域(120)和形成有齿孔(150)行以通过辊传送的传送区(X)。
根据本发明的传送区(X)在结构层方面可与常规传送区不同。也就是说，常规传送区形成有如下结构：整个TAP带形成有Cu或Sn金属层，其中所述金属层形成在整个传送区上，而该过程是一个导致产生大量瑕疵或缺陷的过程。
而本发明具有如下结构：在传送区内暴露出基膜，即存在根据本发明的不形成金属图案层如Cu或Sn层的区域，从而大幅减少缺陷的产生。
现在将参照图2b描述传送区的形成结构。
参照图2b(a)，传送区(X)包括暴露出基膜的暴露区(160)以及齿孔行，每个齿孔均以预定间隔形成。可以以距离齿孔预定的间隔形成至少一个或更多个镀覆线(170)。也就是说，可以在齿孔的外周处形成金属镀覆层图案。在本发明的示例性实施方案中，在镀覆线(170)的结构中形成“金属镀覆层图案”。
图2b(b)示出其中齿孔被“金属镀覆层图案”包裹的结构(171)。虽然附图显示齿孔的整个外周均被金属镀覆层图案均匀包裹的结构，但是本发明的示例性实施方案不限于该结构。相反，显然可以形成其中只有一个齿孔被金属镀覆层图案包裹的结构。
也就是说，根据本发明的“金属镀覆层图案”涉及“金属镀覆层图案”形成于齿孔的外周上的概念，并且还涉及“金属镀覆层图案”与齿孔相邻或与齿孔分离形成的其它图案结构概念。
也就是说，本示例性实施方案的构思为选择性地移除在整个传送区表面上形成的金属层，并且形成暴露区以暴露出除“金属镀覆层图案”之外的整个基膜，以获得在传送操作期间缠绕在辊上的基膜的机械强度。暴露区的图案形成的变化应该明显属于本发明的主题。
此时，相邻的含义是指金属镀覆层图案的至少一个预定表面或预定区域与齿孔接触。
图2b(c)示出通过与齿孔相邻的镀覆线(172)形成“金属镀覆层图案”的一个实例。当然，如图2b(d)所示，可以通过移除传送区的所有金属层而在整个传送区上形成暴露区，目的是通过调整基膜的厚度来获得机械强度。
图2c是根据本发明的制造TAB带的流程图，其显示形成传送区的暴露区和金属镀覆层图案的过程。
用于TAB封装的载带的制造方法主要可以包括：在基膜上形成包括齿孔行和输入/输出端子图案的电路图案(第一步)；和在基膜边缘形成的传送区处形成暴露区。
更具体而言，第一步可包括在基膜(110)上形成金属层(111)和金属镀覆层(112)，其中金属层或金属镀覆层至多形成至通过机械冲孔工艺(S1)形成有齿孔的传送区(X)。
随后，在金属层(111)和金属镀覆层图案(112)的上表面上涂覆光刻胶(113)，并且利用曝光掩模(114)进行曝光和显影以形成图案(S2)。
特别地，将光照射到与传送区对应的光刻胶(113)上以在光刻胶显影期间移除部分光刻胶(113)。当然，相反地在使用负光敏剂的情况下执行曝光过程也应该是明显的。
此后，利用光刻胶图案作为蚀刻掩模来蚀刻金属层和金属镀覆层(112)，其中优选暴露出传送区(X)的基膜(110)的表面(S3)。特别地，在形成与传送区(X)对应的曝光图案时，不通过蚀刻移除整个光刻胶，但是形成必要的预定部分以实施图案化和显影，由此可以在蚀刻步骤期间在传送区上同时形成暴露区和金属镀覆层图案，例如图2b中的171和178。金属镀覆层图案的实施已经通过图2b进行了说明。
将蚀刻过程之后的剩余光刻胶(113)移除以完成根据本发明的TAB带(S4)。
也就是说，本发明的优点在于，通过选择性或完全移除包括TAB带的传送区的金属层或金属镀覆层图案来形成暴露出基膜的暴露区，由此显著降低金属异物的形成。
图3是在根据本发明的制造过程中实际制造的产品的传送区的图像。
图3(a)示出在传送区(X1)上形成Cu或Cu+Sn层的常规TAB带的实际摄影图像，其中右侧的图像示出齿孔周围的异物产生程度。
图3(b)示出在传送区(X2)上形成暴露区且通过镀覆线形成金属镀覆层图案的结构，其中，如通过右侧的齿孔周围的放大图像所示，可证实几乎不产生金属异物如Sn等。
图3(c)示出在传送区(X3)上形成暴露区且在齿孔周围形成金属镀覆层图案的结构，其中，如通过右侧的齿孔周围的放大图像所示，可证实几乎也不产生金属异物如Sn等。
图3(d)示出完全移除传送区(X4)的金属层的结构，其中可证实几乎不产生金属异物如Sn等。
本发明的有益效果在于，在驱动IC和芯片/驱动IC和面板之间的组装工作期间通过驱动辊产生摩擦的齿孔部分处不存在Cu层或金属层以避免产生异物如Cu颗粒，由此提高产品的可靠性。
本领域的技术人员将会理解，可以在不脱离本发明精神或范围的情况下进行各种修改和变化。因此，如果本发明的修改方案和变化方案落在所附权利要求及其等同方案的范围内，则本发明也涵盖这些修改方案和变化方案。

Claims (2)

1.一种TAB带，包括：
基膜，其具有中心区以及在所述中心区的两个方向上的边缘区；
形成在所述基膜的中心区的布线图案；
传送区，其形成在所述基膜的边缘并使所述基膜暴露出；
布置在所述传送区上的多个齿孔，和
金属镀覆层，其形成为与所述布线图案分离并且形成在所述基膜的边缘，
其中所述金属镀覆层是形成为镀覆线结构的金属镀覆层图案，所述镀覆线结构是沿所述多个齿孔延伸方向形成在所述多个齿孔两侧的并且距离齿孔预定的间隔的一对镀覆线，
其中在所述齿孔之间的暴露区是连续的使得所述基膜在各齿孔与相邻的齿孔之间是连续地暴露的。
2.如权利要求1所述的TAB带，其中形成所述金属镀覆层的金属包括Cu、Ni、Pd、Au、Sn、Ag和Co中的任一种金属或所述金属的二元合金或三元合金。
CN201010121334.6A 2009-11-02 2010-02-23 用于tab封装的载带及其制造方法 Active CN102054792B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510187668.6A CN104900537B (zh) 2009-11-02 2010-02-23 用于tab封装的载带及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090105177A KR101457939B1 (ko) 2009-11-02 2009-11-02 탭 테이프 및 그 제조방법
KR10-2009-0105177 2009-11-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510187668.6A Division CN104900537B (zh) 2009-11-02 2010-02-23 用于tab封装的载带及其制造方法

Publications (2)

Publication Number Publication Date
CN102054792A CN102054792A (zh) 2011-05-11
CN102054792B true CN102054792B (zh) 2015-05-20

Family

ID=43924186

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010121334.6A Active CN102054792B (zh) 2009-11-02 2010-02-23 用于tab封装的载带及其制造方法
CN201510187668.6A Active CN104900537B (zh) 2009-11-02 2010-02-23 用于tab封装的载带及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510187668.6A Active CN104900537B (zh) 2009-11-02 2010-02-23 用于tab封装的载带及其制造方法

Country Status (5)

Country Link
US (3) US8791370B2 (zh)
JP (2) JP5411019B2 (zh)
KR (1) KR101457939B1 (zh)
CN (2) CN102054792B (zh)
TW (1) TWI467708B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101457939B1 (ko) * 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
KR101259844B1 (ko) * 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
DE102011018342A1 (de) * 2011-04-20 2012-10-25 Heraeus Materials Technology Gmbh & Co. Kg Verfahren zur Herstellung einer bereichsweise beschichteten Trägerstruktur
JP6182928B2 (ja) 2013-03-27 2017-08-23 セイコーエプソン株式会社 半導体装置
JP6843676B2 (ja) * 2017-03-30 2021-03-17 日本発條株式会社 剤料供給方法及び対象構造体
KR102322539B1 (ko) * 2018-02-07 2021-11-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 장치
TWI744575B (zh) * 2018-05-11 2021-11-01 瑞鼎科技股份有限公司 應用於顯示器之驅動裝置的封裝結構
KR102597160B1 (ko) * 2018-07-13 2023-11-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
KR102662861B1 (ko) * 2018-07-13 2024-05-03 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
CN111429810B (zh) * 2019-01-09 2022-02-11 昆山工研院新型平板显示技术中心有限公司 可拉伸器件及可拉伸器件的制作方法
CN110210143A (zh) * 2019-06-05 2019-09-06 爱驰汽车有限公司 基于cms系统的端子图或线束布线图的显示方法、系统及装置
CN110519930A (zh) * 2019-08-27 2019-11-29 江苏上达电子有限公司 一种防止cof卷带生产中产生金属异物的方法
US11425820B1 (en) * 2021-02-19 2022-08-23 Synaptics Incorporated Technologies for mounting display driver integrated circuit chips on display panels

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300577B1 (en) * 1998-04-28 2001-10-09 Mitsubishi Denki & Kabushiki Kaisha Film carrier and method of burn-in testing
CN1697592A (zh) * 2004-05-10 2005-11-16 三井金属矿业株式会社 印刷线路板,其生产方法和半导体器件
CN1809270A (zh) * 2004-09-29 2006-07-26 三井金属矿业株式会社 电子元件安装用的薄膜载体带及柔性基板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54143161U (zh) * 1978-03-27 1979-10-04
JPS54143161A (en) 1978-04-27 1979-11-08 Mitsubishi Electric Corp Stereoscopic image display device
US4899174A (en) * 1988-08-05 1990-02-06 Eastman Kodak Company Method of making LED array printhead with tab bonded wiring
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
JPH0529394A (ja) 1991-07-19 1993-02-05 Hitachi Cable Ltd Ｔａｂ用テープキヤリアー
JPH0595025A (ja) 1991-10-01 1993-04-16 Sharp Corp テープ・キヤリア・パツケージ用テープフイルム
JP3520186B2 (ja) * 1996-09-30 2004-04-19 東芝マイクロエレクトロニクス株式会社 フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP3940884B2 (ja) * 1999-03-11 2007-07-04 セイコーエプソン株式会社 可撓性配線基板、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
JP3859451B2 (ja) * 2001-02-13 2006-12-20 三井金属鉱業株式会社 電子実装部品用フィルムキャリアテープの電気メッキ装置及び電気メッキ方法
JP2002299385A (ja) 2001-03-29 2002-10-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法
KR100905328B1 (ko) * 2001-12-26 2009-07-02 엘지디스플레이 주식회사 칩 온 필름 및 그 제조방법
JP3750113B2 (ja) * 2002-03-25 2006-03-01 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ及びその製造方法
US20060155314A1 (en) * 2002-08-19 2006-07-13 Pappas John C Iii Pathogen resistant carbide surgical tools
JP3638276B2 (ja) 2002-12-24 2005-04-13 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
JP4178392B2 (ja) 2003-03-18 2008-11-12 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
JP4117892B2 (ja) 2004-09-29 2008-07-16 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ及びフレキシブル基板
JP2006269496A (ja) * 2005-03-22 2006-10-05 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板、および半導体装置
JP2007059627A (ja) 2005-08-24 2007-03-08 Nitto Denko Corp Ｔａｂ用テープキャリアの製造方法
JP2008004855A (ja) * 2006-06-26 2008-01-10 Nitto Denko Corp Ｔａｂ用テープキャリア
JP4386929B2 (ja) * 2007-04-09 2009-12-16 日東電工株式会社 Ｔａｂ用テープキャリアの製造方法
JP2009238926A (ja) 2008-03-26 2009-10-15 Hitachi Cable Ltd Ｔａｂテープおよびその製造方法
CN101545602B (zh) 2008-03-28 2011-06-22 富士迈半导体精密工业（上海）有限公司 路灯系统
KR101457939B1 (ko) * 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300577B1 (en) * 1998-04-28 2001-10-09 Mitsubishi Denki & Kabushiki Kaisha Film carrier and method of burn-in testing
CN1697592A (zh) * 2004-05-10 2005-11-16 三井金属矿业株式会社 印刷线路板,其生产方法和半导体器件
CN1809270A (zh) * 2004-09-29 2006-07-26 三井金属矿业株式会社 电子元件安装用的薄膜载体带及柔性基板

Also Published As

Publication number Publication date
US20150311176A1 (en) 2015-10-29
US20110100687A1 (en) 2011-05-05
JP2013243416A (ja) 2013-12-05
TW201117330A (en) 2011-05-16
CN102054792A (zh) 2011-05-11
KR20110048399A (ko) 2011-05-11
US20140291004A1 (en) 2014-10-02
TWI467708B (zh) 2015-01-01
CN104900537B (zh) 2018-02-02
JP2011097000A (ja) 2011-05-12
US10020280B2 (en) 2018-07-10
JP5782079B2 (ja) 2015-09-24
US9105631B2 (en) 2015-08-11
CN104900537A (zh) 2015-09-09
KR101457939B1 (ko) 2014-11-10
JP5411019B2 (ja) 2014-02-12
US8791370B2 (en) 2014-07-29

Similar Documents

Publication Publication Date Title
CN102054792B (zh) 用于tab封装的载带及其制造方法
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
US8304923B2 (en) Chip packaging structure
JP2008071815A (ja) 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法
CN102194781A (zh) 影像感测元件封装构件及其制作方法
JP2001244365A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2009164594A (ja) 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
CN102347319A (zh) 降低凸块桥接的堆叠封装结构
TW200939363A (en) Integrated circuit packaging system with leadframe interposer and method of manufacture thereof
TW201021174A (en) Semiconductor substrate, package and device and manufacturing methods thereof
TWI474449B (zh) 封裝載板及其製作方法
CN104241235A (zh) 半导体器件
US8890335B2 (en) Semiconductor device
CN105895603A (zh) 具有衬底隔离和未掺杂的沟道的集成电路结构
JP2007242813A (ja) 半導体装置及びその製造方法
JP4936695B2 (ja) 半導体装置及びその製造方法
JP2007157846A (ja) 半導体装置の製造方法
CN102543921A (zh) 焊垫结构及其制造方法
CN101211793A (zh) 芯片级封装结构及其制法
CN104124180A (zh) 芯片封装结构的制作方法
JP5382889B2 (ja) パッケージ構造の製造方法
KR101331397B1 (ko) 탭 테이프 및 그 제조방법
US11373942B2 (en) Semiconductor devices
CN100481415C (zh) 芯片封装体及其制造方法
JPH11345895A (ja) 半導体装置、リードフレーム、及びそれらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant