CN102543921A - 焊垫结构及其制造方法 - Google Patents

焊垫结构及其制造方法 Download PDF

Info

Publication number
CN102543921A
CN102543921A CN2010106102570A CN201010610257A CN102543921A CN 102543921 A CN102543921 A CN 102543921A CN 2010106102570 A CN2010106102570 A CN 2010106102570A CN 201010610257 A CN201010610257 A CN 201010610257A CN 102543921 A CN102543921 A CN 102543921A
Authority
CN
China
Prior art keywords
passivation layer
bed course
metal welding
metal
welding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106102570A
Other languages
English (en)
Other versions
CN102543921B (zh
Inventor
李桂花
刘君芳
李德勇
胡强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010610257.0A priority Critical patent/CN102543921B/zh
Publication of CN102543921A publication Critical patent/CN102543921A/zh
Application granted granted Critical
Publication of CN102543921B publication Critical patent/CN102543921B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示了一种焊垫结构及其制造方法，形成于芯片的顶层金属上，包括：第一钝化层，形成于所述顶层金属上，且具有一开口，以露出顶层金属；金属焊垫层，形成于所述第一钝化层及其开口所露出的顶层金属之上，且顶层金属之上的金属焊垫层具有栅格结构；第二钝化层，形成于所述第一钝化层之上的金属焊垫层上。可见，其不再利用第一钝化层的栅格结构来定义金属焊垫层的栅格结构，而是以后续的第二钝化层为掩膜，利用刻蚀工艺来形成金属焊垫层的栅格结构，即实现了植入式焊垫结构，又避免了第二钝化层刻蚀过程中，由于金属焊垫层凹凸不平所引起的氧化物残留等问题的出现，提高了焊垫接线的牢固性。

Description

焊垫结构及其制造方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种焊垫结构及其制造方法。
背景技术
在半导体制造技术领域，集成电路(IC)封装是非常重要的一环，其为芯片和电路板之间提供了电互联、机械支撑、机械和环境保护及导热通道。具体而言，IC封装就是利用导线将芯片上的电路管脚引到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。
可见，在IC封装中，必不可少的一个环节就是打线(bonding)过程，即从芯片上的焊垫引出焊线的过程，并利用后续的金球推力(ball shear)或金线拉力(wire pull)测试来判断焊线与焊垫之间的连接状况。然而，目前，金球推力(ballshear)或金线拉力(wire pull)测试失败的情况还是比较常见的，最主要的原因就是焊垫(pad)和焊线(bonding wire)之间的粘附力比较差，这又往往与焊垫本身的结构以及打线过程有关。
为此，现有的改进焊垫性能的主要方式有两种：一是优化打线条件，例如，打线的温度(或金线的温度)，然而由于金属本身特性的限制，这种优化是有限的。另一种是，改进焊垫本身的结构，具体如下：
请参考图1，其为一种现有的焊垫结构截面示意图。如图所示，该焊垫结构形成于芯片的顶层金属10上，由第一钝化层11、第二钝化层12以及位于它们之间的金属焊垫层13构成，通常，该金属焊垫层13为铝垫层。从图中可以看出，焊球(bonding ball)14与金属焊垫层13之间的接触面为平面，导致打钱区域受限，粘附力比较差等问题的出现。为了改进这一问题，现有技术给出了一种植入式焊垫结构，具体请参考图2。
如图所示，该焊垫结构形成于芯片的顶层金属20之上，由第一钝化层21、第二钝化层22以及位于它们之间的金属焊垫层23构成，通常，该金属焊垫层23为铝垫层。从图中可以看出，第一钝化层21在窗口25处为栅格结构，从而形成于其上的金属焊垫层23也为栅格结构，如此，在打线过程中，焊球24便嵌入到金属焊垫层23中，增大了焊球24与金属焊垫层23之间的接触面积，同时由于这种嵌入式焊接，焊球24与金属焊垫层23之间的粘附力也大大增加。然而，这种结构存在着如下缺陷：
在金属焊垫层23凹陷的角落处存在着氧化物残留26，这些氧化物残留26会导致焊垫的接线不够牢固，甚至导致焊垫的接线牢固度测试失败。
那么这些氧化物残留是在该焊垫结构制造过程中，刻蚀第二钝化层23时产生的，具体请参考图3至图6，其为一种现有的焊垫结构制造的流程示意图。如图所示，包括如下步骤：
首先，如图3所示，在芯片的顶层金属20之上沉积第一钝化层21，并进行光刻、刻蚀等工艺在第一钝化层21上形成栅格结构。
而后，如图4所示，沉积金属焊垫层23(此处为铝垫层)，由于第一钝化层21具有栅格结构，相应的金属焊垫层23也就形成了凹凸不平的结构。
接着，如图5，在金属焊垫层23上沉积第二钝化层22。
最后，如图6，对第二钝化层22及金属焊垫层23进行刻蚀，形成窗口25。由于金属焊垫层23具有凹凸不平的结构，在刻蚀过程中，窗口25内金属焊垫层23就形成了相应的凹凸不平的结构，然而，同时也在金属焊垫层23凹陷的角落里产生了刻蚀第二钝化层22的氧化物残留。
可见，有必要改进现有的焊垫结构，以提高其接线的牢固性。
发明内容
本发明的目的在于提供一种焊垫焊垫结构及其制造方法，以解决现有焊垫结构存在氧化物残留，接线不牢固等技术问题。
为解决以上技术问题，本发明提供一种焊垫结构，形成于芯片的顶层金属上，其包括：第一钝化层，形成于所述顶层金属上，且具有一开口，以露出顶层金属；金属焊垫层，形成于所述第一钝化层及其开口所露出的顶层金属之上，且顶层金属之上的金属焊垫层具有栅格结构；第二钝化层，形成于所述第一钝化层之上的金属焊垫层上。
进一步的，所述金属焊垫层为铝垫层。
进一步的，所述金属焊垫层的厚度为8000至20000埃。
本发明还提供一种焊垫结构的制造方法，其包括：提供芯片，并在其顶层金属上形成第一钝化层；对第一钝化层进行刻蚀，以在其上形成暴露出顶层金属的第一开口；在所述第一钝化层及其第一开口所露出的顶层金属之上形成金属焊垫层；对所述金属焊垫层进行刻蚀，以在所述第一开口的上方形成第二开口；在所述金属焊垫层上形成第二钝化层；对所述第二开口内的第二钝化层进行刻蚀，以在第二钝化层上形成栅格结构；以所述第二钝化层为掩模，刻蚀所述金属焊垫层，以在金属焊垫层上形成栅格结构；去除所述第二开口内的第二钝化层。
进一步的，所述金属焊垫层为铝垫层。
进一步的，所述金属焊垫层的厚度为8000至20000埃。
可见，以上焊垫结构及其制造方法不再利用第一钝化层的栅格结构来定义金属焊垫层的栅格结构，而是以后续的第二钝化层为掩膜，利用刻蚀工艺来形成金属焊垫层的栅格结构，即实现了植入式焊垫结构，又避免了第二钝化层刻蚀过程中，由于金属焊垫层凹凸不平所引起的氧化物残留等问题的出现，提高了焊垫接线的牢固性。
附图说明
图1为一种现有的焊垫结构截面示意图；
图2为另一种现有的焊垫结构截面示意图；
图3至图6为一种现有的焊垫结构制造的流程示意图；
图7为本发明一实施列所提供的焊垫结构制造方法的流程图；
图8至图16为本发明一实施列所提供的焊垫结构制造的流程示意图；
图17为本发明一实施列所提供的焊垫结构打线后的示意图。
具体实施方式
为让本发明的上述特征和优点能更明显易懂，下文特举示例性实施例，并配合附图，作详细说明如下。
本发明充分考虑到：现有焊垫结构在制造过程中由于金属焊垫层凹凸不平的结构，容易导致后续刻蚀第二钝化层时在金属焊垫层凹陷的角落里产生氧化物残留，使得焊垫的接线不够牢固这一问题。改进了焊垫结构的制造过程，使得在刻蚀第二钝化层时，金属焊垫层具有平整的表面，进而减少甚至避免了最终金属焊垫层凹陷的角落里氧化物的残留。具体，请参考图7，其为本发明一实施列所提供的焊垫结构制造方法的流程图。如图所示，该方法包括如下步骤：
步骤S71：提供芯片，并在其顶层金属上形成第一钝化层；
步骤S72：对第一钝化层进行刻蚀，以在其上形成暴露出顶层金属的第一开口；
步骤S73：在第一钝化层及其第一开口所露出的顶层金属之上形成金属焊垫层；
步骤S74：对金属焊垫层进行刻蚀，以在第一开口的上方形成第二开口；
步骤S75：在金属焊垫层上形成第二钝化层；
步骤S76：对第二开口内的第二钝化层进行刻蚀，以在第二钝化层上形成栅格结构；
步骤S77：以第二钝化层为掩模，刻蚀金属焊垫层，以在金属焊垫层上形成栅格结构；
步骤S78：去除第二开口内的第二钝化层。
可见，以上方法不同于现有技术，在第一钝化层上不再形成栅格结构，这样后续形成的金属焊垫层就会有平整的刻蚀表面，进而减少甚至避免了最终金属焊垫层凹陷的角落里氧化物的残留。
下面结合图8至图16来详细描述以上各个步骤，使其更明显易懂。然而，本领域技术人员当知，这仅为本发明的优选实施列并非用以限定本发明。
如图8，首先执行步骤S71，提供芯片，并在其顶层金属80上形成第一钝化层81。该钝化层81可以为氧化硅层、氮化硅层等单层钝化层，也可以为由氧化硅层和氮氧化硅层构成的叠层钝化层。其中叠层钝化层比单层钝化层具有更好的热力学和机械性能，在封装过程中，能够吸收和抵消作用在焊垫上的机械应力和热应力，确保封装时产生的各种应力不会对焊垫造成机械损伤。然而，本发明在此不以此为限，本领域技术人员可根据需要选用钝化层81的材料。另外，本发明也不限制钝化层的形成方法，较佳的，可以采用现有技术中常用的化学气相沉积方法。
而后，如图9，执行步骤S72，对第一钝化层81进行刻蚀，以在其上形成暴露出顶层金属80的第一开口811。该刻蚀步骤往往包括在第一钝化层81上涂布光刻胶，利用曝光、显影等光刻技术图案画该光刻胶，在其上定义第一开口811的图形，而后以其为掩膜，对第一钝化层81进行刻蚀，形成第一开口811，以暴露出顶层金属80。由于此刻蚀技术为本领域技术人员所熟知，故在此不再详述，且本发明也不限制于此。
接下来，如图10，进行步骤S73：在第一钝化层81及其第一开口811所露出的顶层金属80之上形成金属焊垫层83。在本实施列中，该金属焊垫层83为铝垫层，这是因为现有焊垫往往采用铝制材料，然而其并非用以限制本发明。而后，如图11，进行步骤S74：对金属焊垫层83进行刻蚀，以在第一开口811的上方形成第二开口832。该刻蚀步骤与第一钝化层81的刻蚀过程相似，往往包括在金属焊垫层83上涂覆光刻胶，利用曝光、显影等光刻技术图案画该光刻胶，在其上定义第二开口832的图形，而后以其为掩膜，对金属焊垫层83进行刻蚀，形成第二开口832。该第二开口832不与第一开口811连通，需要保留一定厚度的金属焊垫层83，以便于后续的进一步刻蚀以及打线需求。
如图12，执行步骤S75：在金属焊垫层83上形成第二钝化层82；该钝化层82的构成可以同第一钝化层81，在此不再详述。而后，执行步骤S76：对第二开口832内的第二钝化层82进行刻蚀，以在第二钝化层82上形成栅格结构821。下面结合图13至14，详细描述该刻蚀步骤，当然刻蚀工艺已为本领域技术人员所熟知，故本领域技术人员可以在本发明的思想范围内做调整该刻蚀过程，本发明不做任何限制。首先，在第二钝化层82上利用掩膜84(例如为硬质掩膜)定义栅格结构821的图形，而后在光阻层85及掩膜84的保护下，对第二开口832内的第二钝化层82进行刻蚀，以在第二钝化层82上形成栅格结构821。在此不限制栅格结构中栅格的数量，图中示出了3个，但其举例，并使得绘图方便，其也可以为两个，或者三个以上。而后，去除光阻层85及掩膜84。当然，在此处也可以保留掩膜84，在后续步骤中，以掩膜84和第二钝化层82共同保护金属焊垫层，对其进行刻蚀。
接下来，如图15，执行步骤S77：以第二钝化层82为掩模，刻蚀金属焊垫层83，以在金属焊垫层上形成栅格结构831。最后，执行步骤S78：去除第二开口内的第二钝化层83，即可得到如图16所示的焊垫结构。
该焊垫结构形成于芯片的顶层金属80上，包括：第一钝化层81、金属焊垫层83以及第二钝化层82。其中第一钝化层81形成于顶层金属80上，且具有一开口811，以露出顶层金属80；金属焊垫层83形成于第一钝化层81及其开口811所露出的顶层金属80之上，且顶层金属80之上的金属焊垫层83具有栅格结构831；第二钝化层82形成于第一钝化层81之上的金属焊垫层83上。如图17所示，该焊垫结构的金属焊垫层83具有栅格结构831，如此，在打线过程中，焊球86便嵌入到金属焊垫层83中，增大了焊球86与金属焊垫层83之间的接触面积，同时由于这种嵌入式焊接，焊球86与金属焊垫层83之间的粘附力也大大增加。
可见，以上焊垫结构的制造过程不再利用第一钝化层的栅格结构来定义金属焊垫层的栅格结构，而是以后续的第二钝化层为掩膜，利用刻蚀工艺来形成金属焊垫层的栅格结构，即实现了植入式焊垫结构，又避免了第二钝化层刻蚀过程中，由于金属焊垫层凹凸不平所引起的氧化物残留等问题的出现，提高了焊垫接线的牢固性。
需要说明的是，由于以上焊垫的栅格结构是利用后续的刻蚀工艺形成的，故相对于现有技术的形成方式，其对于金属焊垫层的厚度要求有所增加。例如，现有的焊垫结构的金属焊垫层为5800埃时，在本实施列中则需要增加至10000埃左右。然而，不同的芯片对于焊垫的厚度要求不同，故本发明不限制金属焊垫层的厚度，只需要满足刻蚀后焊垫的厚度要求即可，通常，厚度增加至现有工艺中金属焊垫层的两倍左右即可满足要求。例如，现有金属焊垫层的厚度在4000埃至10000埃，则相应的本实施列中，金属焊垫层的厚度在8000埃至20000埃左右。
综上所述，以上焊垫结构及其制造方法不再利用第一钝化层的栅格结构来定义金属焊垫层的栅格结构，而是以后续的第二钝化层为掩膜，利用刻蚀工艺来形成金属焊垫层的栅格结构，即实现了植入式焊垫结构，又避免了第二钝化层刻蚀过程中，由于金属焊垫层凹凸不平所引起的氧化物残留等问题的出现，提高了焊垫接线的牢固性。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本领域的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明的范围内。本发明要求的保护范围由所附的权利要求书及其等同物界定。

Claims (6)

1.一种焊垫结构，形成于芯片的顶层金属上，其特征是，包括：
第一钝化层，形成于所述顶层金属上，且具有一开口，以露出顶层金属；
金属焊垫层，形成于所述第一钝化层及其开口所露出的顶层金属之上，且顶层金属之上的金属焊垫层具有栅格结构；
第二钝化层，形成于所述第一钝化层之上的金属焊垫层上。
2.根据权利要求1所述的焊垫结构，其特征是，所述金属焊垫层为铝垫层。
3.根据权利要求1所述的焊垫结构，其特征是，所述金属焊垫层的厚度为8000至20000埃。
4.一种焊垫结构的制造方法，其特征是，包括：
提供芯片，并在其顶层金属上形成第一钝化层；
对第一钝化层进行刻蚀，以在其上形成暴露出顶层金属的第一开口；
在所述第一钝化层及其第一开口所露出的顶层金属之上形成金属焊垫层；
对所述金属焊垫层进行刻蚀，以在所述第一开口的上方形成第二开口；
在所述金属焊垫层上形成第二钝化层；
对所述第二开口内的第二钝化层进行刻蚀，以在第二钝化层上形成栅格结构；
以所述第二钝化层为掩模，刻蚀所述金属焊垫层，以在金属焊垫层上形成栅格结构；
去除所述第二开口内的第二钝化层。
5.根据权利要求4所述的焊垫结构的制造方法，其特征是，所述金属焊垫层为铝垫层。
6.根据权利要求4所述的焊垫结构的制造方法，其特征是，所述金属焊垫层的厚度为8000至20000埃。
CN201010610257.0A 2010-12-23 2010-12-23 焊垫结构及其制造方法 Active CN102543921B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010610257.0A CN102543921B (zh) 2010-12-23 2010-12-23 焊垫结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010610257.0A CN102543921B (zh) 2010-12-23 2010-12-23 焊垫结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102543921A true CN102543921A (zh) 2012-07-04
CN102543921B CN102543921B (zh) 2015-01-07

Family

ID=46350443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010610257.0A Active CN102543921B (zh) 2010-12-23 2010-12-23 焊垫结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102543921B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575829A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种提高焊垫与金属线球之间键合能力的方法及结构
CN110223922A (zh) * 2019-06-10 2019-09-10 武汉新芯集成电路制造有限公司 一种晶圆结构及其制造方法、芯片结构
CN112992830A (zh) * 2019-12-02 2021-06-18 长鑫存储技术有限公司 半导体结构及其制备方法
CN115274613A (zh) * 2021-04-30 2022-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437030B (en) * 2000-02-03 2001-05-28 Taiwan Semiconductor Mfg Bonding pad structure and method for making the same
US20020111009A1 (en) * 2001-02-15 2002-08-15 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
CN1941341A (zh) * 2005-09-21 2007-04-04 艾格瑞系统有限公司 用于代替互连层的焊盘下的通路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437030B (en) * 2000-02-03 2001-05-28 Taiwan Semiconductor Mfg Bonding pad structure and method for making the same
US20020111009A1 (en) * 2001-02-15 2002-08-15 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
CN1941341A (zh) * 2005-09-21 2007-04-04 艾格瑞系统有限公司 用于代替互连层的焊盘下的通路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575829A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种提高焊垫与金属线球之间键合能力的方法及结构
CN110223922A (zh) * 2019-06-10 2019-09-10 武汉新芯集成电路制造有限公司 一种晶圆结构及其制造方法、芯片结构
US11164834B2 (en) 2019-06-10 2021-11-02 Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. Wafer structure and method for manufacturing the same, and chip structure
CN112992830A (zh) * 2019-12-02 2021-06-18 长鑫存储技术有限公司 半导体结构及其制备方法
CN115274613A (zh) * 2021-04-30 2022-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115274613B (zh) * 2021-04-30 2024-09-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN102543921B (zh) 2015-01-07

Similar Documents

Publication Publication Date Title
CN100539054C (zh) 芯片封装结构及其制作方法
CN101252096B (zh) 芯片封装结构以及其制作方法
CN104350586B (zh) 半导体装置
US6242283B1 (en) Wafer level packaging process of semiconductor
CN104319269B (zh) 多级引线框架
CN102543921B (zh) 焊垫结构及其制造方法
US9059004B2 (en) Method for chip scale package and package structure thereof
CN103050466B (zh) 半导体封装件及其制法
CN101114600A (zh) 防止焊垫剥离的制造方法以及防止焊垫剥离的结构
TW201640635A (zh) 封裝結構及其製作方法
CN100390983C (zh) 芯片封装体
JP2007150144A (ja) 半導体装置およびその製造方法
CN103137498B (zh) 半导体封装结构及其制作方法
CN213660390U (zh) 一种封装结构及封装芯片
US9159660B2 (en) Semiconductor package structure and method for making the same
CN103107145A (zh) 半导体封装件、预制导线架及其制法
TWI559470B (zh) 無基板的半導體封裝結構及其製造方法
US20080136027A1 (en) Method of bonding wire of semiconductor package
US8168526B2 (en) Semiconductor chip package and method for manufacturing thereof
JP5382889B2 (ja) パッケージ構造の製造方法
US20200243431A1 (en) Structure for packaging and method for manufacturing the same
TWI582903B (zh) 半導體封裝結構及其製作方法
CN112736052A (zh) 一种封装结构及其制备方法、封装芯片
CN105449069B (zh) 一种倒装led芯片结构及其制造方法
CN100416810C (zh) 半导体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 201203 No. 18 Zhangjiang Road, Shanghai

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Country or region after: China

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Country or region before: China

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.