TWI467708B - 用於捲帶式封裝之載體帶及其製造方法 - Google Patents

用於捲帶式封裝之載體帶及其製造方法 Download PDF

Info

Publication number
TWI467708B
TWI467708B TW99104964A TW99104964A TWI467708B TW I467708 B TWI467708 B TW I467708B TW 99104964 A TW99104964 A TW 99104964A TW 99104964 A TW99104964 A TW 99104964A TW I467708 B TWI467708 B TW I467708B
Authority
TW
Taiwan
Prior art keywords
metal
pattern
tape
region
base film
Prior art date
Application number
TW99104964A
Other languages
English (en)
Other versions
TW201117330A (en
Inventor
Tae Ki Hong
Dong Guk Jo
Han Mo Koo
Jun Young Lim
Ki Tae Park
Sang Ki Cho
Dae Sung Yoo
Nak Ho Song
Joo Chul Kim
Jae Sung Jo
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Publication of TW201117330A publication Critical patent/TW201117330A/zh
Application granted granted Critical
Publication of TWI467708B publication Critical patent/TWI467708B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

用於捲帶式封裝之載體帶及其製造方法
本發明係主張關於2009年11月2日申請之韓國專利案號10-2009-0105177之優先權。藉以引用的方式併入本文用作參考。
本發明係關於一種用於捲帶式封裝之載體帶及其製造方法。
整體來說，半導體晶片可藉由不同的方法使其電性連接到基材。例如，半導體晶片以電性連接至基材的方法可以包括有打線接合製程、銲線接合製程以及捲帶自動接合(TAB)製程。
捲帶自動接合(TAB)技術可以採用內引腳接合(ILB)作為內部連線。所述TAB技術亦可提供一種使用捲軸型式捲帶線路板之捲軸對捲軸(reel-to-reel)的封裝組合。藉由所述之TAB技術所製作的封裝則稱為TAB封裝。
捲帶封裝係為一種使用捲帶基材之半導體封裝。所述捲帶封裝可分類為捲帶載體封裝(TCP)或是薄膜覆晶(COF)封裝。
藉由一內引腳接合(IBL)製程，所述TCP之結構係當中之半導體晶片被接合到內引腳，而所述內引腳經由所述捲帶基材之開口(元件孔)而露出。TCP僅是一個半導體晶片以內引腳接合到TAB捲帶。經由底膠填充(under-fill)製程則所述之內引腳部分可以使用一液體成形化合物加以密封。
COF封裝之結構係半導體晶片被鑲嵌在沒有開口之捲帶基材上並藉由覆晶接合製程所構成。舉例來說，COF所封裝之半導體晶片可以被鑲嵌在一基膜上。在這種情況下，凸塊形成於半導體晶片的週邊區域並且藉由覆晶接合製程使所述半導體晶片經由凸塊(bump)而被鑲嵌在基膜上。
換言之，習知COF封裝與TCP封裝有數種不同之態樣，例如，通常TCP在捲帶中所形成具有一開口透空部以便於背側觀視以及接近到鑲嵌半導體晶片，然而COF封裝通常省卻所述之開口。
因此，本發明能夠提供在半導體封裝製作過程的可靠度，當進行一驅動積體電路(IC)及一晶片/驅動積體電路(IC)之間的構裝過程時，其係因銅或金屬圖案層不存在於藉由一驅動輥軸(roller)所產生摩擦之傳動孔(sprocket holes)列的事實，因而排除諸如銅微粒的缺點。
在本發明的一個通常態樣中，一包含線路圖案之TAB捲帶及一形成於基膜上之金屬鍍層，包括：一傳輸區域，包含以延著基膜邊緣的預定間距所排列之傳動孔列，其中所述傳輸區域包括一從所述基膜而被露出之露出區域。
在某些示範實施例中，所述傳輸區域可包含一成形於所述傳動孔列之適邊處的金屬鍍層圖案。
在若干示範實施例中，所述金屬鍍層圖案可以被形成於鄰接至傳動孔列上的圖案區域，或於分散在傳動孔列上的圖案區域。特別的是，分散於傳動孔列的圖案區域可以形成一種包含至少一個或以上分散於所述傳動孔列之電鍍線路的結構。
一種於TAB捲帶中形成金屬鍍層之金屬可以包括從一群包含銅(Cu)、鎳(Ni)、鈀(Pd)、金(Au)、錫(Sn)、銀(Ag)及鈷(Co)之任何單一金屬，或二元合金或三元合金的金屬。
在本發明的另一個通常態樣中，一種用以製造TAB封裝載體帶的方法，包含：形成一電路圖案，包括有一排傳動孔列及在基膜上的輸入/輸出端圖案，其中所述基膜之邊緣的傳輸區域形成一露出區域。
在某些示範實施例中，形成電路圖案的步驟可以包含；透過一光蝕刻製程而形成一種電路圖案，於一絕緣膜的表面活化處理製程之後，其中形成於所述傳輸區域的露出區域是經由一選擇性蝕刻製程所形成。
在若干示範實施例中，所述表面活化處理製程可以形成於一單層或多層的電鍍處理層，使用從一群包含銅、鎳、鈀、金、錫、銀及鈷之任何單一金屬，或二元合金或三元合金的金屬。
在若干示範實施例中，形成所述露出區域的步驟可以包含：(a1)塗佈一光阻層；及(a2)形成一在傳輸區域上的金屬鍍層圖案，透過光蝕刻製程使用鑲嵌有選擇性移除區域圖案的光罩。
在以下參考所附圖示，將詳細說明本發明之實施例。習知功效、構成或結構之較詳細描述將予以省略以求精簡及清晰而不致於影響本發明之清楚敘述。
在此所使用術語之目的僅用以描述特定實施例而非限制本發明。如在此所使用之單數型式〝一種〞及〝所述〞也欲作為包含複數型式，除非本文另有清楚指出。
此外，相同參考的數字將會指定到圖示解說中的相同元件，重複解說的部分將予省略。
請參見圖1，藉由一內引腳接合製程，一種TAB封裝1具有之結構，係其中一半導體晶片10被接合到一TAB捲帶20之線路圖案23。透過底膠充填製程使所述內引腳接合部分可以藉由一種液體成形化合物而被密封或被保護。
一半導體晶片10之主動表面可以形成有輸入/輸出(I/O)埠墊14,16，所述之I/O埠墊14,16係屬微細間距以應付增加I/O埠墊14,16數目，且所述I/O埠墊14,16形成於所述主動表面12之半導體晶片的週邊以邊緣墊型式來實施。
所述TAB捲帶20具有一種結構，於其中一線路圖案23係形成於一基膜21上。所述半導體係從基膜21的中間以內引腳接合到所述線路圖案23且一排傳動孔列29以預定間距沿著所述基膜21排列設置。
所述線路圖案23可以包含一相對於所述半導體晶片10而延伸到所述基膜21之一側的輸入端圖案25，並且包含一相對於所述半導體晶片10而延伸到所述基膜21之另一側的輸出端圖案27。
所述輸入端圖案25及輸出端圖案27的端處可以平行於所述傳動孔列29之配置而延伸。
每個輸入端圖案25a的一端處可以用於電源或接地以內引腳接合到輸入埠墊14a並且另一端處可以分別連結用於電源或接地。
然而，包含上述架構TAP封裝之所述TAB捲帶具有的缺點是在於，在顯示裝置的傳動期間，一形成於基膜之一側上的導電金屬層(例如，銅箔層或銅加錫層)無可避免地在銅表面或錫表面上產生刮傷，造成問題與缺陷的產生。另一個缺點在於，銅結塊在構裝面板及驅動IC之期間被分離以致於降低生產良率以及起因於缺陷增加的可靠度降低。
本發明提供一種用於TAB封裝的載體帶及其製造方法，藉由根本地移除金屬微粒的產生而能夠提升產品可靠度，透過形成一露出區域，其中藉由選擇性蝕刻的一基膜區域被露出並且移除在TAP捲帶之一傳輸區域的金屬層。
圖2a係為依據本發明所繪述之TAB捲帶架構示意圖。
更明確的說，圖2a係為圖1 TAB捲帶之泛用架構，特別針對包含一排傳動孔列150的傳輸區域X。本發明的TAB捲帶可以用於前述TCP或COF的任何結構，並且特別是對於COF封裝。
本發明的示範實施例將重點放在COF封裝上。
依據本發明所述包含一TAB封裝之TAB捲帶大體可以包含輸出電路圖案130及輸入電路圖案140，一多數晶片於當中之區域以內引腳區域120來鑲嵌，以及一傳輸區域X形成以一排傳動孔列150以使其藉由輥軸來傳輸。
依據本發明之傳輸區域X可以從結構層觀點而不同於習知的方法。也就是，習知的傳輸區域是成形以一種結構，在其中整個TAP捲帶是用銅或錫金屬層所成形的，其中所述金屬層是成形在整個傳輸區域上，傳輸區域的製程就是導致許多問題或缺陷產生的癥結。
同時，本發明有一種結構，其中一基膜是露出在傳輸區域的範圍內，即是，依據本發明之一存在區域，其中像是銅箔或錫箔層的金屬圖案並未形成，以大幅減少缺陷的產生。
現請參閱圖2b將詳細解說傳輸區域的形成結構。
請參見圖2b(a)，所述傳輸區域X包括一露出區域160，其中一基膜被露出，且一排傳動孔列個別以預定間距形成。至少一個或以上電鍍線路170可以以預定空間形成遠離所述之傳動孔列。即，一金屬鍍層圖案可以在所述傳動孔的週邊形成。在本示範實施例中，所述之”金屬鍍層圖案”被成形於所述電鍍線路170中的結構。
圖2b(b)繪示出一種結構171，其中所述傳動孔列被所述之”金屬鍍層圖案”所包覆。雖然圖示顯現的一種結構，在其中整個傳動孔列的週邊被均勻地為金屬鍍層圖案所包覆，本發明的本示範實施例不受限於如此的結構。然，形成僅有一個由金屬鍍層圖案所包覆的傳動孔列之結構在外觀上應屬可行。
即，依據本發明所述之”金屬鍍層圖案”係有關於一種概念，其中一”金屬鍍層圖案”被形成於傳動孔列的外部週邊上，並也涉及到圖案結構的其他概念，其中所述”金屬鍍層圖案”被形成鄰接至傳動孔列或從所述傳動孔列分散地被成形。
即，本示範實施例的要點是被成形在整個傳輸區域上的所述金屬層被選擇性地移除，且一露出區域被成形以曝露出整個基膜，除了所述”金屬鍍層圖案”之外，在傳輸期間被繞在輥軸上用以獲得所述基膜的機械強度。顯然，露出區域的圖案形成的改變是屬於本發明的主題。
在此時，鄰近的意義定義所述金屬鍍層圖案的至少一個預定表面或一個預定區域係為傳動孔列所接觸到。
圖2b(c)繪示出的範例，其中所述”金屬鍍層圖案”是由鄰近於傳動孔列之外部的電鍍線路170所形成。當然，如圖2b(d)所示，藉由移除所述傳輸區域的所有金屬層而在整個傳輸區域上形成一露出區域是可行的，經由調整基膜厚度去得到機械強度。
圖2c係為依據本發明之製作TAB捲帶的流程圖，本發明顯示出形成傳輸區域及金屬鍍層圖案之露出區域的流程。
用於TAB封裝之載體帶製造方法大體可以包括：形成一電路圖案，包含一排傳動孔列及在基膜上的輸入/輸出端圖案(第一步驟)；及成形在基膜邊緣所形成的傳輸區域的露出區域。
更明確的說，所述第一步驟可以包括一金屬層111的形成及在一基膜110上的一金屬鍍層112，其中所述金屬層或所述金屬鍍層被形成到達一藉由機械打孔製程S1以傳動孔列所形成的傳輸區域X(S1)。
接下來，一光阻113被塗佈在所述金屬層111及所述金屬鍍層112的上部表面，且曝光及顯影製程使用曝光光罩114以實施形成圖案(S2)。
特別的是，光在對應到傳輸區域所述之光阻113被阻擋，在光阻顯影的期間以移除光阻113的部分。當然，顯然應該與所述相反地是，所述曝光製程的實施在實例中是使用負光感應劑。
之後，所述金屬層及所述金屬鍍層112之蝕刻係使用光阻圖案作為蝕刻光罩，其中傳輸區域X的基膜110的表面被適當地曝光(S3)。特別的是，在形成對應到傳輸區域X的曝光圖案，整個光阻沒有被蝕刻所移除，但所需預定部分被形成以施行圖案化及被顯影，其中所述曝光區域及所述金屬鍍層圖案，例如在圖2b中171及172可以同時在蝕刻步驟期間於傳輸區域上形成。所述之金屬鍍層圖案的實施已透過圖2b解說。
在所述蝕刻製程後殘留的光阻113被移除以完成依據本發明之TAB捲帶(S4)。
即，本發明的優點係在於，當中所述基膜露出於所述之露出區域係藉由選擇性或整個地移除所述金屬層或包括TAB捲帶的傳輸區域之金屬鍍層圖案而被形成，因此顯著減少金屬異物的產生。
圖3係為依據本發明在製造過程中實際製作產品之傳輸區域的影像。
圖3(a)繪示一實際照片影像，習知TAB捲帶其中銅層或銅+錫層被形成在傳輸區域X1上，其中在右手側的照片顯示出關於傳動孔列異物的產生程度。
圖3(b)繪示出一種結構，其中露出區域被形成在傳輸區域X2上，且金屬鍍層圖案藉由電鍍線路而被形成，其中，藉由在右手側關於傳動孔列的放大照片來證實，能夠被確認的是，諸如錫或類似的金屬異物幾乎沒產生。
圖3(c)繪示出一種結構，其中露出區域被形成在傳輸區域X2上，且金屬鍍層圖案被成形接近於傳動孔列及鄰近環繞區域，其中，藉由在右手側關於傳動孔列的放大照片來證實，能夠被確認的是，諸如錫或類似的金屬異物幾乎也沒產生。
圖3(d)繪示出一種結構，其中傳輸區域X4的金屬層整個被移除，其中能夠被確認的是，諸如錫或類似的金屬異物幾乎沒產生。
本發明具有優點的功效在於，當驅動IC及晶片/驅動IC與面板於構裝工作時，沒有銅箔層或金屬層存在於藉由一驅動輥軸所產生摩擦之傳動孔列的部分，以排除諸如銅微粒異物的產生，因而提高產品的可靠度。
顯然對於所述領域具普通知識者在本發明中能夠有不同修改及變化但不脫離所述發明的精神與範圍。因此，本發明所提供涵蓋所述發明的修改及變化不脫離在附屬專利範圍及同等物的範圍內。
1．．．TAB封裝
10．．．半導體晶片
12．．．主動表面
14．．．輸入埠墊
14a．．．輸入埠墊
16．．．輸出埠墊
20．．．TAB捲帶
21．．．基膜
23．．．線路圖案
25．．．輸入端圖案
25a．．．輸入端圖案
27．．．輸出端圖案
29．．．傳動孔列
111．．．金屬層
112．．．金屬鍍層
113．．．光阻
114．．．曝露光罩
120．．．內部連線區域
130．．．輸出電路圖案
140．．．輸入電路圖案
150．．．傳動孔列
160．．．露出區域
170．．．電鍍線路
171．．．結構
172．．．電鍍線
圖1係繪示TAB捲帶封裝之概念圖示。
圖2a及圖2b係分別為TAB捲帶之構成圖示以及依據本發明包含有TAB捲帶之傳輸區域之放大圖示。
圖2c係為依據本發明製作TAB捲帶之流程圖。
圖3係為影像照片，說明圖1的TAB捲帶在傳輸區域中所產生的缺陷程度以及依據本發明之TAB捲帶在傳輸區域中所產生的缺陷程度。
110．．．基膜
120．．．內部連線區域
130．．．輸出電路圖案
140．．．輸入電路圖案
150．．．傳動孔
160．．．露出區域
170．．．電鍍線路
171．．．結構
172．．．電鍍線
X．．．傳輸區域

Claims (2)

  1. 一種捲帶式封裝之捲帶，係包含：一基膜，係具有一中央區域及位於該中央區域兩側之邊緣區域；一線路圖案形成於該基膜之該中央區域；一傳輸區域形成於該些邊緣區域並由該基膜暴露出；複數個傳動孔列位於該傳輸區域上；以及複數條金屬線路形成於該傳輸區域，其中該些金屬線路係形成於該些傳動孔列兩側的一對金屬線，且該些金屬線路沿著該些傳動孔列的延伸方向與該些傳動孔列具有一預定間隔。
  2. 如申請專利範圍第1項所述之捲帶式封裝之捲帶，其中形成該些金屬線路的金屬包含選自由銅、鎳、鈀、金、錫、銀及鈷所組成的群組之任何單一金屬，或二元合金或三元合金的金屬。
TW99104964A 2009-11-02 2010-02-22 用於捲帶式封裝之載體帶及其製造方法 TWI467708B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090105177A KR101457939B1 (ko) 2009-11-02 2009-11-02 탭 테이프 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201117330A TW201117330A (en) 2011-05-16
TWI467708B true TWI467708B (zh) 2015-01-01

Family

ID=43924186

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99104964A TWI467708B (zh) 2009-11-02 2010-02-22 用於捲帶式封裝之載體帶及其製造方法

Country Status (5)

Country Link
US (3) US8791370B2 (zh)
JP (2) JP5411019B2 (zh)
KR (1) KR101457939B1 (zh)
CN (2) CN102054792B (zh)
TW (1) TWI467708B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101457939B1 (ko) * 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
KR101259844B1 (ko) * 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
DE102011018342A1 (de) * 2011-04-20 2012-10-25 Heraeus Materials Technology Gmbh & Co. Kg Verfahren zur Herstellung einer bereichsweise beschichteten Trägerstruktur
JP6182928B2 (ja) 2013-03-27 2017-08-23 セイコーエプソン株式会社 半導体装置
JP6843676B2 (ja) * 2017-03-30 2021-03-17 日本発條株式会社 剤料供給方法及び対象構造体
KR102322539B1 (ko) * 2018-02-07 2021-11-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 장치
TWI744575B (zh) * 2018-05-11 2021-11-01 瑞鼎科技股份有限公司 應用於顯示器之驅動裝置的封裝結構
KR102662861B1 (ko) * 2018-07-13 2024-05-03 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
KR102597160B1 (ko) * 2018-07-13 2023-11-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
CN111429810B (zh) * 2019-01-09 2022-02-11 昆山工研院新型平板显示技术中心有限公司 可拉伸器件及可拉伸器件的制作方法
CN110210143A (zh) * 2019-06-05 2019-09-06 爱驰汽车有限公司 基于cms系统的端子图或线束布线图的显示方法、系统及装置
CN110519930A (zh) * 2019-08-27 2019-11-29 江苏上达电子有限公司 一种防止cof卷带生产中产生金属异物的方法
US11425820B1 (en) * 2021-02-19 2022-08-23 Synaptics Incorporated Technologies for mounting display driver integrated circuit chips on display panels

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300577B1 (en) * 1998-04-28 2001-10-09 Mitsubishi Denki & Kabushiki Kaisha Film carrier and method of burn-in testing
TW538486B (en) * 2001-03-29 2003-06-21 Mitsui Mining & Smelting Co Film carrier tape for mounting electronic parts and method of fabricating the same
CN1697592A (zh) * 2004-05-10 2005-11-16 三井金属矿业株式会社 印刷线路板,其生产方法和半导体器件
JP2008004855A (ja) * 2006-06-26 2008-01-10 Nitto Denko Corp Ｔａｂ用テープキャリア

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54143161U (zh) * 1978-03-27 1979-10-04
JPS54143161A (en) 1978-04-27 1979-11-08 Mitsubishi Electric Corp Stereoscopic image display device
US4899174A (en) * 1988-08-05 1990-02-06 Eastman Kodak Company Method of making LED array printhead with tab bonded wiring
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
JPH0529394A (ja) * 1991-07-19 1993-02-05 Hitachi Cable Ltd Ｔａｂ用テープキヤリアー
JPH0595025A (ja) * 1991-10-01 1993-04-16 Sharp Corp テープ・キヤリア・パツケージ用テープフイルム
JP3520186B2 (ja) * 1996-09-30 2004-04-19 東芝マイクロエレクトロニクス株式会社 フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
US6509630B1 (en) * 1999-03-11 2003-01-21 Seiko Epson Corporation Flexible interconnecting substrate, film, carrier, tape-shaped semiconductor device, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
JP3859451B2 (ja) * 2001-02-13 2006-12-20 三井金属鉱業株式会社 電子実装部品用フィルムキャリアテープの電気メッキ装置及び電気メッキ方法
KR100905328B1 (ko) * 2001-12-26 2009-07-02 엘지디스플레이 주식회사 칩 온 필름 및 그 제조방법
JP3750113B2 (ja) * 2002-03-25 2006-03-01 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ及びその製造方法
US20060155314A1 (en) * 2002-08-19 2006-07-13 Pappas John C Iii Pathogen resistant carbide surgical tools
JP3638276B2 (ja) 2002-12-24 2005-04-13 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
JP4178392B2 (ja) * 2003-03-18 2008-11-12 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
CN1809270A (zh) * 2004-09-29 2006-07-26 三井金属矿业株式会社 电子元件安装用的薄膜载体带及柔性基板
JP4117892B2 (ja) * 2004-09-29 2008-07-16 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ及びフレキシブル基板
JP2006269496A (ja) * 2005-03-22 2006-10-05 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板、および半導体装置
JP2007059627A (ja) 2005-08-24 2007-03-08 Nitto Denko Corp Ｔａｂ用テープキャリアの製造方法
JP4386929B2 (ja) * 2007-04-09 2009-12-16 日東電工株式会社 Ｔａｂ用テープキャリアの製造方法
JP2009238926A (ja) 2008-03-26 2009-10-15 Hitachi Cable Ltd Ｔａｂテープおよびその製造方法
CN101545602B (zh) 2008-03-28 2011-06-22 富士迈半导体精密工业（上海）有限公司 路灯系统
KR101457939B1 (ko) * 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300577B1 (en) * 1998-04-28 2001-10-09 Mitsubishi Denki & Kabushiki Kaisha Film carrier and method of burn-in testing
TW538486B (en) * 2001-03-29 2003-06-21 Mitsui Mining & Smelting Co Film carrier tape for mounting electronic parts and method of fabricating the same
CN1697592A (zh) * 2004-05-10 2005-11-16 三井金属矿业株式会社 印刷线路板,其生产方法和半导体器件
JP2008004855A (ja) * 2006-06-26 2008-01-10 Nitto Denko Corp Ｔａｂ用テープキャリア

Also Published As

Publication number Publication date
US9105631B2 (en) 2015-08-11
KR101457939B1 (ko) 2014-11-10
JP5411019B2 (ja) 2014-02-12
CN102054792A (zh) 2011-05-11
JP2011097000A (ja) 2011-05-12
US20150311176A1 (en) 2015-10-29
CN104900537B (zh) 2018-02-02
US20110100687A1 (en) 2011-05-05
US8791370B2 (en) 2014-07-29
US20140291004A1 (en) 2014-10-02
CN102054792B (zh) 2015-05-20
KR20110048399A (ko) 2011-05-11
CN104900537A (zh) 2015-09-09
JP2013243416A (ja) 2013-12-05
TW201117330A (en) 2011-05-16
JP5782079B2 (ja) 2015-09-24
US10020280B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
TWI467708B (zh) 用於捲帶式封裝之載體帶及其製造方法
US7969003B2 (en) Bump structure having a reinforcement member
KR100634238B1 (ko) 테이프 캐리어 패키지용 탭 테이프
US20090302468A1 (en) Printed circuit board comprising semiconductor chip and method of manufacturing the same
US20060252248A1 (en) Method for fabricating electrically connecting structure of circuit board
KR20050039230A (ko) 초박형 플립칩 패키지의 제조방법
JP2008172228A (ja) 半導体素子及び半導体素子のパッケージ
CN101404268A (zh) 半导体元件与凸块制作方法
US7595268B2 (en) Semiconductor package having re-distribution lines for supplying power and a method for manufacturing the same
JP2009135403A (ja) 半導体パッケージ用基板およびこれを有する半導体パッケージ
JP4936695B2 (ja) 半導体装置及びその製造方法
TW200408095A (en) Chip size semiconductor package structure
JP2008109138A (ja) 積層チップパッケージ及び該パッケージの製造方法
US20170287859A1 (en) Method of manufacturing semiconductor device
US7541273B2 (en) Method for forming bumps
JP2005150578A (ja) 半導体装置及びその製造方法
JP2021501459A (ja) 半導体パッケージングのための構造及び方法
JP5382889B2 (ja) パッケージ構造の製造方法
US20220165648A1 (en) Semiconductor package and method for manufacturing the same
TWI290814B (en) Method for repairing metal protection layers on electrical connecting pads of circuit boards
TWI538135B (zh) 具有導電薄膜的半導體結構及其製造方法
KR100608331B1 (ko) 멀티 칩 패키지
KR101331397B1 (ko) 탭 테이프 및 그 제조방법
JP2014216405A (ja) 固体撮像装置
TW200810045A (en) Semiconductor package substrate and method for manufacturing the same