JPH11177040A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11177040A JPH11177040A JP9336837A JP33683797A JPH11177040A JP H11177040 A JPH11177040 A JP H11177040A JP 9336837 A JP9336837 A JP 9336837A JP 33683797 A JP33683797 A JP 33683797A JP H11177040 A JPH11177040 A JP H11177040A
- Authority
- JP
- Japan
- Prior art keywords
- word
- terminal
- configuration
- dram
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Wire Bonding (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 ＴＡＢ実装を用いたメモリーモジュール等に
おいて、語構成の異なるＤＲＡＭが必要なモジュール毎
に専用のテープキャリヤ、プリント基板が必要といった
問題を解決することを目的とする。 【解決手段】 ｘ４やｘ８等の語構成を切り替えるボン
ディングオプション端子２ｊをパッケージの外部に導出
するように構成し、基板上にｘＮの語構成に対応した接
続端子部に近接してｘＮ／２の語構成に対応した接続端
子部を設けた半導体メモリー実装部５ａと前記ｘＮ／２
の語構成のみに対応した半導体メモリー実装部５ｂを併
せ持ち、実装位置により語構成が切り替え可能な構成と
している。この構成により、同一のテープキャリヤ、プ
リント基板を用いて容量や動作モードの異なるメモリー
モジュールを構成することができ、部品の共用化が可能
となる。
おいて、語構成の異なるＤＲＡＭが必要なモジュール毎
に専用のテープキャリヤ、プリント基板が必要といった
問題を解決することを目的とする。 【解決手段】 ｘ４やｘ８等の語構成を切り替えるボン
ディングオプション端子２ｊをパッケージの外部に導出
するように構成し、基板上にｘＮの語構成に対応した接
続端子部に近接してｘＮ／２の語構成に対応した接続端
子部を設けた半導体メモリー実装部５ａと前記ｘＮ／２
の語構成のみに対応した半導体メモリー実装部５ｂを併
せ持ち、実装位置により語構成が切り替え可能な構成と
している。この構成により、同一のテープキャリヤ、プ
リント基板を用いて容量や動作モードの異なるメモリー
モジュールを構成することができ、部品の共用化が可能
となる。
Description
【０００１】
【発明の属する技術分野】本発明は、テープキャリヤを
用いてＤＲＡＭやフラッシュメモリー等の半導体チップ
を実装したメモリーモジュール、マルチチップモジュー
ル等の半導体装置に関するものである。
用いてＤＲＡＭやフラッシュメモリー等の半導体チップ
を実装したメモリーモジュール、マルチチップモジュー
ル等の半導体装置に関するものである。
【０００２】
【従来の技術】近年、パソコンや携帯情報機器向けのメ
モリーモジュールやＰＣカードの大容量化への要求の高
まりに対応して、ＤＲＡＭやフラッシュメモリー等の半
導体チップをテープキャリヤを用いて実装することによ
って小型大容量を実現したＴＡＢ実装方式のメモリーモ
ジュールやＰＣカードが実用化されている。
モリーモジュールやＰＣカードの大容量化への要求の高
まりに対応して、ＤＲＡＭやフラッシュメモリー等の半
導体チップをテープキャリヤを用いて実装することによ
って小型大容量を実現したＴＡＢ実装方式のメモリーモ
ジュールやＰＣカードが実用化されている。
【０００３】以下に従来のＴＡＢ実装方式によるメモリ
ーモジュールでのＤＲＡＭチップの実装構造について説
明する。
ーモジュールでのＤＲＡＭチップの実装構造について説
明する。
【０００４】図４（ａ）はｘ８の語構成のＤＲＡＭ１チ
ップ分の端子構造の概略図である。従来の端子構造にお
いては、ＤＲＡＭチップ１の各電極に接続されたリード
はベースフィルム６を介して外部に導出される。ここで
２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈはｘ
８の語構成に対応したデータ端子であり、２ｊはｘ８，
ｘ４を切り替えるボンディングオプション端子で本例で
はオープン時がｘ８構成となる。また２ｍは電源又はＧ
ＮＤ端子で、通常ｘ４構成にする場合に２ｊ端子を接続
すべき端子である。２ｋはその他アドレス等の端子を表
す。
ップ分の端子構造の概略図である。従来の端子構造にお
いては、ＤＲＡＭチップ１の各電極に接続されたリード
はベースフィルム６を介して外部に導出される。ここで
２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈはｘ
８の語構成に対応したデータ端子であり、２ｊはｘ８，
ｘ４を切り替えるボンディングオプション端子で本例で
はオープン時がｘ８構成となる。また２ｍは電源又はＧ
ＮＤ端子で、通常ｘ４構成にする場合に２ｊ端子を接続
すべき端子である。２ｋはその他アドレス等の端子を表
す。
【０００５】図５は図４（ａ）のｘ８の語構成のＤＲＡ
Ｍを基板に実装した図であり、基板上の実装部５ｃには
ＤＲＡＭのデータ端子２ａ，２ｂ，２ｃ，２ｄ，２ｅ，
２ｆ，２ｇ，２ｈに１対１に対応したランド３ａ，３
ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈ及び電源又は
ＧＮＤ端子２ｍ、その他端子２ｋに対応したランド３
ｍ，３ｋが設けられている。
Ｍを基板に実装した図であり、基板上の実装部５ｃには
ＤＲＡＭのデータ端子２ａ，２ｂ，２ｃ，２ｄ，２ｅ，
２ｆ，２ｇ，２ｈに１対１に対応したランド３ａ，３
ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈ及び電源又は
ＧＮＤ端子２ｍ、その他端子２ｋに対応したランド３
ｍ，３ｋが設けられている。
【０００６】図４（ｂ）はｘ４の語構成のＤＲＡＭ１チ
ップ分の端子構造の概略図である。ここでｘ８，ｘ４を
切り替えるボンディングオプション端子２ｊは、ｘ４構
成にする場合に接続すべき電源又はＧＮＤ端子２ｍにベ
ースフィルム６上で接続されており、外部には導出され
ない。またｘ４構成に対応したデータ端子２ａ，２ｃ，
２ｆ，２ｈのみが外部に導出され、２ｂ，２ｄ，２ｅ，
２ｇはオープン端子となる。
ップ分の端子構造の概略図である。ここでｘ８，ｘ４を
切り替えるボンディングオプション端子２ｊは、ｘ４構
成にする場合に接続すべき電源又はＧＮＤ端子２ｍにベ
ースフィルム６上で接続されており、外部には導出され
ない。またｘ４構成に対応したデータ端子２ａ，２ｃ，
２ｆ，２ｈのみが外部に導出され、２ｂ，２ｄ，２ｅ，
２ｇはオープン端子となる。
【０００７】図６は図４（ｂ）のｘ４の語構成のＤＲＡ
Ｍを基板に実装した図であり、基板上の実装部５ｄには
ＤＲＡＭのデータ端子２ａ，２ｃ，２ｆ，２ｈに１対１
に対応したランド３ａ，３ｃ，３ｆ，３ｈ及び電源又は
ＧＮＤ端子２ｍ、その他端子２ｋに対応したランド３
ｍ，３ｋが設けられており、かつ本実装部５ｄが２箇所
で図５の場合のｘ８の語構成とデータ構成上同等とな
る。
Ｍを基板に実装した図であり、基板上の実装部５ｄには
ＤＲＡＭのデータ端子２ａ，２ｃ，２ｆ，２ｈに１対１
に対応したランド３ａ，３ｃ，３ｆ，３ｈ及び電源又は
ＧＮＤ端子２ｍ、その他端子２ｋに対応したランド３
ｍ，３ｋが設けられており、かつ本実装部５ｄが２箇所
で図５の場合のｘ８の語構成とデータ構成上同等とな
る。
【０００８】
【発明が解決しようとする課題】上記従来のＤＲＡＭ実
装部の構成では、ＤＲＡＭ単品が異なる語構成を必要と
される容量の異なるメモリーモジュールを作る場合、テ
ープキャリヤやプリント基板の配線を作り替える必要が
あり、部品の共用化が出来ないと言う問題があった。
装部の構成では、ＤＲＡＭ単品が異なる語構成を必要と
される容量の異なるメモリーモジュールを作る場合、テ
ープキャリヤやプリント基板の配線を作り替える必要が
あり、部品の共用化が出来ないと言う問題があった。
【０００９】本発明は上記従来の課題を解決するもの
で、同一のテープキャリヤやプリント基板を用いてＤＲ
ＡＭ単品が異なる語構成を必要とされる、容量の異なる
メモリーモジュールを作ることができる半導体装置を提
供するものである。
で、同一のテープキャリヤやプリント基板を用いてＤＲ
ＡＭ単品が異なる語構成を必要とされる、容量の異なる
メモリーモジュールを作ることができる半導体装置を提
供するものである。
【００１０】
【課題を解決するための手段】上記従来の課題を解決す
るために本発明のＤＲＡＭ実装部は、半導体メモリーの
ｘＮの語構成を切り替えるボンディングオプション端子
をパッケージの外部に導出するように構成し、基板上に
ｘＮの語構成に対応した接続端子部に近接してｘＮ／２
の語構成に対応した接続端子部を設けた半導体メモリー
実装部と前記ｘＮ／２の語構成のみに対応した半導体メ
モリー実装部を併せ持つ構成としている。
るために本発明のＤＲＡＭ実装部は、半導体メモリーの
ｘＮの語構成を切り替えるボンディングオプション端子
をパッケージの外部に導出するように構成し、基板上に
ｘＮの語構成に対応した接続端子部に近接してｘＮ／２
の語構成に対応した接続端子部を設けた半導体メモリー
実装部と前記ｘＮ／２の語構成のみに対応した半導体メ
モリー実装部を併せ持つ構成としている。
【００１１】この本発明の構成により、ＤＲＡＭ単品が
異なる語構成を必要とされる容量の異なるメモリーモジ
ュールを作る場合でも、同一のテープキャリヤやプリン
ト基板を用いることが可能であり、従ってテープキャリ
ヤやプリント基板を作りなおす必要が無く部品の共用化
が可能となる。
異なる語構成を必要とされる容量の異なるメモリーモジ
ュールを作る場合でも、同一のテープキャリヤやプリン
ト基板を用いることが可能であり、従ってテープキャリ
ヤやプリント基板を作りなおす必要が無く部品の共用化
が可能となる。
【００１２】
【発明の実施の形態】本発明の請求項１に記載の発明
は、半導体メモリーのｘＮの語構成を切り替えるボンデ
ィングオプション端子をパッケージの外部に導出するよ
うに構成したものであり、ボンディングオプション端子
が接続されるランドを実装時にコントロールすることに
より、同一のテープキャリヤでｘ４やｘ８等の語構成に
対応することができ、従って部品の共用化が可能となる
という作用を有する。
は、半導体メモリーのｘＮの語構成を切り替えるボンデ
ィングオプション端子をパッケージの外部に導出するよ
うに構成したものであり、ボンディングオプション端子
が接続されるランドを実装時にコントロールすることに
より、同一のテープキャリヤでｘ４やｘ８等の語構成に
対応することができ、従って部品の共用化が可能となる
という作用を有する。
【００１３】請求項２に記載の発明は、ｘＮの語構成に
対応した接続端子部に近接してｘＮ／２の語構成に対応
した接続端子部を設けた半導体メモリー実装部と前記ｘ
Ｎ／２の語構成のみに対応した半導体メモリー実装部を
併せ持つ構成にしたものであり、ｘＮの語構成のＤＲＡ
Ｍを実装する場合はｘＮの語構成に対応した接続端子部
のみに、ｘＮ／２の語構成のＤＲＡＭを実装する場合は
ｘＮの語構成に対応した接続端子部に近接したｘＮ／２
対応の接続端子部と、ｘＮ／２の語構成のみに対応した
接続端子部の両方に実装することにより、異なる語構成
のＤＲＡＭを実装する必要のある、メモリー容量の異な
るメモリーモジュールを作る場合においても同一のプリ
ント基板を用いることができ、従って部品の共用化が可
能となるという作用を有する。
対応した接続端子部に近接してｘＮ／２の語構成に対応
した接続端子部を設けた半導体メモリー実装部と前記ｘ
Ｎ／２の語構成のみに対応した半導体メモリー実装部を
併せ持つ構成にしたものであり、ｘＮの語構成のＤＲＡ
Ｍを実装する場合はｘＮの語構成に対応した接続端子部
のみに、ｘＮ／２の語構成のＤＲＡＭを実装する場合は
ｘＮの語構成に対応した接続端子部に近接したｘＮ／２
対応の接続端子部と、ｘＮ／２の語構成のみに対応した
接続端子部の両方に実装することにより、異なる語構成
のＤＲＡＭを実装する必要のある、メモリー容量の異な
るメモリーモジュールを作る場合においても同一のプリ
ント基板を用いることができ、従って部品の共用化が可
能となるという作用を有する。
【００１４】請求項３に記載の発明は、ｘＮ／２の語構
成に対応した接続端子部がｘＮの語構成に対応した接続
端子部の端子間に設けられている構成のもので、実装位
置を少しずらすだけでｘＮ，ｘＮ／２の語構成の切り替
えに対応できるという作用を有する。
成に対応した接続端子部がｘＮの語構成に対応した接続
端子部の端子間に設けられている構成のもので、実装位
置を少しずらすだけでｘＮ，ｘＮ／２の語構成の切り替
えに対応できるという作用を有する。
【００１５】以下、本発明の実施の形態について図を用
いて説明する。図１は本発明の第１の実施の形態である
ｘ４，ｘ８の語構成がボンディングオプションにより切
り替え可能なＤＲＡＭチップをテープキャリヤへ実装し
た状態の平面図である。
いて説明する。図１は本発明の第１の実施の形態である
ｘ４，ｘ８の語構成がボンディングオプションにより切
り替え可能なＤＲＡＭチップをテープキャリヤへ実装し
た状態の平面図である。
【００１６】図においては１はＤＲＡＭチップ、２ａ，
２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈはｘ８の語
構成に対応したデータ端子８本、２ｊはｘ４，ｘ８の語
構成を切り替える端子であり、例えばオープン時はｘ
４，ＶＣＣ電源接続時はｘ８といった機能を持つ。ここ
で、ｘ４を選択した場合は、例えば２ａ，２ｃ，２ｆ，
２ｈがｘ４の語構成に対応したデータ端子、２ｂ，２
ｄ，２ｅ，２ｇはオープン端子となる。２ｍはＶＣＣ電
源端子、２ｋはその他アドレス等の端子を表す。６はテ
ープキャリヤのベースフィルムである。
２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈはｘ８の語
構成に対応したデータ端子８本、２ｊはｘ４，ｘ８の語
構成を切り替える端子であり、例えばオープン時はｘ
４，ＶＣＣ電源接続時はｘ８といった機能を持つ。ここ
で、ｘ４を選択した場合は、例えば２ａ，２ｃ，２ｆ，
２ｈがｘ４の語構成に対応したデータ端子、２ｂ，２
ｄ，２ｅ，２ｇはオープン端子となる。２ｍはＶＣＣ電
源端子、２ｋはその他アドレス等の端子を表す。６はテ
ープキャリヤのベースフィルムである。
【００１７】図２（ａ）はｘ４，ｘ８の語構成がボンデ
ィングオプションにより切り替え可能な図１の構成のＤ
ＲＡＭをｘ８の語構成となるように、図２（ｂ）はｘ４
の語構成となるようにプリント基板上に実装した状態の
平面図である。
ィングオプションにより切り替え可能な図１の構成のＤ
ＲＡＭをｘ８の語構成となるように、図２（ｂ）はｘ４
の語構成となるようにプリント基板上に実装した状態の
平面図である。
【００１８】図２において５ａはｘ８，ｘ４両方の語構
成に対応したＤＲＡＭ実装部、５ｂはｘ４のみの語構成
に対応したＤＲＡＭ実装部であり、５ａ部において３
ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈはｘ８
に対応したデータ端子ランド、３ｊはボンディングオプ
ション端子ランドで、本実施の形態ではオープンラン
ド、３ｍはＶＣＣ電源端子ランド、３ｋはアドレス等の
端子ランドである。また３ａ’，３ｃ’，３ｆ’，３
ｈ’はｘ４構成時のデータ端子ランド、４は不要になる
データ４本用のオープンランド、３ｊ’はｘ４時にボン
ディングオプション端子を接続する端子で、本実施の形
態ではＶＣＣ電源ランドであり、以上のｘ４用の各ラン
ドはｘ８用のランドの間に設ける構成としている。
成に対応したＤＲＡＭ実装部、５ｂはｘ４のみの語構成
に対応したＤＲＡＭ実装部であり、５ａ部において３
ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈはｘ８
に対応したデータ端子ランド、３ｊはボンディングオプ
ション端子ランドで、本実施の形態ではオープンラン
ド、３ｍはＶＣＣ電源端子ランド、３ｋはアドレス等の
端子ランドである。また３ａ’，３ｃ’，３ｆ’，３
ｈ’はｘ４構成時のデータ端子ランド、４は不要になる
データ４本用のオープンランド、３ｊ’はｘ４時にボン
ディングオプション端子を接続する端子で、本実施の形
態ではＶＣＣ電源ランドであり、以上のｘ４用の各ラン
ドはｘ８用のランドの間に設ける構成としている。
【００１９】ここで３ａと３ａ’、３ｃと３ｃ’、３ｆ
と３ｆ’、３ｈと３ｈ’はプリント基板上で結線されて
おり、電気的に同一ランドである。５ｂ部においては３
ｂ，３ｄ，３ｅ，３ｇはｘ４構成に対応したデータ端子
ランド、４は不要になるデータ４本用のオープンラン
ド、３ｊ’はｘ４時にボンディングオプション端子を接
続する端子で、本実施の形態ではＶＣＣ電源ランド、３
ｍはＶＣＣ電源端子ランド、３ｋはアドレス等の端子ラ
ンドである。
と３ｆ’、３ｈと３ｈ’はプリント基板上で結線されて
おり、電気的に同一ランドである。５ｂ部においては３
ｂ，３ｄ，３ｅ，３ｇはｘ４構成に対応したデータ端子
ランド、４は不要になるデータ４本用のオープンラン
ド、３ｊ’はｘ４時にボンディングオプション端子を接
続する端子で、本実施の形態ではＶＣＣ電源ランド、３
ｍはＶＣＣ電源端子ランド、３ｋはアドレス等の端子ラ
ンドである。
【００２０】尚、５ｂ部のデータ端子ランド３ｂ，３
ｄ，３ｅ，３ｇは５ａ部のデータ端子ランド３ｂ，３
ｄ，３ｅ，３ｇとそれぞれプリント基板上で結線されて
おり、電気的には同一のランドである。
ｄ，３ｅ，３ｇは５ａ部のデータ端子ランド３ｂ，３
ｄ，３ｅ，３ｇとそれぞれプリント基板上で結線されて
おり、電気的には同一のランドである。
【００２１】以下、本実施の形態の動作について説明す
る。図２（ａ）において、５ａ部に実装されたＤＲＡＭ
のｘ４，ｘ８の切り替え端子２ｊはオープンランド３ｊ
に接続されており、従ってＤＲＡＭはｘ８動作となりデ
ータ端子は３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３
ｇ，３ｈとなる。この時、５ｂ部にはＤＲＡＭは実装し
ないため５ｂ部の３ｂ，３ｄ，３ｅ，３ｇ端子とのデー
タの衝突は発生しない。
る。図２（ａ）において、５ａ部に実装されたＤＲＡＭ
のｘ４，ｘ８の切り替え端子２ｊはオープンランド３ｊ
に接続されており、従ってＤＲＡＭはｘ８動作となりデ
ータ端子は３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３
ｇ，３ｈとなる。この時、５ｂ部にはＤＲＡＭは実装し
ないため５ｂ部の３ｂ，３ｄ，３ｅ，３ｇ端子とのデー
タの衝突は発生しない。
【００２２】図２（ｂ）において、ｘ４用端子部に対応
して少しずらして５ａ部に実装されたＤＲＡＭのｘ４，
ｘ８の切り替え端子２ｊはＶＣＣ電源につながれた３
ｊ’に接続されており、従ってＤＲＡＭはｘ４動作とな
りデータ端子は３ａ’，３ｃ’，３ｆ’，３ｈ’とな
る。
して少しずらして５ａ部に実装されたＤＲＡＭのｘ４，
ｘ８の切り替え端子２ｊはＶＣＣ電源につながれた３
ｊ’に接続されており、従ってＤＲＡＭはｘ４動作とな
りデータ端子は３ａ’，３ｃ’，３ｆ’，３ｈ’とな
る。
【００２３】ここで３ａ’，３ｃ’，３ｆ’，３ｈ’は
プリント基板上でそれぞれ３ａ，３ｃ，３ｆ，３ｈに結
線されているため、電気的には５ａ部のデータ端子は３
ａ，３ｃ，３ｆ，３ｈとなる。この時ｘ４構成に対応し
たデータ端子ランドを持つ５ｂ部にもＤＲＡＭを実装す
れば、５ｂ部のデータ端子ランド３ｂ，３ｄ，３ｅ，３
ｇは５ａ部のデータ端子ランド３ｂ，３ｄ，３ｅ，３ｇ
とプリント基板上で結線されているため、データ端子は
３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈの８
本そろうことになり、結果的にＤＲＡＭの搭載個数が２
倍で語構成が同一のメモリーモジュールを同一のプリン
ト基板で作ることが可能である。
プリント基板上でそれぞれ３ａ，３ｃ，３ｆ，３ｈに結
線されているため、電気的には５ａ部のデータ端子は３
ａ，３ｃ，３ｆ，３ｈとなる。この時ｘ４構成に対応し
たデータ端子ランドを持つ５ｂ部にもＤＲＡＭを実装す
れば、５ｂ部のデータ端子ランド３ｂ，３ｄ，３ｅ，３
ｇは５ａ部のデータ端子ランド３ｂ，３ｄ，３ｅ，３ｇ
とプリント基板上で結線されているため、データ端子は
３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈの８
本そろうことになり、結果的にＤＲＡＭの搭載個数が２
倍で語構成が同一のメモリーモジュールを同一のプリン
ト基板で作ることが可能である。
【００２４】一例をあげると、ＤＲＡＭ実装部５ａ，５
ｂを８組有するプリント基板にｘ８構成の６４Ｍｂｉｔ
ＤＲＡＭを５ａ部のみに８個実装するとｘ６４ｂｉｔｘ
１バンク構成の６４Ｍバイトのメモリーモジュールが
でき、ｘ４構成の６４ＭｂｉｔＤＲＡＭを５ａ部、及び
５ｂ部それぞれに８個ずつ計１６個実装するとｘ６４ｂ
ｉｔｘ １バンク構成の１２８Ｍバイトのメモリーモジ
ュールを構成することができる。
ｂを８組有するプリント基板にｘ８構成の６４Ｍｂｉｔ
ＤＲＡＭを５ａ部のみに８個実装するとｘ６４ｂｉｔｘ
１バンク構成の６４Ｍバイトのメモリーモジュールが
でき、ｘ４構成の６４ＭｂｉｔＤＲＡＭを５ａ部、及び
５ｂ部それぞれに８個ずつ計１６個実装するとｘ６４ｂ
ｉｔｘ １バンク構成の１２８Ｍバイトのメモリーモジ
ュールを構成することができる。
【００２５】なお、以上の説明では、ボンディングオプ
ション端子がｘ４，ｘ８の語構成切り替え端子の場合を
述べたが、ＥＤＯとファストページモード及びリフレッ
シュレート等の動作モードの切り替え端子に適用すれ
ば、容量は同一で動作モードの異なるメモリーモジュー
ルを同一テープキャリヤ、プリント基板で構成すること
も同様に実施可能である。
ション端子がｘ４，ｘ８の語構成切り替え端子の場合を
述べたが、ＥＤＯとファストページモード及びリフレッ
シュレート等の動作モードの切り替え端子に適用すれ
ば、容量は同一で動作モードの異なるメモリーモジュー
ルを同一テープキャリヤ、プリント基板で構成すること
も同様に実施可能である。
【００２６】また、テープキャリヤを用いずその他のパ
ッケージング手法を用いてメモリーを実装した場合でも
同様に実施可能なことは明らかである。
ッケージング手法を用いてメモリーを実装した場合でも
同様に実施可能なことは明らかである。
【００２７】
【発明の効果】以上のように本発明によれば、テープキ
ャリヤを用いてＤＲＡＭやフラッシュメモリー等の半導
体チップを実装したメモリーモジュール、マルチチップ
モジュール等の半導体装置において、同一のテープキャ
リヤ、プリント基板を用いて容量や動作モードの異なる
メモリーモジュールを構成することができ、部品の共用
化が可能となるという有利な効果が得られる。
ャリヤを用いてＤＲＡＭやフラッシュメモリー等の半導
体チップを実装したメモリーモジュール、マルチチップ
モジュール等の半導体装置において、同一のテープキャ
リヤ、プリント基板を用いて容量や動作モードの異なる
メモリーモジュールを構成することができ、部品の共用
化が可能となるという有利な効果が得られる。
【図１】本発明の一実施形態によるＤＲＡＭ実装部の平
面図
面図
【図２】同実施の形態におけるプリント基板上に実装し
た状態の平面図
た状態の平面図
【図３】同実施の形態におけるプリント基板上に実装し
た状態の平面図
た状態の平面図
【図４】従来のＴＡＢ実装方式によるＤＲＡＭ実装部の
平面図
平面図
【図５】従来例におけるプリント基板上に実装した状態
の平面図
の平面図
【図６】従来例におけるプリント基板上に実装した状態
の平面図
の平面図
１ メモリー半導体チップ ２ａ〜２ｈ メモリーのデータ端子 ２ｊ ｘ４，ｘ８等の語構成切り替えボンディングオプ
ション端子 ２ｍ メモリーのＶＣＣ電源端子 ２ｋ メモリーのアドレス等の端子 ３ａ〜３ｈ プリント基板のｘ８構成用データ端子ラン
ド ３ａ’，３ｃ’，３ｆ’，３ｈ’ プリント基板のｘ４
構成用データ端子ランド ３ｊ，３ｊ’ プリント基板のボンディングオプション
端子ランド ３ｍ プリント基板のＶＣＣ電源端子ランド ３ｋ プリント基板のアドレス等の端子ランド ４ プリント基板のオープン端子ランド ５ａ ｘ４，ｘ８共用ＤＲＡＭ実装部 ５ｂ，５ｄ ｘ４専用ＤＲＡＭ実装部 ５ｃ ｘ８専用ＤＲＡＭ実装部 ６ テープキャリヤのベースフィルム
ション端子 ２ｍ メモリーのＶＣＣ電源端子 ２ｋ メモリーのアドレス等の端子 ３ａ〜３ｈ プリント基板のｘ８構成用データ端子ラン
ド ３ａ’，３ｃ’，３ｆ’，３ｈ’ プリント基板のｘ４
構成用データ端子ランド ３ｊ，３ｊ’ プリント基板のボンディングオプション
端子ランド ３ｍ プリント基板のＶＣＣ電源端子ランド ３ｋ プリント基板のアドレス等の端子ランド ４ プリント基板のオープン端子ランド ５ａ ｘ４，ｘ８共用ＤＲＡＭ実装部 ５ｂ，５ｄ ｘ４専用ＤＲＡＭ実装部 ５ｃ ｘ８専用ＤＲＡＭ実装部 ６ テープキャリヤのベースフィルム
Claims (3)
- 【請求項１】 半導体メモリーのｘＮの語構成を切り替
えるボンディングオプション端子をパッケージの外部に
導出するように構成した半導体装置。 - 【請求項２】 ｘＮの語構成に対応した接続端子部に近
接してｘＮ／２の語構成に対応した接続端子部を設けた
半導体メモリー実装部と前記ｘＮ／２の語構成のみに対
応した半導体メモリー実装部を併せ持つ半導体装置。 - 【請求項３】 ｘＮ／２の語構成に対応した接続端子部
がｘＮの語構成に対応した接続端子部の端子間に設けら
れていることを特徴とする請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9336837A JPH11177040A (ja) | 1997-12-08 | 1997-12-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9336837A JPH11177040A (ja) | 1997-12-08 | 1997-12-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177040A true JPH11177040A (ja) | 1999-07-02 |
Family
ID=18303127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9336837A Pending JPH11177040A (ja) | 1997-12-08 | 1997-12-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177040A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065673A (ja) * | 2011-09-16 | 2013-04-11 | Renesas Electronics Corp | 半導体装置 |
| JP2014192298A (ja) * | 2013-03-27 | 2014-10-06 | Seiko Epson Corp | 半導体装置 |
| US8975528B2 (en) | 2011-09-27 | 2015-03-10 | Renesas Electronics Corporation | Electronic device, wiring substrate, and method for manufacturing electronic device |
| US9224432B2 (en) | 2013-02-04 | 2015-12-29 | Samsung Electronics Co., Ltd. | Semiconductor package |
-
1997
- 1997-12-08 JP JP9336837A patent/JPH11177040A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065673A (ja) * | 2011-09-16 | 2013-04-11 | Renesas Electronics Corp | 半導体装置 |
| US8975528B2 (en) | 2011-09-27 | 2015-03-10 | Renesas Electronics Corporation | Electronic device, wiring substrate, and method for manufacturing electronic device |
| US9224432B2 (en) | 2013-02-04 | 2015-12-29 | Samsung Electronics Co., Ltd. | Semiconductor package |
| JP2014192298A (ja) * | 2013-03-27 | 2014-10-06 | Seiko Epson Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0713609B1 (en) | Stack of ic chips as substitute for single ic chip | |
| JP3718008B2 (ja) | メモリモジュールおよびその製造方法 | |
| US7830692B2 (en) | Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory | |
| EP1154434B1 (en) | Method for fabricating a semiconductor device | |
| US6768660B2 (en) | Multi-chip memory devices and modules including independent control of memory chips | |
| JPS6033311B2 (ja) | 垂直半導体集積回路チツプ・パツケ−ジ | |
| JPH08167703A (ja) | 半導体装置及びその製造方法、ならびにメモリコアチップ及びメモリ周辺回路チップ | |
| US5345412A (en) | Memory IC and memory device capable of expansion of storage capacity | |
| US6818983B2 (en) | Semiconductor memory chip and semiconductor memory device using the same | |
| JPH1187640A (ja) | 半導体装置および電子装置 | |
| JPH11177040A (ja) | 半導体装置 | |
| JP2003059262A (ja) | 半導体装置 | |
| KR20020016361A (ko) | 프로그램 가능한 로직 디바이스와 ｓＴＳＯＰ를 구비하는메모리 모듈 | |
| US6826067B2 (en) | Double capacity stacked memory and fabrication method thereof | |
| JPH1097463A (ja) | セレクトバス機能付き積層型半導体装置 | |
| JP6185995B2 (ja) | 共通サポートシステム及び超小型電子アセンブリ | |
| JPS60240140A (ja) | チップへの信号供給方法 | |
| JPS61217994A (ja) | 半導体記憶装置 | |
| JP2005332407A (ja) | 半導体メモリ装置の改善されたミラーモード動作システム及びその装置、並びにその方法 | |
| JPH10256474A (ja) | 高容量メモリモジュール | |
| KR200195300Y1 (ko) | 고체상태의 디스크모듈 | |
| JP2006156814A (ja) | マルチチップパッケージ半導体装置 | |
| JPH10340991A (ja) | プリント配線板及び半導体チップの実装方法 | |
| JPH09114953A (ja) | メモリカード | |
| JPH04312965A (ja) | メモリｉｃ |