JP2005129845A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2005129845A
JP2005129845A JP2003366079A JP2003366079A JP2005129845A JP 2005129845 A JP2005129845 A JP 2005129845A JP 2003366079 A JP2003366079 A JP 2003366079A JP 2003366079 A JP2003366079 A JP 2003366079A JP 2005129845 A JP2005129845 A JP 2005129845A
Authority
JP
Japan
Prior art keywords
semiconductor device
spacer
interposer
wiring pattern
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003366079A
Other languages
English (en)
Other versions
JP3844079B2 (ja
Inventor
Hideo Miyasaka
英男 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003366079A priority Critical patent/JP3844079B2/ja
Priority to US10/973,826 priority patent/US7235874B2/en
Publication of JP2005129845A publication Critical patent/JP2005129845A/ja
Application granted granted Critical
Publication of JP3844079B2 publication Critical patent/JP3844079B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 本発明の目的は、配線パターンの断線を防止することにある。
【解決手段】 半導体装置は、相互に反対を向く第１及び第２の面２２，２４を有して第１の面２２に配線パターン２６が形成されてなるインターポーザ２０と、インターポーザ２０の第１の面２２に搭載されて配線パターン２６と電気的に接続された電極１２を有する半導体チップ１０と、を有する。インターポーザ２０は、第２の面２４の半導体チップ１０とのオーバーラップ領域内に形成されてなるスペーサ３４と、第２の面２４の半導体チップ１０とのオーバーラップ領域外に形成されてなるランド３２と、を有する。スペーサ３４は、配線パターン２６と電気的に接続されないように形成されている。ランド３２は、配線パターン２６と電気的に接続されてなる。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
半導体装置のパッケージとして知られるＢＧＡ（Ball Grid Array）では、インターポーザに多数のハンダボールが設けられる。ハンダボールを設けるために、インターポーザにはランドが形成されている。ＢＧＡの一形態として、ＦＡＮ−ＯＵＴ型では、半導体チップとオーバーラップする領域には、ハンダボールを設けずに、その外側にのみハンダボールを設ける。この形態では、半導体チップとオーバーラップする領域にはランドが設けられず、その外側にのみランドが設けられる。したがって、インターポーザに半導体チップを搭載するときに、半導体チップの下方においてインターポーザが支持されないので、インターポーザが撓むことがあった。インターポーザの撓みが大きいと、配線パターンが断線する可能性があるのでこれを防止することが要求されている。
特開２０００−２２３４０号公報
本発明の目的は、配線パターンの断線を防止することにある。
（１）本発明に係る半導体装置は、相互に反対を向く第１及び第２の面を有し、前記第１の面に配線パターンが形成されてなるインターポーザと、
前記インターポーザの前記第１の面に搭載され、前記配線パターンと電気的に接続された電極を有する半導体チップと、
を有し、
前記インターポーザは、前記第２の面の前記半導体チップとのオーバーラップ領域内に形成されてなるスペーサと、前記第２の面の前記半導体チップとのオーバーラップ領域外に形成されてなるランドと、を有し、
前記スペーサは、前記配線パターンと電気的に接続されないように形成され、
前記ランドは、前記配線パターンと電気的に接続されてなる。本発明によれば、インターポーザの第２の面には、半導体チップとのオーバーラップ領域内にスペーサが形成されているので、スペーサによってインターポーザが支持される。そのため、インターポーザが撓みにくいので、配線パターンの断線を防止することができる。
（２）この半導体装置において、
前記半導体チップは、前記電極が前記配線パターンと対向するように、前記インターポーザにフェースダウンボンディングされ、
前記スペーサは、前記電極とオーバーラップするように形成されていてもよい。
（３）この半導体装置において、
前記半導体チップは、複数の前記電極を有し、
前記スペーサは、全ての前記電極とオーバーラップする部分が連続するように形成されていてもよい。
（４）この半導体装置において、
前記スペーサは、全ての前記電極を囲む領域全体が隙間なくオーバーラップするように形成されたベタパターンであってもよい。
（５）この半導体装置において、
前記スペーサは、全ての前記電極を囲む領域全体がオーバーラップするように形成され、かつ、メッシュ状に形成されていてもよい。
（６）この半導体装置において、
前記スペーサは、複数の部分に分割されていてもよい。
（７）この半導体装置において、
前記インターポーザは、前記第２の面に、少なくとも前記ランドの一部を露出させる開口を有するように形成された樹脂層をさらに有してもよい。
（８）この半導体装置において、
前記樹脂層は、前記スペーサの少なくとも一部を露出させる開口をさらに有するように形成されていてもよい。
（９）この半導体装置において、
前記樹脂層は、前記スペーサを完全に覆うように形成されていてもよい。
（１０）この半導体装置において、
前記スペーサ及び前記ランドは、同じ材料で形成されていてもよい。
（１１）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（１２）本発明に係る電子機器は、上記半導体装置を有する。
（１３）本発明に係る半導体装置の製造方法は、相互に反対を向く第１及び第２の面を有して前記第１の面に配線パターンが形成されてなるインターポーザを、前記第２の面を下にして台に載せること、及び、
前記インターポーザの前記第１の面に、電極を有する半導体チップを、前記電極が前記配線パターンと対向するようにフェースダウンボンディングすること、
を含み、
前記インターポーザは、前記第２の面の前記半導体チップとのオーバーラップ領域内に形成されてなるスペーサと、前記第２の面の前記半導体チップとのオーバーラップ領域外に形成されてなるランドと、を有し、
前記スペーサは、前記配線パターンと電気的に接続されないように形成され、
前記ランドは、前記配線パターンと電気的に接続されてなる。本発明によれば、インターポーザの第２の面には、半導体チップとのオーバーラップ領域内にスペーサが形成されているので、スペーサによってインターポーザが支持される。そのため、インターポーザが撓みにくいので、配線パターンの断線を防止することができる。
以下、本発明の実施の形態を、図面を参照して説明する。
図１及び図２は、本発明の実施の形態に係る半導体装置を説明する図である。なお、図２は、半導体装置の底面図であり、図１は、図２に示す半導体装置のＩ−Ｉ線断面図である。
半導体装置は、半導体チップ１０を有する。半導体チップ１０は、電極（図１の例では複数の電極）１２を有する。電極１２は、パッド及びその上のバンプを含んでもよい。電極１２は、半導体チップ１０の端部（半導体チップ１０が矩形であれば、反対側の２辺に沿った両端部あるいは４辺に沿った周端部）に配列されている。電極１２は、半導体チップ１０の内部に電気的に接続されている。半導体チップ１０（例えば電極１２が形成された面）には、集積回路１４が作り込まれている。全ての電極１２又は全てではないが複数の電極１２が、集積回路１４に電気的に接続されている。
半導体装置は、インターポーザ２０を有する。インターポーザ２０は、基板又はフィルムということもできる。インターポーザ２０は、ポリイミドなどの樹脂で構成されている。インターポーザ２０は、相互に反対方向を向く第１及び第２の面２２，２４を有する。第１の面２２には、配線パターン２６が形成されている。配線パターン２６は、パッド（配線ラインよりも幅の広い部分）２８を含んでいてもよい。
半導体チップ１０は、インターポーザ２０（その第１の面２２）に搭載される。半導体チップ１０は、電極１２が形成された面がインターポーザ２０に対向する。すなわち、半導体チップ１０は、インターポーザ２０にフェースダウンボンディングされる。電極１２は、配線パターン２６（例えばそのパッド２８）と対向する。配線パターン２６は、その一部（例えばパッド２８を含む部分）が半導体チップ１０の下に配置され、他の部分が半導体チップ１０の外側に位置してもよい。
半導体チップ１０とインターポーザ２０は、接着剤３０によって接着されてもよい。接着剤３０の一部は、半導体チップ１０とインターポーザ２０の間に位置してもよい。接着剤３０の一部は、半導体チップ１０の側面に付着してもよい。
電極１２は、配線パターン２６と電気的に接続される。電気的接続のために、電極１２と配線パターン２６（例えばそのパッド２８）が金属接合されてもよい。接着剤３０が導電粒子を含む異方性導電材料（異方性導電膜又は異方性導電ペースト等）であれば、電極１２と配線パターン２６の間に導電粒子を介在させて、両者を電気的に接続してもよい。
インターポーザ２０の第２の面２４には、半導体チップ１０とのオーバーラップ領域外にランド３２が形成されている。ランド３２は、銅などの導電材料で形成されており、配線パターン２６と同じ材料で形成してもよい。ランド３２は、スルーホール等を介して配線パターン２６と電気的に接続されている。
インターポーザ２０の第２の面２４には、半導体チップ１０とのオーバーラップ領域内にスペーサ３４が形成されている。スペーサ３４は、電極１２（又はパッド２８）とオーバーラップするように形成されていてもよい。スペーサ３４は、全ての電極１２（又はパッド２８）とオーバーラップする部分が連続するように形成されていてもよい。例えば、図２に示す例では、スペーサ３４は、リング形状をなしている。スペーサ３４は、半導体チップ１０の中央部とオーバーラップする領域を避けて配置されている。
スペーサ３４は、配線パターン２６と電気的に接続されないように形成されていてもよい。スペーサ３４は、ランド３２と同じ材料で形成してもよいし、ランド３２とは異なる材料（例えば樹脂）で形成してもよい。スペーサ３４は、ランド３２と同じ厚みであってもよいし、ランド３２よりも薄く形成されていてもよいし、ランド３２よりも厚く形成されていてもよい。
本実施の形態によれば、インターポーザ２０の第２の面２４には、半導体チップ１０とのオーバーラップ領域内にスペーサ３４が形成されているので、スペーサ３４によってインターポーザ２０が支持される。そのため、インターポーザ２０が撓みにくいので、配線パターン２６の断線を防止することができる。
図３及び図４は、インターポーザの変形例を説明する図である。図３に示すように、インターポーザ２０の第２の面には樹脂層（例えばソルダレジスト層）３６を形成してもよい。樹脂層３６は、少なくともランド３２の一部を露出させる開口を有するように形成されている。樹脂層３６は、スペーサ３４の少なくとも一部を露出させる開口をさらに有していてもよい。樹脂層３６の変形例として、図４に示すように、樹脂層３８を、スペーサ３４を完全に覆うように形成してもよい。その場合、スペーサ３４を外部から電気的に絶縁することができるので、スペーサ３４と配線パターン２６が電気的に接続されていてもよい。
図５は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、インターポーザ２０を、第２の面２４を下にして台４０に載せる。インターポーザ２０の構成は、上述した通りである。例えば、インターポーザ２０の第２の面２４には、半導体チップ１０とのオーバーラップ領域内にスペーサ３４が形成されている。
台４０は、図示しないヒータを有し、インターポーザ２０（配線パターン２６）を加熱できるものであってもよい。インターポーザ２０の第１の面２２には、接着剤３０を配置してもよい。図５に示す接着剤３０は、ペースト状であるが、シート（フィルム）状であってもよい。
インターポーザ２０の第１の面２２に、電極１２を有する半導体チップ１０を、電極１２が配線パターン２６と対向するようにフェースダウンボンディングする。詳しくは、半導体チップ１０を、ボンディングツール４２によって、インターポーザ２０に加圧する。なお、ボンディングツール４２は、図示しないヒータを有し、半導体チップ１０を加熱できるようになっていてもよい。
半導体チップ１０が加圧されると、例えば電極１２及びパッド２８を介して、インターポーザ２０に力が加えられる。しかし、本実施の形態では、スペーサ３４によってインターポーザ２０が台４０上で支持される。そのため、インターポーザ２０が撓みにくいので、配線パターン２６の断線を防止することができる。
本実施の形態では、スペーサ３４が、半導体チップ１０の中央部とオーバーラップする領域を避けて配置されている。したがって、インターポーザ２０の半導体チップ１０の中央部とオーバーラップする部分が、例えば接着剤３０を介して、第２の面２４が凸になるように撓んでも、第１の面２２が凸になる撓みは生じにくい。このことから、インターポーザ２０（特にその上の配線パターン２６）と半導体チップ１０との接触を防止することができる。
半導体装置の製造方法は、上述した半導体装置の内容から導き出すことができる内容を含む。さらに、図６に示すように、ランド３２にハンダボール４４を設けてもよい。ハンダボール４４は、スペーサ３４上には設けない。本実施の形態に係る半導体装置は、ハンダボール４４を有してもよい。
図７〜図９は、インターポーザに形成されたスペーサの変形例を説明する図である。
図７に示すスペーサ５０は、複数の部分に分割されている。スペーサ５０は、例えば、図１に示す半導体チップ１０の電極１２とオーバーラップする複数の第１の部分５２を含む。第１の部分５２は、図２に示すスペーサ３４を分割した構成を有する。スペーサ５０は、第１の部分５２の内側に、１つ又はそれ以上の第２の部分５４を含む。第２の部分５４は、半導体チップ１０の中央部とオーバーラップする領域に配置されている。したがって、インターポーザ２０の半導体チップ１０の中央部とオーバーラップする部分が、第２の面２４が凸になるように撓むことを防止することができる。また、インターポーザ２０のスペーサ５０からの露出面が断続的に表れるので、図３又は図４に示す樹脂層３６，３８を形成する場合、これらの樹脂層３６，３８をインターポーザ２０に密着させることができる。こうして、樹脂層３６，３８の剥離を防止することができる。その他の内容は、上述した実施の形態で説明した内容が該当する。
図８に示すスペーサ６０は、図１に示す全ての電極１２を囲む領域全体が隙間なくオーバーラップするように形成されたベタパターンである。これによれば、インターポーザ２０は、その広い範囲がスペーサ６０によって覆われるので、吸湿が防止される。また、インターポーザ２０の半導体チップ１０の中央部とオーバーラップする部分が、第２の面２４が凸になるように撓むことを防止することができる。その他の内容は、上述した実施の形態で説明した内容が該当する。
図９に示すスペーサ７０は、図１に示す全ての電極１２を囲む領域全体がオーバーラップするように形成され、かつ、メッシュ状に形成されている。これによれば、インターポーザ２０の半導体チップ１０の中央部とオーバーラップする部分が、第２の面２４が凸になるように撓むことを防止することができる。また、インターポーザ２０のスペーサ７０からの露出面が断続的に表れるので、図３又は図４に示す樹脂層３６，３８を形成する場合、これらの樹脂層３６，３８をインターポーザ２０に密着させることができる。こうして、樹脂層３６，３８の剥離を防止することができる。その他の内容は、上述した実施の形態で説明した内容が該当する。
図１０には、上述した実施の形態で説明した半導体装置１が取り付けられた回路基板１０００が示されている。この半導体装置を有する電子機器として、図１１にはノート型パーソナルコンピュータ２０００が示され、図１２には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
図１は、本発明の実施の形態に係る半導体装置を説明する図であり、図２に示す半導体装置のＩ−Ｉ線断面図である。 図２は、本発明の実施の形態に係る半導体装置の底面図である。 図３は、インターポーザの変形例を説明する図である。 図４は、インターポーザの変形例を説明する図である。 図５は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図６は、本発明の実施の形態に係る半導体装置及びその製造方法を説明する図である。 図７は、インターポーザに形成されたスペーサの変形例を説明する図である。 図８は、インターポーザに形成されたスペーサの変形例を説明する図である。 図９は、インターポーザに形成されたスペーサの変形例を説明する図である。 図１０は、本実施の形態に係る半導体装置が取り付けられた回路基板を示す図である。 図１１は、本実施の形態に係る半導体装置を有する電子機器を示す図である。 図１２は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
符号の説明
１０…半導体チップ １２…電極 １４…集積回路 ２０…インターポーザ ２６…配線パターン ２８…パッド ３０…接着剤 ３２…ランド ３４…スペーサ ３６…樹脂層 ３８…樹脂層 ４２…ボンディングツール ４４…ハンダボール ５０…スペーサ ５２…第１の部分 ５４…第２の部分 ６０…スペーサ ７０…スペーサ

Claims (13)

  1. 相互に反対を向く第１及び第２の面を有し、前記第１の面に配線パターンが形成されてなるインターポーザと、
    前記インターポーザの前記第１の面に搭載され、前記配線パターンと電気的に接続された電極を有する半導体チップと、
    を有し、
    前記インターポーザは、前記第２の面の前記半導体チップとのオーバーラップ領域内に形成されてなるスペーサと、前記第２の面の前記半導体チップとのオーバーラップ領域外に形成されてなるランドと、を有し、
    前記スペーサは、前記配線パターンと電気的に接続されないように形成され、
    前記ランドは、前記配線パターンと電気的に接続されてなる半導体装置。
  2. 請求項１記載の半導体装置において、
    前記半導体チップは、前記電極が前記配線パターンと対向するように、前記インターポーザにフェースダウンボンディングされ、
    前記スペーサは、前記電極とオーバーラップするように形成されてなる半導体装置。
  3. 請求項２記載の半導体装置において、
    前記半導体チップは、複数の前記電極を有し、
    前記スペーサは、全ての前記電極とオーバーラップする部分が連続するように形成されてなる半導体装置。
  4. 請求項３記載の半導体装置において、
    前記スペーサは、全ての前記電極を囲む領域全体が隙間なくオーバーラップするように形成されたベタパターンである半導体装置。
  5. 請求項３記載の半導体装置において、
    前記スペーサは、全ての前記電極を囲む領域全体がオーバーラップするように形成され、かつ、メッシュ状に形成されてなる半導体装置。
  6. 請求項１又は請求項２記載の半導体装置において、
    前記スペーサは、複数の部分に分割されてなる半導体装置。
  7. 請求項１から請求項６のいずれかに記載の半導体装置において、
    前記インターポーザは、前記第２の面に、少なくとも前記ランドの一部を露出させる開口を有するように形成された樹脂層をさらに有する半導体装置。
  8. 請求項７記載の半導体装置において、
    前記樹脂層は、前記スペーサの少なくとも一部を露出させる開口をさらに有するように形成されてなる半導体装置。
  9. 請求項７記載の半導体装置において、
    前記樹脂層は、前記スペーサを完全に覆うように形成されてなる半導体装置。
  10. 請求項１から請求項９のいずれかに記載の半導体装置において、
    前記スペーサ及び前記ランドは、同じ材料で形成されてなる半導体装置。
  11. 請求項１から請求項１０のいずれかに記載の半導体装置が実装されてなる回路基板。
  12. 請求項１から請求項１０のいずれかに記載の半導体装置を有する電子機器。
  13. 相互に反対を向く第１及び第２の面を有して前記第１の面に配線パターンが形成されてなるインターポーザを、前記第２の面を下にして台に載せること、及び、
    前記インターポーザの前記第１の面に、電極を有する半導体チップを、前記電極が前記配線パターンと対向するようにフェースダウンボンディングすること、
    を含み、
    前記インターポーザは、前記第２の面の前記半導体チップとのオーバーラップ領域内に形成されてなるスペーサと、前記第２の面の前記半導体チップとのオーバーラップ領域外に形成されてなるランドと、を有し、
    前記スペーサは、前記配線パターンと電気的に接続されないように形成され、
    前記ランドは、前記配線パターンと電気的に接続されてなる半導体装置の製造方法。
JP2003366079A 2003-10-27 2003-10-27 半導体装置の製造方法 Expired - Fee Related JP3844079B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003366079A JP3844079B2 (ja) 2003-10-27 2003-10-27 半導体装置の製造方法
US10/973,826 US7235874B2 (en) 2003-10-27 2004-10-25 Semiconductor device, its manufacturing method, circuit board, and electronic unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003366079A JP3844079B2 (ja) 2003-10-27 2003-10-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005129845A true JP2005129845A (ja) 2005-05-19
JP3844079B2 JP3844079B2 (ja) 2006-11-08

Family

ID=34587187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003366079A Expired - Fee Related JP3844079B2 (ja) 2003-10-27 2003-10-27 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7235874B2 (ja)
JP (1) JP3844079B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
US20120085575A1 (en) * 2010-10-08 2012-04-12 Nobuhiro Yamamoto Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2956429B2 (ja) 1993-07-16 1999-10-04 ヤマハ株式会社 自動編曲装置
JPH0955445A (ja) 1995-08-11 1997-02-25 Sony Corp 半導体装置およびその製造方法
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
JP4124518B2 (ja) 1998-07-02 2008-07-23 東芝ディーエムエス株式会社 電子ユニット
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls

Also Published As

Publication number Publication date
US7235874B2 (en) 2007-06-26
JP3844079B2 (ja) 2006-11-08
US20050110141A1 (en) 2005-05-26

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP2006060128A (ja) 半導体装置
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2003133518A (ja) 半導体モジュール
KR20070054553A (ko) 반도체 패키지 및 그 제조 방법
TW201807797A (zh) 封裝結構及其製作方法
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000022039A (ja) 半導体装置及びその製造方法
JP2011171411A (ja) 半導体装置の製造方法
JP5159750B2 (ja) 半田ボール及び半導体パッケージ
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JPH10303249A (ja) 半導体装置
JP3844079B2 (ja) 半導体装置の製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001015629A (ja) 半導体装置及びその製造方法
TW200531235A (en) Multi-chip package structure
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JP4364181B2 (ja) 半導体装置の製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP2005116881A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004288815A (ja) 半導体装置及びその製造方法
JP4342577B2 (ja) 半導体チップの実装構造
JP2009071159A (ja) フレキシブル配線基板及びベアチップ実装方法
JP3910937B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060808

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130825

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees