DE69226398T2 - Halbleiterchip-Verpackung - Google Patents
Halbleiterchip-VerpackungInfo
- Publication number
- DE69226398T2 DE69226398T2 DE69226398T DE69226398T DE69226398T2 DE 69226398 T2 DE69226398 T2 DE 69226398T2 DE 69226398 T DE69226398 T DE 69226398T DE 69226398 T DE69226398 T DE 69226398T DE 69226398 T2 DE69226398 T2 DE 69226398T2
- Authority
- DE
- Germany
- Prior art keywords
- fingers
- group
- chip
- inner ends
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004806 packaging method and process Methods 0.000 title description 8
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 6
- 239000004033 plastic Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000008393 encapsulating agent Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 230000006698 induction Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002775 capsule Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
- Die vorliegende Erfindung bezieht sich im allgemeinen auf die Verpackung von Halbleiterchips und im besonderen auf die Verpackung von Halbleiterchips unter Verwendung eines Hauptrahmens, in dem der Halbleiterchip zusammen mit einem Teil des Hauptrahmens eingekapselt ist und der Hauptrahmen elektrische Anschlüsse zu der Schaltung auf dem Chip besitzt.
- Die aktuell im Einsatz befindlichen Verpackungsverfahren für Halbleiterchips umfassen verschiedene Arten von Hauptrahmenverpackungen. Bei den Verpackungsarten unter Verwendung eines Hauptrahmens wird eine Oberfläche aus leitfähigem Material, beispielsweise Kupfer, verwendet, die gestanzt, geätzt oder in anderer Weise verformt wird, um eine Konfiguration herzustellen, in der eine Mehrzahl an Fingern bereitgestellt wird, die an auf einem Halbleiterchip befindlichen Kontaktstellen befestigt werden können. Die Frage, wie groß der Abstand zwischen den Fingern bei der Verwendung des Ätzverfahrens und des Stanzverfahrens sein muß, ist abhängig von der Dicke des Hauptrahmenmaterials. Es gibt praktisch bedingte Einschränkungen der Dicke, die auf die Stabilitätsanforderungen zurückzuführen sind, die gelten, um im späteren Zusammenbau das fertige Modul auf der Karte oder der Platte befestigen zu können. Diese Anforderungen legen fest, daß die Dicke des Hauptrahmens im allgemeinen im Bereich zwischen 101,6 und 254 um liegen muß, je nach dem, welches Metall als Material für diesen Hauptrahmen ausgewählt wird. Die Kontaktstellen auf dem Chip sind die Eingabe/Ausgabe, die Masse und die Spannungsversorgung für die Schaltung auf dem Chip. Bei einer Art der Verpackung des Hauptrahmens sind die Finger direkt mit den Kontaktstellen auf dem Chip verbunden. Da jedoch die Größe der Halbleiterchips abnimmt, während der Umfang der Schaltung gleich bleibt oder gar zunimmt, was eine gleich große oder sogar höhere Anzahl an E/A-Kontaktstellen bedeutet, sind die physikalische Größe der Finger, die nötig wäre, um die erforderlichen Signale bereitzustellen, sowie andere physikalische Eigenschaften, beispielsweise auch der erforderliche Abstand zwischen den Fingern, derart, daß es nicht möglich ist, alle Finger am Chip zu befestigen, die für die verschiedenen Eingabe/Ausgabe-, Spannungsversorgungs- und Masseanschlüsse auf dem Chip benötigt werden.
- Eine Möglichkeit zur Lösung der Größenbegrenzungen der Finger besteht darin, den Hauptrahmen so zu formen, daß die Finger bereits vor jedem Rand des Chips enden, so daß die Geometrie der inneren Peripherie des Hauptrahmens um den Chip herum groß genug ist, so daß das Anbringen ausreichend vieler Finger möglich ist, um den Anschluß der Eingabe/Ausgabe, der Spannungsversorgung und der Masse zu gewährleisten. Die Eingabe/Ausgabe-Kontaktstellen des Halbleiterchips werden daraufhin durch Kabel, die zwischen den Kontaktstellen auf dem Halbleiterchip und den Fingern verlaufen und verlötet oder anderweitig elektrisch verbunden sind, mit den Fingern verbunden. Diese Art der Verbindung eignet sich bei relativ kurzen Abständen (bis zu etwa 2,54 mm) sehr gut. Über längere Abstände hinweg (beispielsweise 5,08 mm) weist diese Art der Verbindung jedoch mehrere Nachteile auf.
- Insbesondere während der nachfolgenden Einkapselung tritt ein entscheidender Nachteil auf, wenn nämlich der Halbleiterchip, der Hauptrahmen und die Verbindungskabel in eine Kunststoffkapsel eingeschmolzen werden, um den endgültigen Aufbau herzustellen. Während dieser Verschmelzung oder Einkapselung umfließt der Kunststoff den Chip, den Hauptrahmen und die Verbindungskabel. Eines der Phänomene, die während dieser Verschmelzung oder Einkapselung stattfinden, ist das sogenannte "wire sweep" oder "wire wash" (Kabelverschwemmung).
- Hierbei handelt es sich um eine Kraft, die durch das relativ dickflüssige Einkapselungsmittel hervorgerufen wird, das gegen die Kabel fließt. Diese Kraft kann dazu führen, daß sich die Kabelanschlüsse am Chip oder an den Fingern lösen, und in einigen Fällen kann sogar ein Kurzschluß entstehen. Manchmal kommen die Kabel einander so nahe, daß es zu unerwünschten Kapazitanzerscheinungen und anderen Störeinflüssen kommt.
- Ein weiterer Nachteil der Verbindung zwischen Kabeln und Fingern und dem Halbleiterchip ist die erhöhte Induktion, die durch die Länge der Kabel hervorgerufen wird, die erforderlich ist, um eine Verbindung herzustellen.
- Zusätzlich zu diesen Nachteilen gibt es eine weitere Einschränkung gegenüber herkömmlichen Kabelverbindungen. Dieser Nachteil ist durch die Anforderung charakterisiert, daß jeder Finger mit der jeweiligen Kontaktstelle auf dem Halbleiterchip ausgerichtet sein muß, an den er angeschlossen werden soll. Anders ausgedrückt legt diese Einschränkung fest, daß die Kontaktstellen auf dem Halbleiterchip in derselben Anordnung wie auf dem Chip an die Finger auf dem Hauptrahmen angeschlossen werden müssen. Das heißt, es darf keine Verbindungen geben, die über Kreuz laufen.
- Es gibt bereits mehrere Vorschläge zur Verbesserung der Verbindung zu den Fingern eines Hauptrahmens auf einem Chip durch Verbindungskabel. Zwei solche Vorschläge werden in Japanese Kokai 62-94967 an NEC Corporation und Japanese Kokai 61-237459 an Sumatomo Electric Ind. Ltd. beschrieben. Beide diese Referenzen beschreiben einen Halbleiterchip, der an die Finger eines Hauptrahmens angeschlossen ist, in dem sich Isolationsfilme zwischen dem Halbleiterchip und den Fingern befinden, und die Kabel sind an den Kontaktstellen des Halbleiterchips und den Kontaktstellen der Isolationsfilme gestützt. In einem zweiten Schritt verlaufen die Verbindungskabel von den leitenden Kontaktstellen auf dem Isolationsfilm zu den Fingern. Japanese Kokai 61-82439 an Toshiba Corporation beschreibt einen ähnlichen Aufbau, jedoch sind in diesem Aufbau die beiden Kabel nicht elektrisch mit einem dazwischenliegenden Teil verbunden, sondern ein einzelnes Kabel ist in einer Schleifenanordnung physikalisch durch einen Klebstoff mit einem dazwischenliegenden Teil verbunden, wonach eine weitere Verbindung bis zum Finger läuft.
- Die europäische Patentanmeldung 0078606 an Texas Instruments beschreibt ein Verfahren zur Verbindung von Chip-Kontaktstellen mit Hauptrahmenfingern, bei dem ein einzelnes Kabel sowohl mit den Kontaktstellen auf dem Halbleiterchip als auch mit dem Finger verbunden und zwischen seinen Enden durch eine Isolatorstütze gestützt wird.
- Alle vier dieser Referenzen gehen das Problem der "Kabelverschwemmung" dadurch an, daß im Gegensatz zu einer einzelnen Schleife, die von den Kontaktstellen auf dem Halbleiterchip zu den Fingern verläuft, die ungestützten Abschnitte der Kabel verkürzt werden. Keine dieser Referenzen geht jedoch auf das Problem der höheren Induktion ein, die durch die langen Kabel verursacht wird.
- Das Patentabstrakt von Japan 15 (050), (E-1030) beschreibt ein Verfahren, bei dem ein Isolationsrahmen so angeordnet ist, daß er einen Halbleiterchip umgibt. Die Kontaktstellen der Kabelspitzen sitzen auf der Innenseite und auf der Außenseite des Rahmens, und zwischen den langen Golddrähten und den kurzen Golddrähten, die die Kontaktstelle des Halbleiters mit den Kabeln verbinden, wird eine ausreichend ausgeglichene Differenz hergestellt.
- In den Patentabstrakten von Japan 15 (147), (E-1055) wird ein Verfahren zur Reduzierung überflüssiger Golddrahtverläufe und zur Verbesserung der Produktionsleistung und Zuverlässigkeit einer integrierten Hybridschaltung durch ausreichende Heranziehung der Höhendifferenz des kurzen Golddrahts und des langen Golddrahts, der die Kontaktstelle eines Halbleiterchips mit einer Kontaktstelle auf einer Verdrahtungsplatte verbindet, beschrieben.
- Die vorliegende Erfindung gemäß ihren Ansprüchen hat die Absicht, die Nachteile der bisherigen Technologie zu beseitigen.
- In Übereinstimmung mit der vorliegenden Erfindung wird ein Halbleiterchippaket gemäß Definition in Anspruch 1 und ein Verfahren zur Herstellung eines solchen Pakets gemäß Definition in Anspruch 8 bereitgestellt.
- Diese Konfiguration ermöglicht es, daß eine Gruppe von Fingern sehr nahe am Chip angebracht wird und eine zweite Gruppe von Fingern in einem größeren Abstand zum Chip angebracht wird, wobei die erste Gruppe von Fingern direkt mit den Kontaktstellen des Halbleiterchips verbunden ist. Die Länge der ersten Gruppe von Kabeln ist so gering, daß eine "Kabelverschwemmung" kein nennenswertes Problem darstellt, während die zweite Gruppe von Fingern, die vom Chip weiter entfernt sind, mit den Kabeln verbunden sind, zwei Abschnitte aufweisen und in der Mitte zwischen ihren Enden verbunden sind, um so das Problem der "Verschwemmung" zu umgehen. Da der Abstand einiger Finger geringer ist, ist auch die durch die Kabel hervorgerufene Induktion im Vergleich zur bisherigen Technologie, bei der alle Finger weit vom Chip entfernt waren, geringer. Darüber hinaus lassen sich aufgrund der Mittelverbindungen Kreuzungen herstellen; das heißt, die Finger können aufgrund der Konfiguration mit Mittelverbindungen unter Verwendung von Gruppen von Fingern zweier unterschiedlicher Längen auch an solche Kontaktstellen angeschlossen werden, die ihnen nicht direkt gegenüber liegen.
- Im Sinne eines besseren Verständnisses der vorliegenden Erfindung werden anschließend neben weiteren Zielsetzungen und Vorteilen bevorzugte Ausführungsbeispiele der vorliegenden Erfindung beschrieben, wobei auf die folgenden Begleitzeichnungen eingegangen wird:
- Fig. 1 ist eine schematische Draufsicht eines Halbleiterchips, der an einem Hauptrahmen in Übereinstimmung mit der vorliegenden Erfindung angebracht ist;
- Fig. 2 ist eine vergrößerte Teildraufsicht eines Ausschnitts von Fig. 1, in der ein Teil des Hauptrahmens und des darauf befindlichen Chips dargestellt sind; man sieht darin die Kabelverbindungen zwischen Chip- Kontaktstellen und Fingern;
- Fig. 3 ist eine Schnittansicht entlang der Ebene, die durch die Linie 3-3 von Fig. 2 gekennzeichnet ist; und
- Fig. 4 ist eine Schnittansicht entlang der Ebene, die durch die Linie 4-4 von Fig. 2 gekennzeichnet ist.
- Wir gehen nun näher auf die Zeichnungen ein. Wie aus der Darstellung hervorgeht, ist ein Halbleiterchip 10 an einem Hauptrahmen 12 in Übereinstimmung mit der vorliegenden Erfindung befestigt. Der Chip 10 besitzt eine Reihe von Kontaktstellen 14a, 14b, ... 14n, die umlaufend angeordnet und mit einer Schaltung (nicht dargestellt) auf dem Chip verbunden sind. Die erforderlichen Eingabe/Ausgabe-Signale sowie die Masseverbindungen und Spannungsverbindungen zu den Kontaktstellen auf dem Chip sind erforderlich, um die benötigten Eingabe/Ausgabe-Signale und Versorgungsspannungen bereitzustellen, damit der Chip entweder als Logikchip oder als Speicherchip arbeiten kann. Die erforderlichen Eingabe/Ausgabe- Signale sowie Masse- und Spannungspegel kommen vom Hauptrahmen 12, der mit mehreren Kontaktfingern versehen ist, die nachfolgend beschrieben werden. Der Hauptrahmen 12 besitzt ein Flag oder Chiphaftkontaktteil 13, auf dem der Halbleiterchip 10 befestigt ist, eine erste Gruppe von Fingern 16a, 16b, ... 16n und eine zweite Gruppe von Fingern 18a, 18b, ... 18n. Die beiden Gruppen von Fingern 16 und 18 sind koplanar und greifen ineinander, wobei sich die Finger der Gruppe 16 über die Enden der Finger der Gruppe 18 hinaus erstrecken und näher am Chip 10 liegen. Vorzugsweise endet jeder der Finger aus der Gruppe von Fingern 16 in einem Abstand von weniger als 2,54 mm zum Rand des Halbleiterchips, mit dem sie verbunden werden, wie aus der nachfolgenden Beschreibung hervorgeht.
- Die Enden der Finger aus der Gruppe von Fingern 18 besitzen einen größeren Abstand zum Halbleiterchip als die Finger 16; normalerweise handelt es sich hierbei um einen Abstand von mehr als 2,54 mm, der aber auch bis zu 5,08 mm erreichen kann. Wie aus der obigen Beschreibung hervorgeht, reicht, wenn der Abstand der Finger von der Chipverbindung 2,54 mm oder weniger beträgt, eine einzelne Kabelschleife normalerweise aus, da sie bei der Einkapselung keiner nennenswerten Kabelverschwemmung ausgesetzt wird. Wenn der Abstand zwischen den Fingern jedoch über 2,54 mm beträgt, beispielsweise 5,08 mm, dann wird eine einzelne Schleife oder ein ungestützter Drahtabschnitt der Kabelverschwemmung ausgesetzt. Die größere Länge des Drahts trägt außerdem wesentlich zur Induktion der Struktur bei. Wenn man darüber hinaus die Dicke, die Breite und den Abstand der Finger berücksichtigt, die normalerweise bei der Verpackung von Halbleiterchips erforderlich sind, dann ist ersichtlich, daß es aufgrund physikalischer Beschränkungen nicht möglich wäre, alle Finger 16 und 18 ganz nah an den Chip heranzuführen (beispielsweise auf einen Abstand von 2,54 mm). Wenn man jedoch die Finger ineinander greifen und die Hälfte von ihnen in einem Abstand von 5,08 mm zum Halbleiterchip enden läßt, kann die andere Hälfte der ineinander greifenden Finger näher an den Chip herangeführt und gleichzeitig die zur Herstellung guter elektrischer Eigenschaften erforderliche Breite und der erforderlichen Abstand der Finger aufrechterhalten werden. Darüber hinaus ist diese Konfiguration unabhängig von der Nähe wünschenswert, wenn Kreuzungskonfigurationen der Kabel zu den Fingern gewünscht werden, wie aus der nachfolgenden Beschreibung hervorgeht.
- Um die Verbindungen herzustellen, wird eine erste Gruppe von Kabeln 20a, 20b, ... 20n direkt zwischen den Kontaktstellen 14a, 14b, ... 14n und der ersten Gruppe von Fingern 16a, 16b, 16n angeschlossen. Eine zweite Gruppe von Kabeln 22a, 22b, 22n wird zwischen den Kontaktstellen 14a, 14b, ... 14n und der zweiten Gruppe von Fingern 18a, 18b, ... 18n angeschlossen; diese Verbindung wird jedoch mittels einer Brücke 24 erreicht. Die Brücke 24 ist im bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ein kontinuierlicher Ring aus einem dielektrischen Material wie beispielsweise Polyimid oder Epoxidmaterial, das mit der ersten Gruppe von Fingern 16 in einem bestimmten Abstand zu deren Enden verbunden wird. Die Brücke 24 besitzt eine Reihe metallisierter Kontaktstellen 26a, 26b, ... 26n, die in einem bestimmten Abstand zueinander angeordnet sind und vorzugsweise aus Kupfer oder einem ähnlichen Material bestehen, und die zweite Gruppe von Kabeln 22a, 22b, ... 22n ist mit Stichverbindungen metallurgisch mit den Metall-Kontaktstellen 26a, 26b, ... 26n verbunden, so daß eine stabile Befestigung vorhanden ist; dadurch entstehen zwei Schleifen 27a, 27b, ... 27n und 28a, 28b, ... 28n in der zweiten Gruppe von Kabeln 22a, 22b, ... 22n. Jeder der Schleifen 27 und 28 besitzt vorzugsweise eine Länge von weniger als 5,08 mm. Wird aus irgendeinem Grund eine metallurgische Verbindung nicht gewünscht oder ist diese nicht erforderlich, dann kann auch ein nichtleitender Klebstoff verwendet werden, um die zweite Gruppe von Kabeln zwischen ihren Enden zu befestigen. In diesem Fall muß die Klebfläche nicht ganzflächig bedeckt sein, sondern es kann, wenn gewünscht, ein durchgängiger Klebstoffring aufgetragen werden.
- Mit der Mittelbefestigung wird das Problem der langen ungestützten Schleife (Länge 5,08 mm), die einer Kabelverschwemmung ausgesetzt sein könnte, gelöst. Darüber hinaus kann, anstatt alle Finger an der Position der zweiten Finger enden zu lassen, die Hälfte der Finger näher an den Chip herangeführt werden, wodurch sich bei mindestens der Hälfte der Kabelverbindungen die Länge reduzieren läßt, was wiederum die Impedanz verringert.
- Ein weiterer Vorteil der Verwendung der Brücke mit darauf befestigten Kabeln ist auf der linken Seite von Fig. 2 dargestellt, wo ersichtlich ist, daß Kreuzungsverbindungen zwischen den Kontaktstellen 14 auf dem Halbleiterchip und den Fingern 18 und 20 gebildet werden können. Aus diesem Grund ist es nicht erforderlich, daß jeder Finger an der Kontaktstelle befestigt ist, die ihm gegenüberliegt, weil die Möglichkeit von Kreuzungsverbindungen besteht.
- Die Brücke 24 besteht vorzugsweise aus einem Polyimid- Epoxidmaterial, jedoch könnten hierzu auch andere dielektrische Materialien verwendet werden. Diese Brücke wird als eigenständige Struktur hergestellt. Die Metall-Kontaktstellen 26 bestehen vorzugsweise aus Kupfer oder einem vergleichbaren Metall, und die zur Befestigung verwendeten Kabel bestehen vorzugsweise aus Gold. Die Kontaktstellen 26 müssen natürlich gegeneinander isoliert sein, so daß die Kabel 22a, 22b, ... 22n getrennt voneinander sind. Werden jedoch andere Materialien für die Kabel ausgewählt, dann können auch für die Kontaktstellen andere Materialien verwendet werden. Die wesentlichen Anforderungen für die Kontaktstellen und Kabel sind, daß die Kontaktstellen und Kabel so ausgewählt werden, daß sie miteinander verbunden werden können und daß diese Verbindung physikalisch stabil bleibt, wenn die anschließende Verschmelzung erfolgt. Natürlich müssen die Kontaktstellen 26 fest an die Brücke geklebt werden, so daß sie sich während der Verschmelzung nicht lösen. Es gibt sehr viele Filme aus Polyimid oder anderen dielektrischen Materialien, die diese Kriterien erfüllen und sich in Sputter-, Beschichtungs- oder Walzverfahren metallisieren und durch subtraktives Ätzen personalisieren lassen. Diese Filme lassen sich unter Verwendung von Klebstoff direkt oder auf einer geschmolzenen Brücke erhöht anbringen, wodurch sich der Abstand nebeneinander liegender Kabel regulieren läßt. Die Verwendung thermisch aushärtender Harze für die Brücke oder von Klebstoffen macht eine Metallpersonalisierung überflüssig, was auf diesem Gebiet bekannt ist.
- Ferner wird darauf hingewiesen, daß es möglich ist, die Kabel der zweiten Gruppe von 22a, 22b, ... 22n als zwei separate Kabel anstatt als einzelnes Kabel mit Stichverbindungen in der Mitte zwischen den Enden auszubilden. Dabei würde ein Kabel von der Chip-Verbindungs-Kontaktstelle 14 zur Metall-Kontaktstelle 26 eine Brücke schlagen und das andere Kabel von der Metall- Kontaktstelle 26 zum dazugehörigen Finger 18 eine Brücke schlagen.
- Wie ebenfalls aus der obigen Darstellung hervorgeht, besitzt die Verbindungsbrücke 24 vorzugsweise die Ausprägung eines einzelnen Ringelements, entweder in ovaler oder vieleckiger Form, auf dem sich separate Verbindungskontaktstellen befinden, wobei die Brücke 24 aus Kunststoff wie beispielsweise Polyimid oder einem Epoxidmaterial besteht. Das Polyimid bzw. Epoxidmaterial läßt sich unter Verwendung bekannter Klebstoffe an die Spitzen der Finger 18 ankleben, und in diesem Fall wird dadurch eine zusätzliche Stabilität gewährleistet. Darüber hinaus sorgt eine solche Anordnung eher dafür, daß die Finger 18 in einer ebeneren Anordnung gehalten werden. Man geht jedoch davon aus, daß die Brücke 24 als eine Mehrzahl separater Isolationsglieder ausgebildet werden kann, die an einzelne Finger oder Fingergruppen 18 angeklebt sind. Dem Fachmann auf diesem Gebiet erschließen sich weitere Konfigurationen.
- Es wird außerdem darauf hingewiesen, daß in der bevorzugten Konfiguration die Breite der Finger 16 und 18 im wesentlichen dieselbe ist. Indem man also zwei unterschiedliche Längen hat, kann der Abstand zwischen den Fingern so gehalten werden, daß sie nicht enger als zwei nebeneinander liegende Finger mit dem Abstand 5,08 mm aneinander liegen, selbst wenn die Hälfte von ihnen einen Abstand vonb 2,54 mm aufweist. Dies wird durch die spezielle Geometrie erreicht, die es den Fingern 16 ermöglicht, ab dem Ende der Finger 18 in Richtung des Chips aufeinander zuzulaufen.
- Darüber hinaus wird darauf hingewiesen, daß der Abstand zwischen den Enden der Finger 16 vom Chip aus nicht einheitlich ist, obwohl sich dies bei Bedarf bewerkstelligen ließe. Aufgrund der konvergierenden Geometrie enden die Finger jedoch, wenn sie den kleinsten erforderlichen Abstand zwischen den Leitern oder die kleinste zulässige Nähe zum Chipverbindungsteil 13 erreichen, um so den kürzesten möglichen Abstand eines Verlaufs der Mehrzahl an Kabelverbindungen zu erreichen, die zwischen den Fingern 16 und den dazugehörigen Kontaktstellen 14 existieren.
- Wenn alle Kontaktstellen 14 mit ihren jeweiligen Fingern 16 oder 18 verbunden wurden, werden der Chip und die angeschlossenen Finger, die zusammen den Hauptrahmen bilden, in Kunststoff wie beispielsweise Epoxid unter Verwendung herkömmlicher Mittel eingekapselt. Zum Beispiel können verschiedene Modelle (140, 280, 480 und 100) der Schmelzanlagen der Firma FICO Corp. in den Niederlanden zusammen mit geeigneten Schmelzformen zur Herstellung des gewünschten Fertigprodukts verwendet werden. Das Handbuch ASM Electronic Materials Handbook, Band 1, herausgegeben im Jahr 1989, beschreibt auf den Seiten 472 und 473 verschiedene Transferschmelzverfahren, die zur Anwendung der vorliegenden Erfindung eingesetzt werden können. Aufgrund der kurzen Kabelverläufe gemäß obiger Beschreibung ist die durch den Schmelzkunststoff hervorgerufene "Kabelverschwemmung" kein nennenswertes Problem.
Claims (9)
1. Ein Halbleiterchip-Verpackung, die folgendes umfaßt:
einen Halbleiterchip (10) mit einer Mehrzahl von Eingabe-
und Ausgabekontaktstellen (14), die darauf angeordnet
sind,
eine Hauptrahmen-Konfiguration mit einer ersten Gruppe
(16) und einer zweiten Gruppe (18) weglaufender und
ineinander greifender Finger, wobei die Finger jeder
Gruppe an den inneren Enden den genannten Chip umgeben,
wobei bei der genannten ersten Gruppe der genannten Finger
die inneren Enden in einem ersten Abstand vom genannten
Chip enden,
wobei bei der genannten zweiten Gruppe der genannten
Finger die inneren Enden in einem zweiten Abstand vom
genannten Chip enden, wobei der genannte zweite Abstand
größer ist als der genannte erste Abstand,
in der Mitte liegende Befestigungsbereiche (26), die auf
einer Brücke (24) aus dielektrischem Material, die an der
genannten erste Gruppe von Fingern angebracht ist,
angeordnet sind und sich zwischen den inneren Enden der
zweiten Gruppe von Fingern und den inneren Enden der
genannten ersten Gruppe von Fingern befinden,
eine erste Gruppe von Kabelmitteln (20), die direkt die
dazugehörigen Kontaktstellen auf dem genannten Chip mit
den Fingern der genannten ersten Gruppe von Fingern
verbinden,
eine zweite Gruppe von Kabelmitteln (22), die die
dazugehörigen Kontaktstellen auf dem genannten Chip mit
den genannten zweiten Fingern verbinden, wobei jedes Kabel
der genannten zweiten Gruppe von Kabelmitteln einen ersten
Teil besitzt, der von der dazugehörigen Kontaktstelle in
einen Befestigungsbereich ragt, wo er befestigt ist, und
einen zweiten Teil besitzt, der vom genannten
Befestigungsbereich zu einem der Finger der genannten
zweiten Gruppe von Fingern verläuft, und
Kunststoff-Einkapselungsmittel, die den genannten
Halbleiterchip umgeben, und die genannten inneren Enden
der genannten Finger und das genannte Kabelmittel,
dadurch charakterisiert, daß mindestens einer der
Befestigungsbereiche nicht auf die Kontaktstelle und den
zweiten Finger, mit dem er verbunden ist, ausgerichtet
ist.
2. Die Struktur gemäß Definition in Anspruch 1, in der die
genannten Befestigungsbereiche separate
Metallkontaktstellen enthalten, von denen jede am
genannten dielektrischen Material befestigt ist, und zwar
eine für jede der genannten zweiten Kabelgruppe.
3. Die Struktur gemäß Definition in Anspruch 1 oder 2, in der
die genannten Befestigungsbereiche aus einem einheitlichen
Ring aus Isoliermaterial bestehen, der an der genannten
ersten Gruppe von Fingern befestigt ist und separate
Befestigungskontaktstellen aus Metall besitzt, wobei jede
Befestigungskontaktstelle an einem der genannten zweiten
Gruppe von Kabeln befestigt ist.
4. Die Struktur gemäß Definition in jedem der vorherigen
Ansprüche, in der das Kabelmittel, das an die genannte
zweite Gruppe von Fingern angeschlossen ist, aus einem
einheitlichen Ring besteht, der zwischen den
gegenüberliegenden Enden an den genannten
Befestigungsbereichen befestigt ist.
5. Die Struktur gemäß Definition in jedem der vorherigen
Ansprüche, in der die Breite der Finger der genannten
ersten Gruppe und der genannten zweiten Gruppe im
wesentlichen gleich ist, und in der der Abstand zwischen
der genannten ersten Gruppe von Fingern gleich groß wie
oder größer als an den ineinander greifenden Stellen der
Abstand zwischen den Fingern der genannten ersten Gruppe
und der zweiten Gruppe.
6. Die Struktur gemäß Definition in jedem der vorherigen
Ansprüche, wobei die genannten ineinander greifenden
Finger im wesentlichen koplanar sind.
7. Die Struktur gemäß Definition in jedem der vorherigen
Ansprüche, in der die Kabelmittel metallurgisch an den
dazwischen liegenden Befestigungsbereichen befestigt sind.
8. Ein Verfahren zur Herstellung einer Halbleiterchip-
Verpackung, das die folgenden Schritte umfaßt:
Bereitstellung eines Halbleiterchips (10) mit einer
Mehrzahl von Eingabe- und Ausgabekontaktstellen (14), die
darauf angeordnet sind;
Bereitstellung einer Hauptrahmen-Konfiguration mit einer
ersten Gruppe (16) und einer zweiten Gruppe (18)
weglaufender und ineinander greifender Finger, wobei die
Finger jeder Gruppe an den inneren Enden den genannten
Chip umgeben;
wobei bei der genannten ersten Gruppe der genannten Finger
die inneren Enden in einem ersten Abstand vom genannten
Chip enden, und wobei bei der genannten zweiten Gruppe der
genannten Finger die inneren Enden in einem zweiten
Abstand vom genannten Chip enden, und wobei der genannte
zweite Abstand größer ist als der genannte erste Abstand,
Bereitstellung in der Mitte liegender Befestigungsbereiche
(26), die auf einer Brücke (24) aus dielektrischem
Material, die an der genannten erste Gruppe von Fingern
angebracht ist, angeordnet sind und sich zwischen den
inneren Enden der zweiten Gruppe von Fingern und den
inneren Enden der genannten ersten Gruppe von Fingern
befinden,
Bereitstellung einer ersten Gruppe von Kabelmitteln (20),
die direkt die dazugehörigen Kontaktstellen auf dem
genannten Chip mit den Fingern der genannten ersten Gruppe
von Fingern (16) verbinden, indem die genannte erste
Gruppe von Kabeln zwischen den genannten entsprechenden
Kontaktstellen und der genannten ersten Gruppe von Fingern
direkt befestigt wird;
Bereitstellung einer zweiten Gruppe von Kabelmitteln (22),
die die dazugehörigen Kontaktstellen auf dem genannten
Chip mit den genannten zweiten Fingern (18) verbinden,
wobei die genannte zweite Gruppe von Kabelmitteln an den
entgegengesetzten Enden jeweils an einer Kontaktstelle auf
dem genannten Chip und ein zweiter Finger zwischen den
Enden an einem Befestigungsbereich befestigt wird;
und danach Einkapselung des genannten Chips auf dem
genannten befestigten Bereich des genannten Chips auf den
genannten Fingern und dem genannten Befestigungsbereich,
dadurch charakterisiert, daß mindestens einer der
Befestigungsbereiche nicht auf die Kontaktstelle und den
zweiten Finger, mit dem er verbunden ist, ausgerichtet
ist.
9. Das Verfahren gemäß Definition in Anspruch 10, bei dem die
genannten mittleren Befestigungsbereiche auf einer
einheitlichen dielektrischen Struktur bereitgestellt
werden, und bei dem die genannte einheitliche
dielektrische Struktur an der genannten ersten Gruppe von
Fingern befestigt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/697,827 US5168368A (en) | 1991-05-09 | 1991-05-09 | Lead frame-chip package with improved configuration |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69226398D1 DE69226398D1 (de) | 1998-09-03 |
DE69226398T2 true DE69226398T2 (de) | 1999-03-25 |
Family
ID=24802735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69226398T Expired - Fee Related DE69226398T2 (de) | 1991-05-09 | 1992-04-29 | Halbleiterchip-Verpackung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5168368A (de) |
EP (1) | EP0513591B1 (de) |
JP (1) | JPH0712050B2 (de) |
DE (1) | DE69226398T2 (de) |
Families Citing this family (146)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2257827B (en) * | 1991-07-17 | 1995-05-03 | Lsi Logic Europ | Support for semiconductor bond wires |
JP2917607B2 (ja) * | 1991-10-02 | 1999-07-12 | セイコーエプソン株式会社 | 半導体装置用リードフレーム |
JP2809945B2 (ja) * | 1992-11-05 | 1998-10-15 | 株式会社東芝 | 半導体装置 |
WO1994025979A1 (en) * | 1993-04-30 | 1994-11-10 | Lsi Logic Corporation | Integrated circuit with lead frame package having internal power and ground busses |
US5561086A (en) * | 1993-06-18 | 1996-10-01 | Lsi Logic Corporation | Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches |
US5501003A (en) * | 1993-12-15 | 1996-03-26 | Bel Fuse Inc. | Method of assembling electronic packages for surface mount applications |
US5444303A (en) * | 1994-08-10 | 1995-08-22 | Motorola, Inc. | Wire bond pad arrangement having improved pad density |
US5498901A (en) * | 1994-08-23 | 1996-03-12 | National Semiconductor Corporation | Lead frame having layered conductive planes |
JP2820645B2 (ja) * | 1994-08-30 | 1998-11-05 | アナム インダストリアル カンパニー インコーポレーティド | 半導体リードフレーム |
US5650660A (en) * | 1995-12-20 | 1997-07-22 | Intel Corp | Circuit pattern for a ball grid array integrated circuit package |
US5818102A (en) * | 1995-12-29 | 1998-10-06 | Lsi Logic Corporation | System having integrated circuit package with lead frame having internal power and ground busses |
JPH1050750A (ja) * | 1996-07-30 | 1998-02-20 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
US6008532A (en) * | 1997-10-23 | 1999-12-28 | Lsi Logic Corporation | Integrated circuit package having bond fingers with alternate bonding areas |
JP3042613B2 (ja) * | 1997-11-27 | 2000-05-15 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US7112474B1 (en) | 1998-06-24 | 2006-09-26 | Amkor Technology, Inc. | Method of making an integrated circuit package |
US7005326B1 (en) | 1998-06-24 | 2006-02-28 | Amkor Technology, Inc. | Method of making an integrated circuit package |
US7030474B1 (en) | 1998-06-24 | 2006-04-18 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US7332375B1 (en) | 1998-06-24 | 2008-02-19 | Amkor Technology, Inc. | Method of making an integrated circuit package |
US6893900B1 (en) | 1998-06-24 | 2005-05-17 | Amkor Technology, Inc. | Method of making an integrated circuit package |
US7071541B1 (en) | 1998-06-24 | 2006-07-04 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US6448633B1 (en) * | 1998-11-20 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant |
US6153506A (en) * | 1999-03-08 | 2000-11-28 | Lucent Technologies Inc. | Integrated circuit having reduced probability of wire-bond failure |
KR100403142B1 (ko) * | 1999-10-15 | 2003-10-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
KR20010037247A (ko) * | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
KR100526844B1 (ko) * | 1999-10-15 | 2005-11-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
US6580159B1 (en) | 1999-11-05 | 2003-06-17 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
US20070176287A1 (en) * | 1999-11-05 | 2007-08-02 | Crowley Sean T | Thin integrated circuit device packages for improved radio frequency performance |
US6847103B1 (en) | 1999-11-09 | 2005-01-25 | Amkor Technology, Inc. | Semiconductor package with exposed die pad and body-locking leadframe |
KR100421774B1 (ko) | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
US6639308B1 (en) * | 1999-12-16 | 2003-10-28 | Amkor Technology, Inc. | Near chip size semiconductor package |
KR20010064907A (ko) * | 1999-12-20 | 2001-07-11 | 마이클 디. 오브라이언 | 와이어본딩 방법 및 이를 이용한 반도체패키지 |
TW437024B (en) | 2000-01-20 | 2001-05-28 | Advanced Semiconductor Eng | Ball grid array semiconductor package and its substrate |
KR100583494B1 (ko) * | 2000-03-25 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US6225685B1 (en) | 2000-04-05 | 2001-05-01 | Advanced Micro Devices, Inc. | Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins |
US7042068B2 (en) * | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
US6326235B1 (en) * | 2000-05-05 | 2001-12-04 | Amkor Technology, Inc. | Long wire IC package fabrication method |
US6429515B1 (en) | 2000-05-05 | 2002-08-06 | Amkor Technology, Inc. | Long wire IC package |
IT1317559B1 (it) * | 2000-05-23 | 2003-07-09 | St Microelectronics Srl | Telaio di supporto per chip avente interconnessioni a bassa resistenza. |
US6531784B1 (en) | 2000-06-02 | 2003-03-11 | Amkor Technology, Inc. | Semiconductor package with spacer strips |
US7199477B1 (en) * | 2000-09-29 | 2007-04-03 | Altera Corporation | Multi-tiered lead package for an integrated circuit |
KR20020058209A (ko) * | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | 반도체패키지 |
KR100731007B1 (ko) * | 2001-01-15 | 2007-06-22 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
US6967395B1 (en) | 2001-03-20 | 2005-11-22 | Amkor Technology, Inc. | Mounting for a package containing a chip |
KR100393448B1 (ko) | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
KR100369393B1 (ko) * | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
US6597059B1 (en) | 2001-04-04 | 2003-07-22 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package |
US7045883B1 (en) | 2001-04-04 | 2006-05-16 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package and method of making same |
US7064009B1 (en) | 2001-04-04 | 2006-06-20 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package and method of making same |
US7485952B1 (en) | 2001-09-19 | 2009-02-03 | Amkor Technology, Inc. | Drop resistant bumpers for fully molded memory cards |
US6900527B1 (en) | 2001-09-19 | 2005-05-31 | Amkor Technology, Inc. | Lead-frame method and assembly for interconnecting circuits within a circuit module |
US6630726B1 (en) | 2001-11-07 | 2003-10-07 | Amkor Technology, Inc. | Power semiconductor package with strap |
US6686651B1 (en) * | 2001-11-27 | 2004-02-03 | Amkor Technology, Inc. | Multi-layer leadframe structure |
US6908843B2 (en) * | 2001-12-28 | 2005-06-21 | Texas Instruments Incorporated | Method and system of wire bonding using interposer pads |
US6798046B1 (en) * | 2002-01-22 | 2004-09-28 | Amkor Technology, Inc. | Semiconductor package including ring structure connected to leads with vertically downset inner ends |
US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
US7190062B1 (en) | 2004-06-15 | 2007-03-13 | Amkor Technology, Inc. | Embedded leadframe semiconductor package |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
US7361533B1 (en) | 2002-11-08 | 2008-04-22 | Amkor Technology, Inc. | Stacked embedded leadframe |
US6847099B1 (en) | 2003-02-05 | 2005-01-25 | Amkor Technology Inc. | Offset etched corner leads for semiconductor package |
US6750545B1 (en) | 2003-02-28 | 2004-06-15 | Amkor Technology, Inc. | Semiconductor package capable of die stacking |
US6927483B1 (en) | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
US7001799B1 (en) | 2003-03-13 | 2006-02-21 | Amkor Technology, Inc. | Method of making a leadframe for semiconductor devices |
US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
US7095103B1 (en) | 2003-05-01 | 2006-08-22 | Amkor Technology, Inc. | Leadframe based memory card |
US7008825B1 (en) | 2003-05-27 | 2006-03-07 | Amkor Technology, Inc. | Leadframe strip having enhanced testability |
US6897550B1 (en) | 2003-06-11 | 2005-05-24 | Amkor Technology, Inc. | Fully-molded leadframe stand-off feature |
AU2003252015A1 (en) * | 2003-07-14 | 2005-03-07 | Alpha And Omega Semiconductor, Inc. | Integrated circuit package for semiconductor devices with improved electric resistance and inductance |
US7245007B1 (en) | 2003-09-18 | 2007-07-17 | Amkor Technology, Inc. | Exposed lead interposer leadframe package |
US6921967B2 (en) * | 2003-09-24 | 2005-07-26 | Amkor Technology, Inc. | Reinforced die pad support structure |
US7138707B1 (en) | 2003-10-21 | 2006-11-21 | Amkor Technology, Inc. | Semiconductor package including leads and conductive posts for providing increased functionality |
US7144517B1 (en) | 2003-11-07 | 2006-12-05 | Amkor Technology, Inc. | Manufacturing method for leadframe and for semiconductor package using the leadframe |
US7211879B1 (en) | 2003-11-12 | 2007-05-01 | Amkor Technology, Inc. | Semiconductor package with chamfered corners and method of manufacturing the same |
US7057268B1 (en) | 2004-01-27 | 2006-06-06 | Amkor Technology, Inc. | Cavity case with clip/plug for use on multi-media card |
US7091594B1 (en) | 2004-01-28 | 2006-08-15 | Amkor Technology, Inc. | Leadframe type semiconductor package having reduced inductance and its manufacturing method |
US6929485B1 (en) | 2004-03-16 | 2005-08-16 | Agilent Technologies, Inc. | Lead frame with interdigitated pins |
US20080003722A1 (en) * | 2004-04-15 | 2008-01-03 | Chun David D | Transfer mold solution for molded multi-media card |
US20060006526A1 (en) * | 2004-07-06 | 2006-01-12 | Coronati John M | Thermal interposer for cooled electrical packages |
US7202554B1 (en) | 2004-08-19 | 2007-04-10 | Amkor Technology, Inc. | Semiconductor package and its manufacturing method |
US7323765B2 (en) * | 2004-10-13 | 2008-01-29 | Atmel Corporation | Die attach paddle for mounting integrated circuit die |
US7217991B1 (en) | 2004-10-22 | 2007-05-15 | Amkor Technology, Inc. | Fan-in leadframe semiconductor package |
WO2007018473A1 (en) * | 2005-08-05 | 2007-02-15 | Infineon Technologies Ag | Leadframe and semiconductor package |
JP2007088378A (ja) * | 2005-09-26 | 2007-04-05 | Mitsubishi Electric Corp | 半導体モールドパッケージ |
US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
TW200744183A (en) * | 2006-05-16 | 2007-12-01 | Chipmos Technologies Inc | Integrated circuit package and multi-layer leadframe utilized |
US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
TWI310979B (en) * | 2006-07-11 | 2009-06-11 | Chipmos Technologies Shanghai Ltd | Chip package and manufacturing method threrof |
US20080079124A1 (en) * | 2006-10-03 | 2008-04-03 | Chris Edward Haga | Interdigitated leadfingers |
US7687893B2 (en) * | 2006-12-27 | 2010-03-30 | Amkor Technology, Inc. | Semiconductor package having leadframe with exposed anchor pads |
US7829990B1 (en) | 2007-01-18 | 2010-11-09 | Amkor Technology, Inc. | Stackable semiconductor package including laminate interposer |
US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
US8258609B2 (en) * | 2007-03-21 | 2012-09-04 | Stats Chippac Ltd. | Integrated circuit package system with lead support |
US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
US7875504B2 (en) * | 2007-09-25 | 2011-01-25 | Silverbrook Research Pty Ltd | Method of adhering wire bond loops to reduce loop height |
US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
US8754513B1 (en) * | 2008-07-10 | 2014-06-17 | Marvell International Ltd. | Lead frame apparatus and method for improved wire bonding |
US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
US8184453B1 (en) * | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
US8450841B2 (en) * | 2011-08-01 | 2013-05-28 | Freescale Semiconductor, Inc. | Bonded wire semiconductor device |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
US9754861B2 (en) * | 2014-10-10 | 2017-09-05 | Stmicroelectronics Pte Ltd | Patterned lead frame |
US10971478B2 (en) * | 2016-12-30 | 2021-04-06 | Intel Corporation | Interposer design in package structures for wire bonding applications |
US10109563B2 (en) | 2017-01-05 | 2018-10-23 | Stmicroelectronics, Inc. | Modified leadframe design with adhesive overflow recesses |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0078606A3 (de) * | 1981-11-02 | 1985-04-24 | Texas Instruments Incorporated | Halbleiterzusammenbau mit Drahtträger |
JPS6092646A (ja) * | 1983-10-27 | 1985-05-24 | Toshiba Corp | 二層構造リ−ドフレ−ム |
JPS60176245A (ja) * | 1984-02-23 | 1985-09-10 | Toshiba Corp | ワイヤボンデイング方法 |
JPS6182439A (ja) * | 1984-09-29 | 1986-04-26 | Toshiba Corp | 半導体装置 |
US4808050A (en) * | 1984-12-10 | 1989-02-28 | Sps Technologies, Inc. | Vibration resistant fasteners |
JPS61237459A (ja) * | 1985-04-12 | 1986-10-22 | Sumitomo Electric Ind Ltd | 半導体装置用リ−ドフレ−ム |
JPS622628A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 半導体装置 |
JPS6294967A (ja) * | 1985-10-21 | 1987-05-01 | Nec Corp | リ−ドフレ−ム |
US4754317A (en) * | 1986-04-28 | 1988-06-28 | Monolithic Memories, Inc. | Integrated circuit die-to-lead frame interconnection assembly and method |
JPS6336714U (de) * | 1986-08-27 | 1988-03-09 | ||
JPS6392047A (ja) * | 1986-10-06 | 1988-04-22 | Rohm Co Ltd | 半導体用リ−ドフレ−ム |
JPH045524Y2 (de) * | 1986-11-25 | 1992-02-17 | ||
JPS6389418U (de) * | 1986-11-29 | 1988-06-10 | ||
JPH01312866A (ja) * | 1988-06-10 | 1989-12-18 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
JPH02281647A (ja) * | 1989-04-21 | 1990-11-19 | Nec Corp | 集積回路 |
JPH0322445A (ja) * | 1989-06-19 | 1991-01-30 | Nec Corp | 混成集積回路 |
US4989069A (en) * | 1990-01-29 | 1991-01-29 | Motorola, Inc. | Semiconductor package having leads that break-away from supports |
-
1991
- 1991-05-09 US US07/697,827 patent/US5168368A/en not_active Expired - Lifetime
-
1992
- 1992-03-24 JP JP4065898A patent/JPH0712050B2/ja not_active Expired - Lifetime
- 1992-04-29 DE DE69226398T patent/DE69226398T2/de not_active Expired - Fee Related
- 1992-04-29 EP EP92107330A patent/EP0513591B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0513591A3 (en) | 1993-07-21 |
EP0513591A2 (de) | 1992-11-19 |
US5168368A (en) | 1992-12-01 |
JPH0629341A (ja) | 1994-02-04 |
EP0513591B1 (de) | 1998-07-29 |
DE69226398D1 (de) | 1998-09-03 |
JPH0712050B2 (ja) | 1995-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69226398T2 (de) | Halbleiterchip-Verpackung | |
DE4207198C2 (de) | Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung | |
DE4301915C2 (de) | Mehrfachchip-Halbleitervorrichtung | |
DE19747105B4 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE19755954B4 (de) | Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür | |
DE69413602T2 (de) | Halbleiteranordnung und Herstellungsverfahren | |
EP0162149B1 (de) | Elektrischer Kondensator als Chip-Bauelement | |
DE19507573C2 (de) | Leiterstruktur für ein Halbleitergehäuse und Halbleitergehäuse mit einer solchen Leiterstruktur | |
DE69528960T2 (de) | Leiterrahmen mit mehreren leitenden schichten | |
DE69735361T2 (de) | Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür | |
DE4230187B4 (de) | Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit | |
DE69621851T2 (de) | Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern | |
DE3913221A1 (de) | Halbleiteranordnung | |
DE69534483T2 (de) | Leiterrahmen und Halbleiterbauelement | |
DE4126043C2 (de) | Gekapseltes Halbleiterbauelement | |
DE4400341A1 (de) | Halbleitervorrichtung | |
EP2775311A2 (de) | Stromsensor | |
DE19640225A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE4309186A1 (de) | Halbleitereinrichtung | |
DE2542518A1 (de) | Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen | |
DE69216452T2 (de) | Halbleiteranordnung mit elektromagnetischer Abschirmung | |
DE69737320T2 (de) | Halbleitervorrichtung | |
DE102020108851A1 (de) | Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses | |
DE3428881A1 (de) | Verfahren zum herstellen einer integrierten schaltungsvorrichtung | |
DE19651549B4 (de) | Anschlußrahmen und Chipgehäuse |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |