JPH0712050B2 - 半導体チップパッケージ及びその形成方法 - Google Patents

半導体チップパッケージ及びその形成方法

Info

Publication number
JPH0712050B2
JPH0712050B2 JP4065898A JP6589892A JPH0712050B2 JP H0712050 B2 JPH0712050 B2 JP H0712050B2 JP 4065898 A JP4065898 A JP 4065898A JP 6589892 A JP6589892 A JP 6589892A JP H0712050 B2 JPH0712050 B2 JP H0712050B2
Authority
JP
Japan
Prior art keywords
fingers
chip
semiconductor chip
finger
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4065898A
Other languages
English (en)
Other versions
JPH0629341A (ja
Inventor
ジョン、ガウ、ザ、サード
リチャード、ウィリアム、ノス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0629341A publication Critical patent/JPH0629341A/ja
Publication of JPH0712050B2 publication Critical patent/JPH0712050B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体チップのパッケー
ジ実装化に関し、より詳細にはリードフレームを用いて
半導体チップがそのリードフレームの一部と共にカプセ
ルに入れられ上記リードフレームがチップ上の回路構成
と電気的に接続される半導体チップのパッケージ実装化
に関する。
【０００２】
【従来の技術】半導体チップの現在のパッケージ実装技
術には様々なリードフレームパッケージ実装方式があ
る。このようなリードフレームパッケージ実装では、銅
などの導電性材料のシートに穴を空けたり食刻したり、
他の場合、半導体チップに形成されたパッドに取付け可
能である複数のフィンガをもつように形成される。穴空
けや食刻技術の代わりにフィンガを密接に隔置される方
法はリードフレーム材料の厚みにより制限される。最終
的なモジュールをパネル（カードまたはボード）に以後
の組立て処理で取付けるために必要な脆弱性と平面性と
いう要件により、この材料を薄くするには実さい面で制
限がある。これは、リードフレームの厚みは、このリー
ドフレームの金属の選択に応じて一般に１０１μｍない
し２５４μｍ（４ないし１０ミル）の範囲であることを
示す。チップパッドはチップの回路構成への入出力端、
接地および電圧リードを備えている。ある型のリードフ
レームパッケージ実装では、フィンガが直接にチップ上
の接触パッドに接着される。しかし、半導体チップのサ
イズが減少するにもかかわらず、回路構成の量が維持さ
れたり増大して入出力パッドの数が維持されたり増加さ
れたりするので、必要な信号およびフィンガ間の必要な
間隔など形態上の特徴を備えるように要求されるフィン
ガの物理サイズは、様々な入出力端、チップ上の電圧お
よび接地接続に必要なすべてのフィンガをチップに直接
接着するのが不可能な大きさとなる。
【０００３】フィンガのサイズ面の制限を克服する技術
は、チップを取り巻くリードフレームの内部周縁の十分
大きな外面形態をそなえるチップの各端部から実質的な
距離をおいてフィンガが終端して、入出力、電圧および
接地パッドに接続する必要な数のフィンガの形成を可能
にするようにリードフレームを形成することである。チ
ップの入出力パッドは、チップ上のパッド間で電気的に
相互接続されたリードワイヤや半田付けや他の電気接着
手段によりフィンガに継ぎ合わされる。この種の接続
は、比較的短い距離（すなわち、最高約２．５４ｍｍ
（１００ミル）にたいして適切である。しかし、より長
い距離（５．０８ｍｍ（２００ミル）に接近する距離）
では、この種の接続には様々な欠点がある。
【０００４】ある欠点は、チップ、リードフレームおよ
び接続子ワイヤがプラスチックカプセルに成型されて最
終的な構造を形成するカプセル封入処理中に現われる。
この成型またはカプセル封入動作中に、粘着性のあるプ
ラスチックが、チップ、リードフレームおよび接続ワイ
ヤの周りに流される。この成型またはカプセル化中で発
生する現象の１つは、「ワイヤ掃引」とか「ワイヤ乱
れ」として知られているものである。これは、ワイヤに
対抗する比較的粘着性のあるカプセル化流により生成さ
れた力により特徴付けられる。この力により、ワイヤが
チップまたはフィンガをもつそれらの接続部を壊した
り、しばしば、ワイヤが互いに短くなるかまたは望まし
くない容量や他の問題を引き起こすほど密接してしまう
ことになる。
【０００５】フィンガとチップにリードワイヤを接続す
る他の欠点は、接続を形成するのに必要なワイヤの長さ
により誘導されインダクタンスが増大することである。
これらの欠点に加えて、従来のリードフレーム接着がさ
らに制限される。この欠点は、各フィンガがそれが接続
されるチップ上の特定の接続パッドと一列に整合する要
件により特徴付けられる。他の方法で表現すると、この
制限が示すことは、チップ上のパッドは、それらがチッ
プ上に配置されているのと同じ順序でリードフレーム上
のフィンガに接続されてなければならない。すなわち、
フィンガに直接整合しないパッドにフィンガを交差して
接続させることがない。
【０００６】ワイヤを接続することによりリードフレー
ムのフィンガをチップに接続する方法について改良する
提案が従来いくつも出されている。こうした提案では、
たとえば、特開昭６２ー９４９６７号と特開昭６１ー２
３７４５９号である。これらの参照文献はどちらもリー
ドフレームのフィンガに接続されたチップを示してお
り、絶縁膜がチップとフィンガの間に挿入され、ワイヤ
がチップのパッドから絶縁膜の導電性パッドに接着さ
れ、次の工程で絶縁膜の導電性パッドからフィンガに接
着される。特開昭６１−８２４３９号には、同様な構成
が示されているが、ただし、中間部分に電気的に接着さ
れている２つのワイヤ以外のこの構造では、単一ワイヤ
がループ化されて、中間部分への接着剤により物理的に
接続され、フィンガ上に保持される。テキサスインスト
ルメント社の欧州特許出願００７８６０６号は、チップ
パッドをリードフレームフィンガに接着する技術を示し
ており、単一ワイヤはチップパッドとフィンガに接続さ
れて、絶縁支持部によりその両端の間で支持される。
【０００７】
【発明が解決しようとする課題】上記の４つの参照文献
は、ワイヤの支持されてない部分の長さが、チップ上の
パッドからフィンガに到る単一ループと比べて短くなる
という点において「ワイヤ掃引」や「ワイヤ乱れ」の問
題を論じている。しかし、長いワイヤ長により引き起こ
されたインダクタンスの増大の問題は論じていない。さ
らに、これらの文献は交差を教唆することも可能にする
こともないし、どの文献においても特定のフィンガをチ
ップ上の整合パッドに接続する必要がある。
【０００８】
【課題を解決するための手段】本発明によると、改良型
カプセル封入半導体チップおよびリードフレームパッケ
ージおよびそのパッケージを形成する方法が提供され
る。半導体チップはその上に複数の入出力パッドをも
つ。リードフレームは互いに交差指型状態で延長したフ
ィンガの第１組または第２組を備えており、各組ともチ
ップの周りの内方および外方端部を持っている。フィン
ガの第１組は、チップから第１距離分を離して終端する
内方端部をもち、フィンガの第２組は、チップから第１
距離より長い第２距離分を離して終端する内方端部をも
つ。第１組のワイヤはチップ上の各パッドを第１組のフ
ィンガのそれぞれの内方端部に直接接続させる。第２組
のワイヤは、チップの各パッドを第２フィンガに接続
し、前記第２組のワイヤのそれぞれのワイヤは、各パッ
ドから中間接着領域に延在する第１部分と中間接着領域
から第２組のワイヤ上のフィンガの１つに延在する第２
部分をもっている。プラスチックカプセル封入手段は、
前記フィンガとワイヤのチップと内方端部を包囲する。
【０００９】この構成によりフィンガの１組がチップに
密接して配置可能であり、フィンガの第２組がチップの
パッドに直接接着可能である第１組とともにチップから
離されるようにすることが可能である。第１組のワイヤ
が延在する距離は、「ワイヤ掃引」や「ワイヤ乱れ」が
問題にならないほど短いが、チップからもっと離れて隔
置された第２組のフィンガがワイヤに接続され、その第
２組のフィンガは２つの部分をもち、それらの端部の間
で接着されて、「ワイヤ掃引」や「ワイヤ乱れ」の問題
を克服する。何本かのフィンガは密接なので、フィンガ
のすべてがチップからかなり距離をおいている従来技術
と比べて、ワイヤが引き起こすインダクタンスが減少す
る。さらに、中間部分での接続のため、交差が実施可能
である。すなわち、フィンガは、複数組の異なる長さの
フィンガを利用する中間接着の構成のためにフィンガの
向かいにはないパッドに接続できる。
【００１０】
【実施例】図面を参照すると、図示のように、半導体チ
ップ１０が本発明によるリードフレーム１２上に取付け
られている。チップ１０は、その周縁に隔置された接点
パッド１４ａ、１４ｂ．．．１４ｎをもち、それらの接
点パッドはチップ上の回路構成（図示せず）に接続され
ている。必要な入出力信号および接地平面接続とパワー
平面接続がチップ上の接点パッドに形成されて、論理ま
たはメモリチップとしての機能するチップ性能のために
必要な入出力信号と動作電圧が供給される。必要な入出
力信号および電圧および接地レベルは、以下に記載され
る様々な接点フィンガをもつリードフレーム１２から供
給される。リードフレーム１２は、上にチップ１０が取
付けられているフラグまたはチップ接着パッド部分１
３、第１組フィンガ１６ａ、１６ｂ、．．．、１６ｎお
よび第２組フィンガ１８ａ、１８ｂ、．．．．１８ｎを
含む。この２つの組のフィンガ１６と１８は共通平面に
あり交差指型になっており、組１６のフィンガは組１８
のフィンガの端末を越えてチップ１０の極めて近くに到
る。好ましくは、フィンガ１６の組の各フィンガは、以
下に述べるようにそれらが接続されているチップの端部
から２．５４ｍｍ（１００ミル）未満の距離までのび
る。
【００１１】フィンガ１８の組のフィンガの端部は、フ
ィンガ１６よりもチップからの離れて隔置されている。
これは通常２．５４ｍｍ（１００ミル）より長い距離で
あり、５．０８ｍｍ（２００ミル）にもなる。上記に示
したように、チップ接続からのフィンガの間隔が２．５
４ｍｍ（１００ミル）又はそれ以下である場合、カプセ
ル封入を行なったときワイヤの単一ループが「ワイヤ掃
引」や「ワイヤ乱れ」をさほどこうむらなければそのル
ープはふつう適正である。しかし、フィンガが２．５４
ｍｍ（１００ミル）以上、たとえば、５．０８ｍｍ（２
００ミル）隔置されていると、支持のないワイヤの単一
ループまたは張りは「ワイヤ掃引」や「ワイヤ乱れ」を
こうむることになる。さらに、ワイヤが長くなると、構
造のインダクタンスがかなり増える。さらに、半導体チ
ップ実装に通常必要なフィンガの厚みと幅と間隔では、
形態上の制限からフィンガ組１６と１８のすべてをチッ
プに接近させ（すなわち、２．５４ｍｍ（１００ミル）
以内）ることは不可能である。しかし、フィンガを組合
わせてそれらの半分がチップからの５．０８ｍｍ（２０
０ミル）の距離まで延びることにより、適切な電気特性
のために必要なフィンガの幅と間隔を維持しながら、噛
み合わさったフィンガの他の半分がより密接になりう
る。さらに、以下に記載するようにフィンガに対するワ
イヤの交差構成が望ましい場合には距離に関わらず上記
の構成は望ましい。
【００１２】これらの接続を形成するには、第１組ワイ
ヤ２０ａ、２０ｂ、．．．２０ｎがパッド１４ａ、１４
ｂ、．．．１４ｎと第１組フィンガ１６ａ、１６
ｂ、．．．１６ｎの間で直接接続される。第２組ワイヤ
２２ａ、２２ｂ、．．．２２ｎは、パッド１４ａ、１４
ｂ、．．．１４ｎと第２組フィンガ１８ａ、１８
ｂ、．．．１８ｎの間に接続される。しかし、この接続
は、ピアまたはブリッジ２４により形成される。このピ
アまたはブリッジ２４は、本実施例では、第１組フィン
ガ１６に接着されそれらの端部から隔置されているポリ
イミドまたはエポキシなどの誘電材料から形成された連
続リングである。ピア２４は、銅などから形成されるの
が好ましい隔置された状態にあり金属被覆された連続す
るパッド２６ａ、２６ｂ、．．．２６ｎをもち、第２組
ワイヤ２２ａ、２２ｂ、．．．２２ｎは金属パッド２６
ａ、２６ｂ、．．．２６ｎに冶金方法によりスティッチ
ボンディングされ、堅牢な支持を形成し、そのため第２
組ワイヤ２２ａ、２２ｂ、．．．２７ｎで２つのループ
２７ａ、２７ｂ、．．．２７ｎを形成する。各ループ２
７、２８は、５．０８ｍｍ（２００ミル）より短いのが
好ましい。冶金接着が望ましくないし必要とされない理
由がある場合、非導電性接着剤を使用して、第２組ワイ
ヤをそれらの両端の中間で接着する。こうした場合、接
着領域は隔置される必要はないが、必要なら連続接着リ
ングでもよい。
【００１３】中間部接着により、ワイヤ掃引をこうむる
５．０８ｍｍ（２００ミル）もの長さの支持されてない
ループは解消される。さらに、第２フィンガの位置でフ
ィンガのすべてが終わるようにするよりは、それらの半
分をチップにさらに近づけて、ワイヤ接続の少なくとも
半分の長さを削減し、それによりインピーダンスを減ら
すことができる。
【００１４】ピアをワイヤに接着することの他の利点が
図２の左側に示してある。そこには、チップ上のパッド
１４とフィンガ１８、２０の間で交差接続が形成されて
いることがわかる。すなわち、各フィンガをそれに一列
に並ぶようにパッドに接着する必要はなく、様々な形の
交差が可能になる。
【００１５】ピアまたはブリッジ２４は、好ましくはポ
リイミドエポキシ材料から形成される、ただし他の誘電
材料が使用されることもある。このピアは単一構造とし
て形成される。金属パッド２６は、銅または類似の金属
で形成するのが好ましい。接着に使用される好ましいワ
イヤは金ワイヤである。パッド２６は当然のことなが
ら、ワイヤ２２ａ、２２ｂ、．．．２２ｎが互いに絶縁
されるように隔置されてなければならない。しかし、異
なる材料がワイヤに選択されると、異なる材料がパッド
にも選択できる。パッドとワイヤの重要な要件は、パッ
ドとワイヤが互いに接着可能になるように選択されるこ
ととその接着がその後の成型を実行する問に強力な接着
力を維持することである。当然に、パッド２６は、それ
らが成型中に引き出されないようにピアに堅牢に接着さ
れなければならない。多種類のポリイミドまたは他の材
料の誘電膜が、スパッタリング、メッキまたは圧延技術
により金属被覆されエッチングで個別に分離され、上記
の基準を満たしている。これらの膜は直接接着剤により
接着可能であるか又は隣接するワイヤの間隔を調整する
よう成型ピア上に形成できる。ピアまたは接着剤の熱設
定樹脂を利用すると、金属の個別分離の必要性がなくな
るのは、すべて当技術では周知である。さらに、第２組
ワイヤ２２ａ、２２ｂ、．．．２２ｎは、それらの端部
の中間でスティッチボンディングして単一ワイヤとして
形成される以外に、２つの個別ワイヤとして形成でき
る。１つのワイヤはチップ接続パッド１４から金属パッ
ド２６に架けられ、他のワイヤは金属パッド２６から各
フィンガ１８に架けられる。
【００１６】上記にも示したが、接着ピア２４は卵型ま
たは多角形の単一リング要素として形成されるのが望ま
しく、隔離された接着パッドがその上に形成され、ピア
はポリイミドまたはエポキシなどのプラスチックから形
成される。ポリイミドまたはエポキシは、周知の接着剤
を用いれば容易にフィンガ１８の頂部に接着でき、この
場合、構造面でさらに支持力が強くなる。さらに、こう
した構成は望ましい平面パターンでフィンガ１８を維持
するようにもなる。しかし、個々のフィンガまたはフィ
ンガのグループ１８に接着された複数の個別に分離され
た絶縁部材としてピアを形成できると考えることができ
る。他の構成は当業者には明らかであろう。
【００１７】さらに、この構成では、フィンガ１６と１
８の幅はほぼ同じであることに注意すべきである。した
がって、２つの長さが異なると、フィンガ間の間隔は、
たとえそれらのフィンガの半分が２．５４ｍｍ（１００
ミル）の距離まで接近しても５．０８ｍｍ（２００ミ
ル）の距離で隣接する２つのフィンガほど隣接しないよ
うにそのフィンガを維持することができる。これは、フ
ィンガ１６がフィンガ１８の端部を通ってチップに向か
って延在するときにフィンガ１６が互いに収束可能な特
定の幾何形態により実施される。
【００１８】さらに、フィンガ１６の端部の距離はチッ
プからは均一ではないことに注意すべきである。ただ
し、望まれれば均一に形成することができる。しかし、
収束構成のために、フィンガが切れるのは、それらのフ
ィンガが導体の間の必要最小の距離まで延びたときまた
はチップ接着部分１３に許容可能な最も近くまで接近し
たときであり、それにより各パッド１４からのフィンガ
１６に形成されるワイヤ接続のそれぞれに対するフィン
ガの長さを最短の距離にすることができる。
【００１９】すべてのパッド１４がそれらの各フィンガ
１６又は１８に接続されると、リードフレームを形成す
るチップおよび接続フィンガが、従来の手段によりエポ
キシなどのプラスチックにカプセル封入される。様々の
型の従来の成型マシンがカプセル封入に利用できる。た
とえば、オランダのＦＩＣＯ社により製造された様々な
形式の成型マシン（たとえば１４０、２８０、４８０お
よび最高レベルの１００）が使用でき、適切な成型を利
用して望ましい最終製品を作ることができる。１９８９
年に出版されたＡＳＭ電子材料ハンドブックＶｏｌ．１
の第４７２と４７３頁に、本発明を実施するのに利用で
きる成型技術が記載されている。上記のようにワイヤ長
が短いので、成型プラスチックによる「ワイヤ掃引」ま
たは「ワイヤ乱れ」は重要な問題ではなくなる。本発明
の好ましい実施例が図面を参照にして記載されてきた
が、添付の請求の範囲で限定されている本発明の範囲か
ら逸脱することなく様々な適用や修正を実行できる。
【００２０】
【発明の効果】本発明によればワイヤ長が長くなること
によるインダクタンス増大を解消するとともに、「ワイ
ヤ掃引」や「ワイヤ乱れ」を引き起こさないようにする
ことができる。
【図面の簡単な説明】
【図１】本発明によるリードフレームに取付けられた半
導体チップを示す概略的な平面図。
【図２】チップパッドとフィンガの間のワイヤの相互接
続を示すリードフレームとチップの一部の、図１から拡
大された部分平面図。
【図３】図２の線３−３により指定された面にほぼ添っ
て切り取られた断面図。
【図４】図２の線４−４により指定された面にほぼ添っ
て切り取られた断面図。
【符号の説明】
１０ 半導体チップ １２ リードフレーム １４ 接点パッド １６，１８ フィンガ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】上部に複数の入出力パッドをもつ半導体チ
    ップと、 各組が前記チップを囲む内方端を有する、交差指型の延
    びた第１組と第２組のフィンガと、 前記第１組のフィンガ上に絶縁されて配置され、前記第
    ２組のフィンガの内方端と前記第１組のフィンガの内方
    端の間におかれた中間接着領域と、 前記第１組のフィンガのフィンガに前記チップ上の各パ
    ッドを直接接続する第１組のワイヤ手段と、 各々が各パッドから接着領域に延びた第１部分と前記接
    着領域から前記第２組のフィンガの１つまで延びた第２
    部分を有する、前記第２組のフィンガに前記チップ上の
    各パッドを接続する第２組のワイヤ手段と、 前記チップ、前記フィンガの前記内方端および前記ワイ
    ヤ手段を囲むプラスチック製のカプセル封じ手段と、 を備え、前記第１組のフィンガの内方端は前記チップか
    らの第１の距離にあり、 前記第２組のフィンガの内方端は前記チップから前記第
    １の距離より長い第２距離にあることを特徴とする半導
    体チップパッケージ。
  2. 【請求項２】前記中間接着領域は、誘電材料から構成さ
    れ前記第１組のフィンガ上に取付けられその上に配置さ
    れた接着領域を有する請求項１記載の半導体チップパッ
    ケージ。
  3. 【請求項３】前記第２組のフィンガに接続されたワイヤ
    手段はそれぞれ、両端部の中間で前記接着領域に接着さ
    れた一体型ワイヤから構成される請求項１記載の半導体
    チップパッケージ。
  4. 【請求項４】前記第１組のフィンガのフィンガが、前記
    第２組のフィンガの端部と前記チップ間の領域で互いに
    集中する請求項１記載の半導体チップパッケージ。
  5. 【請求項５】前記交差指型のフィンガがほぼ同一平面上
    にある請求項１記載の半導体チップパッケージ。
  6. 【請求項６】前記ワイヤ手段は、前記中間接着領域に冶
    金的方法で接着されている請求項１記載の半導体チップ
    パッケージ。
  7. 【請求項７】上部に複数の入出力パッドを持つ半導体チ
    ップを形成し、 第１組と第２組の交差指型の隔置されたフィンガをも
    ち、各フィンガが前記チップを囲む内方端をもつよう構
    成されるリードフレームを形成し、 前記チップからの第１距離で前記第１組のフィンガの内
    方端を終端させ、前記チップからの前記第１距離より長
    い第２距離で前記第２組のフィンガの内方端を終端さ
    せ、 前記第１組のフィンガ上に絶縁状態で配置され、前記第
    ２組のフィンガの内方端と前記第１組のフィンガの内方
    端の間に配置される中間接着領域を形成し、 前記チップ上の各パッドを前記第１組のフィンガの対応
    するフィンガに直接接続する第１組のワイヤ手段を形成
    し、 両端部が前記チップ上のパッドに接着され、その両端部
    の中間で接着領域に接着させることにより前記チップ上
    の各パッドを前記第２組のフィンガに接続する第２組の
    ワイヤ手段を形成し、 その後、前記フィンガ上の前記チップの接着された領域
    での前記チップと前記接着領域をカプセル封じする工程
    を備えている半導体チップパッケージを形成する方法。
  8. 【請求項８】前記中間接着領域は一体の誘電体構造に形
    成され、前記一体の誘電体構造は前記第１組のフィンガ
    に接着される請求項７記載の方法。
  9. 【請求項９】前記第１組のフィンガは前記第２組のフィ
    ンガの内方端と前記チップ間で集中するように形成され
    る請求項７記載の方法。
JP4065898A 1991-05-09 1992-03-24 半導体チップパッケージ及びその形成方法 Expired - Lifetime JPH0712050B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US697827 1991-05-09
US07/697,827 US5168368A (en) 1991-05-09 1991-05-09 Lead frame-chip package with improved configuration

Publications (2)

Publication Number Publication Date
JPH0629341A JPH0629341A (ja) 1994-02-04
JPH0712050B2 true JPH0712050B2 (ja) 1995-02-08

Family

ID=24802735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4065898A Expired - Lifetime JPH0712050B2 (ja) 1991-05-09 1992-03-24 半導体チップパッケージ及びその形成方法

Country Status (4)

Country Link
US (1) US5168368A (ja)
EP (1) EP0513591B1 (ja)
JP (1) JPH0712050B2 (ja)
DE (1) DE69226398T2 (ja)

Families Citing this family (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2257827B (en) * 1991-07-17 1995-05-03 Lsi Logic Europ Support for semiconductor bond wires
JP2917607B2 (ja) * 1991-10-02 1999-07-12 セイコーエプソン株式会社 半導体装置用リードフレーム
JP2809945B2 (ja) * 1992-11-05 1998-10-15 株式会社東芝 半導体装置
WO1994025979A1 (en) * 1993-04-30 1994-11-10 Lsi Logic Corporation Integrated circuit with lead frame package having internal power and ground busses
US5561086A (en) * 1993-06-18 1996-10-01 Lsi Logic Corporation Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches
US5501003A (en) * 1993-12-15 1996-03-26 Bel Fuse Inc. Method of assembling electronic packages for surface mount applications
US5444303A (en) * 1994-08-10 1995-08-22 Motorola, Inc. Wire bond pad arrangement having improved pad density
US5498901A (en) * 1994-08-23 1996-03-12 National Semiconductor Corporation Lead frame having layered conductive planes
US5723899A (en) * 1994-08-30 1998-03-03 Amkor Electronics, Inc. Semiconductor lead frame having connection bar and guide rings
US5650660A (en) * 1995-12-20 1997-07-22 Intel Corp Circuit pattern for a ball grid array integrated circuit package
US5818102A (en) * 1995-12-29 1998-10-06 Lsi Logic Corporation System having integrated circuit package with lead frame having internal power and ground busses
JPH1050750A (ja) * 1996-07-30 1998-02-20 Nec Kyushu Ltd 半導体装置およびその製造方法
US6008532A (en) * 1997-10-23 1999-12-28 Lsi Logic Corporation Integrated circuit package having bond fingers with alternate bonding areas
JP3042613B2 (ja) * 1997-11-27 2000-05-15 日本電気株式会社 半導体装置およびその製造方法
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
US6153506A (en) * 1999-03-08 2000-11-28 Lucent Technologies Inc. Integrated circuit having reduced probability of wire-bond failure
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
TW437024B (en) 2000-01-20 2001-05-28 Advanced Semiconductor Eng Ball grid array semiconductor package and its substrate
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6225685B1 (en) 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6326235B1 (en) * 2000-05-05 2001-12-04 Amkor Technology, Inc. Long wire IC package fabrication method
US6429515B1 (en) 2000-05-05 2002-08-06 Amkor Technology, Inc. Long wire IC package
IT1317559B1 (it) * 2000-05-23 2003-07-09 St Microelectronics Srl Telaio di supporto per chip avente interconnessioni a bassa resistenza.
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US7199477B1 (en) * 2000-09-29 2007-04-03 Altera Corporation Multi-tiered lead package for an integrated circuit
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6686651B1 (en) * 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
US6908843B2 (en) * 2001-12-28 2005-06-21 Texas Instruments Incorporated Method and system of wire bonding using interposer pads
US6798046B1 (en) * 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
AU2003252015A1 (en) 2003-07-14 2005-03-07 Alpha And Omega Semiconductor, Inc. Integrated circuit package for semiconductor devices with improved electric resistance and inductance
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US6929485B1 (en) 2004-03-16 2005-08-16 Agilent Technologies, Inc. Lead frame with interdigitated pins
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US20060006526A1 (en) * 2004-07-06 2006-01-12 Coronati John M Thermal interposer for cooled electrical packages
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7323765B2 (en) * 2004-10-13 2008-01-29 Atmel Corporation Die attach paddle for mounting integrated circuit die
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
WO2007018473A1 (en) * 2005-08-05 2007-02-15 Infineon Technologies Ag Leadframe and semiconductor package
JP2007088378A (ja) * 2005-09-26 2007-04-05 Mitsubishi Electric Corp 半導体モールドパッケージ
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
TW200744183A (en) * 2006-05-16 2007-12-01 Chipmos Technologies Inc Integrated circuit package and multi-layer leadframe utilized
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
TWI310979B (en) * 2006-07-11 2009-06-11 Chipmos Technologies Shanghai Ltd Chip package and manufacturing method threrof
US20080079124A1 (en) * 2006-10-03 2008-04-03 Chris Edward Haga Interdigitated leadfingers
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US8258609B2 (en) * 2007-03-21 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with lead support
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7875504B2 (en) * 2007-09-25 2011-01-25 Silverbrook Research Pty Ltd Method of adhering wire bond loops to reduce loop height
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8754513B1 (en) 2008-07-10 2014-06-17 Marvell International Ltd. Lead frame apparatus and method for improved wire bonding
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) * 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8450841B2 (en) * 2011-08-01 2013-05-28 Freescale Semiconductor, Inc. Bonded wire semiconductor device
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9754861B2 (en) * 2014-10-10 2017-09-05 Stmicroelectronics Pte Ltd Patterned lead frame
US10971478B2 (en) * 2016-12-30 2021-04-06 Intel Corporation Interposer design in package structures for wire bonding applications
US10109563B2 (en) 2017-01-05 2018-10-23 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0078606A3 (en) * 1981-11-02 1985-04-24 Texas Instruments Incorporated A semiconductor assembly with wire support
JPS6092646A (ja) * 1983-10-27 1985-05-24 Toshiba Corp 二層構造リ−ドフレ−ム
JPS60176245A (ja) * 1984-02-23 1985-09-10 Toshiba Corp ワイヤボンデイング方法
JPS6182439A (ja) * 1984-09-29 1986-04-26 Toshiba Corp 半導体装置
US4808050A (en) * 1984-12-10 1989-02-28 Sps Technologies, Inc. Vibration resistant fasteners
JPS61237459A (ja) * 1985-04-12 1986-10-22 Sumitomo Electric Ind Ltd 半導体装置用リ−ドフレ−ム
JPS622628A (ja) * 1985-06-28 1987-01-08 Toshiba Corp 半導体装置
JPS6294967A (ja) * 1985-10-21 1987-05-01 Nec Corp リ−ドフレ−ム
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
JPS6336714U (ja) * 1986-08-27 1988-03-09
JPS6392047A (ja) * 1986-10-06 1988-04-22 Rohm Co Ltd 半導体用リ−ドフレ−ム
JPH045524Y2 (ja) * 1986-11-25 1992-02-17
JPS6389418U (ja) * 1986-11-29 1988-06-10
JPH01312866A (ja) * 1988-06-10 1989-12-18 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH02281647A (ja) * 1989-04-21 1990-11-19 Nec Corp 集積回路
JPH0322445A (ja) * 1989-06-19 1991-01-30 Nec Corp 混成集積回路
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports

Also Published As

Publication number Publication date
EP0513591A2 (en) 1992-11-19
DE69226398D1 (de) 1998-09-03
DE69226398T2 (de) 1999-03-25
EP0513591B1 (en) 1998-07-29
JPH0629341A (ja) 1994-02-04
US5168368A (en) 1992-12-01
EP0513591A3 (en) 1993-07-21

Similar Documents

Publication Publication Date Title
JPH0712050B2 (ja) 半導体チップパッケージ及びその形成方法
US5473514A (en) Semiconductor device having an interconnecting circuit board
US6780680B2 (en) Methods of fabricating multilevel leadframes and semiconductor devices
US4912547A (en) Tape bonded semiconductor device
CA1252912A (en) Semiconductor package with high density i/o lead connection
US6602778B2 (en) Apparatus and methods for coupling conductive leads of semiconductor assemblies
US5648679A (en) Tape ball lead integrated circuit package
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
KR0144164B1 (ko) 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
US20080079124A1 (en) Interdigitated leadfingers
US5569955A (en) High density integrated circuit assembly combining leadframe leads with conductive traces
KR0148077B1 (ko) 분리된 다이 패드를 갖는 반도체 패키지
US20040212054A1 (en) System and method of reducing die attach stress and strain
JPH06503446A (ja) 集積回路のダイとリードフレームの接続組立システム
US6255720B1 (en) Modified bus bar with Kapton tape or insulative material on LOC packaged part
WO2007018473A1 (en) Leadframe and semiconductor package
US6686651B1 (en) Multi-layer leadframe structure
US5220486A (en) Ic packing device
JPS61274333A (ja) 半導体装置
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH0384939A (ja) 半導体装置
JP2990120B2 (ja) 半導体装置
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2867970B2 (ja) 半導体装置及びその製造方法
JPH11176876A (ja) 半導体装置