DE19736139B4 - Leiterplatte - Google Patents

Leiterplatte Download PDF

Info

Publication number
DE19736139B4
DE19736139B4 DE19736139A DE19736139A DE19736139B4 DE 19736139 B4 DE19736139 B4 DE 19736139B4 DE 19736139 A DE19736139 A DE 19736139A DE 19736139 A DE19736139 A DE 19736139A DE 19736139 B4 DE19736139 B4 DE 19736139B4
Authority
DE
Germany
Prior art keywords
circuit board
solder mask
printed circuit
board according
conductor tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19736139A
Other languages
English (en)
Other versions
DE19736139A1 (de
Inventor
Shaw Wei Cupertino Lee
Poh Ling Lee
Anthony E. Sunnyvale Panczak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19736139A1 publication Critical patent/DE19736139A1/de
Application granted granted Critical
Publication of DE19736139B4 publication Critical patent/DE19736139B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Leiterplatte für eine gekapselte Halbleiterkomponente (220) mit auf wenigstens der Oberseite (116) ausgebildeten Leiterbahnen (202) und einer darüber befindlichen Lötmaske (218; 218'), dadurch gekennzeichnet, daß die Lötmaske (218, 218') auf ihrer freiliegenden Seite zumindest im Bereich (252) einer Einspritzöffnung nicht-adhäsiv bezüglich einzuspritzendem Verkapselungsmaterial (224) ist.

Description

  • Die Erfindung betrifft eine Leiterplatte, eine gekapselte Halbleiterkomponente und Verfahren zum Herstellen derselben nach den jeweiligen Oberbegriffen der Ansprüche 1, 17, 21 und 22, wie beispielsweise aus den Schriften US 5 216 278 und US 5 436 203 bekannt.
  • Das Konfektionieren von Halbleitern stellt einen äußerst wichtigen Aspekt der Halbleiterherstellung dar. Zwar gibt es viele verfügbare Konfektionierkonfigurationen, doch werden immer noch Verbesserungen benötigt. Eine typische Konfektionierung kann beispielsweise eine Anzahl gesonderter Herstellungsprozesse umfassen, nämlich die Konstruktion und Herstellung von Leiterplatten, die Konstruktion und Anbringung von Leiterbahnen auf der Leiterplatte, das Befestigen eines Halbleiterchips auf der Leiterplatte und das Einkapseln des Halbleiterchips. Jede Stufe in dem Herstellungsprozeß erfordert besondere Aufmerksamkeit bis ins De tail. Von den bekannten Konfektionierverfahren wird meistens die Kunststoffspritzverkapselung angewandt, weil sie hohen Schutz bietet, eine dauerhafte Konstruktion darstellt und niedrige Kosten mit sich bringt. Es werden dabei zwei Verfahren für das Aufbringen des Kunststoffverkapselungsmaterials auf den Halbleiterchip angewandt. Das erste, weniger eingesetzte Verfahren wird als "kopfseitige" Aufbringung, das zweite und in größerem Umfang eingesetzte Verfahren als "fußseitige" Aufbringung bezeichnet. Bei beiden Verfahren wird das Kunststoffverkapselungsmaterial in flüssiger Form auf eine Leiterplatte aufgebracht, nachdem ein Halbleiterchip an der Leiterplatte angebracht worden ist.
  • Man geht von einer Leiterplatte aus, auf der eine Anzahl von Leiterbahnen auf der Ober- und Unterseite bemustert ist. Typischerweise sind Durchkontaktierungen vorgesehen, die Leiterbahnen auf der Oberseite mit jenen auf der Unterseite verbinden. An der Unterseite können Lotkügelchen an den Leiterbahnen vorgesehen sein. Auf der Leiterplatte wird auf der Ober- und Unterseite je eine Lötmaske angebracht, um die Leiterbahnen während nachfolgender Verkapselungsvorgänge und im Einsatz zu schützen. Nachdem die Lötmasken angebracht worden sind, wird der Chip mit zugeordneten Leiterbahnen beispielsweise durch Bonddrähte verbunden. Danach wird verflüssigtes Kunststoffverkapselungsmaterial in eine Form eingespritzt, die auf der Lötmaske plaziert wird. Dabei kann das Verkapselungsmaterial kopfseitig, d.h. über eine Öffnung in der Oberseite der Form, oder fußseitig, d.h. an einem Einlaß zwischen Form und Lötmaske, eingespritzt werden.
  • Dieser bekannte Verkapselungsprozeß funktioniert gut, doch ist die Adhäsion zwischen dem Kunststoffverkapselungsmaterial und der Lötmaske allgemein ziemlich schlecht, was den Betrieb der Schaltung unterbrechen könnte. Wenn beispielsweise eine schwache adhäsive Abdichtung zwischen dem Kunststoffverkapselungsmaterial und der Lötmaske vorliegt, kann sich auf der Lötmaske aufgetragenes Verkapselungsmaterial ablösen. Selbst ein teilweises Ablösen könnte den Chip beschädigen und sogar Bonddrähte abreißen.
  • Das schlechte Anhaften der Lötmaske hat zur Einführung einer Anzahl von hochadhäsiven Lötmasken geführt. Einige hochadhäsive Lötmas ken umfassen flüssiges photographisch bearbeitbares Material. Infolgedessen verwendet man solche Maskenmaterialien wegen ihrer überlegenen Fähigkeit, an dem Verkapselungsmaterial und auch an der Leiterplatte anzuhaften.
  • Jedoch hat das verbesserte Haftverhalten neue Probleme beim Einbringen des Kunststoffverkapselungsmaterials mit sich gebracht. Wenn nämlich das Kunststoffverkapselungsmaterial über den Chip bei einem fußseitigen Verfahren fließt, wird das Kunststoffverkapselungsmaterial auch rings um eine Einlaßöffnungsfläche anhaften. Häufig verbleibt solches überschüssiges Verkapselungsmaterial und härtet in dem betreffenden Bereich aus, wo jedoch Verkapselungsmaterial nicht erwünscht ist. Infolgedessen entfernt man solches Überschußmaterial routinemäßig beim Konfektionieren. Wegen der verbesserten Haftung zwischen Lötmaske und Verkapselungsmaterial besteht nun die Tendenz, daß unabsichtlich Teile der Lötmaske mit entfernt werden. Wenn dies eintritt, können Leiterbahnen unter der Lötmaske freigelegt, von der Leiterplatte abgelöst oder sogar abgerissen werden. Wenn die Leiterbahnen exponiert werden, können sich Kurzschlüsse oder unerwünschte Verbindungen ergeben, die die Wirkungsweise der verkapselten Komponente beeinträchtigen.
  • Ein Versuch, dieses Problem zu beheben, bestand darin, daß man auf der Leiterplatte an der Einspritzstelle des Verkapselungsmaterials ein goldplattiertes Muster aufgebracht hat. Durch diesen Überzug sorgt man dafür, daß das überschüssige Verkapselungsmaterial sich leicht ablösen läßt. Allerdings darf man im Bereich dieser Goldplattierung keine Leiterbahnen vorsehen, um eventuelle Kurzschlüsse zu vermeiden. Wenn eine größere Fläche mit Gold plattiert werden muß, erhöht dies auch die Kosten der Konfektionierung.
  • Aus US 5 216 278 und US 5 436 203 ist eine Leiterplatte bekannt, auf der ein Halbleiterchip und Leiterbahnen angeordnet sind. Auf der Leiterplatte ist weiterhin eine Lötmaske vorgesehen. Der Halbleiterchip wird nach dem Aufbringen der Lötmaske verkapselt.
  • Aus EP 0 599 194 A1 ist ein Elektronikmodul in Flachbauweise bekannt, das einen Chip auf einer Chip-Insel eines Systemträgers aufweist. Chip und Systemträger sind beidseitig mit Kunststoff umpreßt, wobei der Chip mit Außenkontakten des Elektronikmoduls verbunden ist.
  • Aus US 5 457 341 ist eine Leiterbahnen aufweisende Leiterplatte bekannt, auf der eine Lötmaske aufgebracht ist. Nachdem die Leiterplatte mit einem Halbleiterchip bestückt wurde, kann eine Abdeckung vorgesehen sein.
    •
  • Aufgabe der Erfindung ist es, eine Leiterplatte eine gekapselte Halbleiterkomponente und Verfahren zur Herstellung derselben zu schaffen, wobei Haftprobleme in Bezug auf das Verkapselungsmaterial nicht auftreten.
  • Diese Aufgabe wird gemäß den Merkmalen den Ansprüche 1, 17, 21 und 22 gelöst.
  • Weitere Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
    •
  • Die Erfindung wird nachstehend anhand der Beschreibung sowie von in den beigefügten Abbildungen dargestellten Ausführungsbeispielen näher erläutert.
  • 1 zeigt schematisch eine Draufsicht auf eine Leiterplatte mit einer Mehrzahl von bemusterten Leiterbahnen gemäß einer ersten Ausführungsform.
  • 2 zeigt eine Draufsicht auf eine Mehrfach-Leiterplatten-Tafel für die Herstellung der Leiterplatte von 1.
  • 3 zeigt eine Draufsicht auf die Leiterplatte der 1 nach Anbringen einer anti-adhäsiven Lötmaske.
  • 4 zeigt eine Draufsicht auf die Leiterplatte der 3 nach Anbringen eines Halbleiterchips an der Leiterplatte.
  • 5 zeigt eine Draufsicht auf die Leiterplatte der 4, nachdem ein Verkapselungsmaterial den Zentralabschnitt der Leiterplatte eingekapselt hat.
  • 6 zeigt eine Querschnittsdarstellung einer Halbleiterkomponente nach 5.
  • 7 zeigt eine Illustration einer alternativen Ausführungsform mit konventionellen Lötmaskenmaterialien und einer anti-adhäsiven Einspritzöffnungsfläche gemäß einer zweiten Ausführungsform der Erfindung.
  • Gemäß 1 ist eine Oberfläche 1 einer Leiterplatte 200 mit einer Mehrzahl von Leiterbahnen 202 in einer Weise bemustert, die für die Verdrahtung eines später angebrachten Halbleiterchips auf einer Chipbefestigungsfläche 204 geeignet ist. Beispielsweise können die Leiterbahnen 202 (die beispielsweise aus Kupfer bestehen) so angeordnet werden, daß sie einen Halbleiterchip, der auf der Oberfläche 116 befestigt wird, mit einer Unterseite (hier nicht dargestellt) mit einer Matrix aus Lotkügelchen verbinden. Typischerweise werden die Leiterbahnen 202 mit der bodenseitigen Oberfäche über eine Mehrzahl von Durchkontaktierungen 203 verbunden. Diese Art der Verkapselung wird als Kunststoffkugelmatrixsystem (plastic ball grid array = PBGA) bezeichnet, die besonders geeignet ist, um Halbleiterchips mit einer großen Anzahl von Eingangs-/Ausgangsanschlüssen anzuschließen. Darüberhinaus sollten die Leiterbahnen 202 so ausgelegt sein, daß eine angemessene Anzahl von Bahnen für den zu verkapselnden Halbleiterchip verfügbar ist. Auf diese Weise wird jeder Eingangs-/Ausgangshöcker auf dem Halbleiterchip mit einer zugeordneten Leiterbahn 202 in die verkapselte Komponente und aus ihr heraus verbunden.
  • Die Leiterplatte 200 kann aus irgendeinem Material hergestellt werden, das für die Verkapselung integrierter Schaltkreise geeignet ist. Ein geeignetes Substratmaterial kann Bismalimidtriaginharz (BT) sein. Die Leiterplatten 200 werden typischerweise in einer Mehrfachplattenanordnung hergestellt, wie z.B. in 2 gezeigt und mit 201 markiert, wobei mehrere in einer Reihe angeordnete einzelne Leiterplatten 200, nachdem ein bestimmter Verkapselungsschritt ausgeführt worden ist, oder auch erst am Ende des Verkapselungsprozesses (beispielsweise nach Verkapselung und Beschriftung) voneinander getrennt werden können. Hierdurch kann der Durchsatz bei der Verkapselung erhöht und die Handhabung von Mehrfach-Leiterplatten während der Fabrikation erleichtert werden.
  • 3 zeigt die Leiterplatte 200 von 1 nach Anbringung einer Lötmaske 218. Die Lötmaske 218 kann unter Anwendung irgendeiner Bemusterungstechnik aufgetragen werden. Sobald Lötmaskenmaterial 218 aufgebracht worden ist, wird es maskiert und einer Strahlung ausgesetzt. Danach werden Bereiche des Lötmaskenmaterials 218, die nicht vor der Strahlung geschützt worden waren, abgetragen.
  • Die Lötmaske 218 bildet vorzugsweise eine Ringbreite, die zwischen etwa 1 und etwa 20% der Breite den Leiterplatte 200 liegt. Es ist ferner bevorzugt, daß die Ringbreite etwa 2 bis 15% der Breite der Leiterplatte 200 ausmacht, und besonders ist bevorzugt, wenn die Ringbreite etwa 5% der Breite der Leiterplatte 200 beträgt. Auf diese Weise wird die Lötmaske 218 die Leiterbahnen 202 nahe den äußeren Regionen der Leiterplatte 200 schützen, während der Zentralaschnitt ungeschützt belassen bleibt, bis eine Kapsel über dem Zentralabschnitt aufgebracht wird, um den Rest der Leiterbahnen 202 und einen befestigten Halbleiterchip zu schützen. Zusätzlich bedeckt die Lötmaske 218 vorzugsweise zwischen etwa 5% und 30% der Oberfläche 116, und besonders ist bevorzugt, daß etwa 10% abgedeckt sind.
  • Die Lötmaske 218 wird vorzugsweise so ausgewählt, daß sie von Hause aus adhäsiv bezüglich des Verkapselungsmaterials ist, während sie gleichzeitig hinreichend adhäsiv ist, um sicher an der Leiterplatte 200 und den Segmenten der unterlagerten Leiterbahnen 202 zu haften. Ein geeigentes Lötmaskenmaterial ist vorzugsweise eine Polyimidverbindung. Andere geeignete adhäsive Lötmaskenmaterialien können auch Trockenfilmmaskiermaterialien umfassen.
  • Funktionell bildet die Lötmaske 218 eine isolierende Schicht über Abschnitten der Leiterbahnen 202, so daß sie gegen unerwünschten Kontakt geschützt sind, nachdem der Zentralabschnitt mit einem Verkapselungsmaterial eingekapselt worden ist. Wie weiter unten im einzelnen beschrieben, ist die anti-adhäsive Maske 218 vorteilhafterweise geeignet, um Verkapselungsmaterial durch einen fußseitigen Einspritzvorgang einzubringen. Wenn beispielsweise Überschußverkapselungsmaterial zurückbleibt und nahe und rings um die Einspritzöffnung aushärtet, wird das Entfernen solchen Materials erheblich vereinfacht, da die Lötmaske 218 keine feste Haftung mit dem Verkapselungsmaterial eingeht. Wenn deshalb das Verkapselungsmaterial von dem Bereich um die Einspritzöffnung herum abgehoben wird, bleibt das Lötmaskenmaterial im wesentlichen intakt. Das heißt, die Lötmaske 218 verbleibt schützend über Abschnitten der Leiterbahnen 202 positioniert, die rings um den Umfang der Leiterplatte 200 liegen, nachdem etwaiges überschüssiges Verkapselungsmaterial abgehoben worden ist.
  • Ein weiterer Vorteil dieser Ausführung besteht darin, daß die Lokalisierung der Einspritzöffnung für das Einspritzen von Verkapselungsmaterial nicht vorab definiert ist. Beispielsweise wird manchmal eine spezifische Ecke vorgeschrieben, von der aus das Verkapselungsmaterial in den Zentralbereich einzuspritzen ist. Wenn einmal eine Ecke als Einspritzöffnungsbereich identifiert worden ist, wird diese Ecke mit Gold plattiert, um das Ablösen von überschüssigem Verkapselungsmaterial zu erleichtern. Im Gegensatz dazu ermöglicht die hier beschriebene Ausführungsform, daß das Verkapselungsmaterial in den Zentralbereich der Leiterplatte 200 von irgendeiner Seite oder Ecke her eingespritzt werden kann, welche mit anti-adhäsivem Maskenmaterial 218 abgedeckt ist. Die verwendete Lötmaske 218 bietet in ihrer Zusammensetzung und ihrem Layout zusätzliche Flexibilität, um bereits vorhandene Verkapselungsspritzvorrichtungen einsetzen zu können, die mit konventionellen vorab definierten Einspritzöffnungslagen inkompatibel sind.
  • Nachdem die Lötmaske 218 richtig aufgebracht worden ist, werden Leiterbahnen 202, die innerhalb des Zentralabschnitts der Oberseite 116 bemustert worden sind, mit einem Schutzmaterial abgedeckt, um zu verhindern, daß die Bahnen während eines nachfolgenden Drahtbondvorgangs oxidieren. Wie oben beschrieben, sind die Leiterbahnen 202 vorzugsweise bemusterte Bahnen aus Kupfer. Deshalb werden die Leiterbahnen 202 typischerweise über Abschnitten mit Gold plattiert, welche keinen überlagerten Lötmaskenfilm 218 aufweisen. Andere geeignete Plattiermaterialien können beispielsweise Silber und Palladium umfassen. Alternativ können die Leiterbahnen von Anfang an aus einem Material bemustert werden, das von Haus aus gegenüber Oxidation widerstandsfähig ist, womit der Schutzplattiervorgang überflüssig wird.
  • 4 zeigt Leiterplatte 200 von 3, nachdem ein Halbleiterchip 220 in dem Chipanbringbereich 204 befestigt worden ist. Dies kann durch das Anbringen eines Klebers direkt in dem Flächenbereich 204 oder in einigen Fällen auch an dem Chip, unmittelbar bevor er in Kontakt mit dem Flachenbereich 204 gebracht wird, geschehen.
  • Nach Befestigung des Halbleiterchips 220 an der Leiterplatte 200 werden entsprechende Bonddrähte 222 zwischen Eingangs-/Ausgangshökkern 208 auf dem Halbleiterchip 220 und zugeordneten Leiterbahnen 202 verdrahtet. Das elektrische Verbinden kann auch durch Leiterrahmenbonden (TAB), direktes Anbringen von Chipkontakten auf der Oberfläche der Leiterplatte 200, beispielsweise mittels Flipchip-Höckern, Verwenden von leitenden Expoxydharzen usw. geschehen.
  • 5 zeigt die Leiterplatte 200 mit einem darauf aufgebrachten Verkapselungsmaterial 224. Das Verkapselungsmaterial 224 liegt vorzugsweise über dem Zentralabschnitt der Leiterplatte 200 derart, daß das Verkapselungsmaterial 224 in Kontakt mit der Oberseite 116 und den lei tenden Spuren 202 dort steht, wo letztere nicht mit Lötmaskenmaterial 218 abgedeckt sind. Vorteilhafterweise haftet das Verkapselungsmaterial sehr gut am Zentralabschnitt und den leitenden Spuren 202, da sich die anti-adhäsive Lötmaske 218 im Wesentlichen außerhalb des Zentralabschnitts befindet, wo das Verkapselungsmaterial 224 aufgebracht wird.
  • Irgendein geeignetes Verkapselungsmaterial, das gut an den Leiterplatten haftet, kann verwendet werden. Beispielsweise sind geeignete Verkapselungsmaterialien spritzgußgeeignete Verbindungen. Das Verkapselungsmaterial 224 ist natürlich nicht elektrisch leitend, um Kurzschlüsse zwischen den Bonddrähten 222 zu vermeiden. In einigen Fällen kann es. notwendig sein, bei dem angewandten Verkapselungsmaterial einen flammenhemmenden Zusatz zu verwenden.
  • Das Verkapselungsmaterial 224 wird typischerweise in eine Transferform injiziert, die über der Leiterplatte 200 während eines fußseitigen Einspritzvorgangs plaziert wird. Wie oben beschrieben, verlangt das fußseitige Einspritzen, daß das Verkapselungsmaterial 224 von einem Rand der Leiterplatte 200 aus injiziert wird, und zwar in den Zentralabschnitt der Leiterplatte und über diesen. Bei dem Einspritzen des Verkapselungsmaterials längs des Randes der Leiterplatte 200 kommt das Material typischerweise in Kontakt mit Abschnitten der Lötmaske 218. Wenn das Verkapselungsmaterial 224 aushärtet und die Transferform abgenommen wird, wird deshalb eine kleine Menge Verkapselungsmaterial über dem Bereich der Einspritzöffnung verbleiben. Routinemäßig wird dieses Überschußmaterial bei späteren Schritten des Konfektionierens entfernt. Vorteilhafterweise haftet dieses Überschußmaterial nicht gut an der Lötmaske 218 und kann deshalb ohne Beschädigung der unterlagerten Lötmaske 218 und ohne Abheben von Leiterbahnen 202 entfernt werden, die unter der Lötmaske 218 sind. Eine Schicht aus Gold über einem speziellen Einspritzöffnungsbereich wird nicht benötigt.
  • Da die Lötmaske 218 rings um im Wesentlichen den gesamten äußeren Umfang angebracht ist, braucht die Einspritzvorrichtung zur fußseitigen Verkapselung nicht an einer vorbestimmten Stelle plaziert zu werden. Allerdings ist das Einspritzen von einer Ecke her bevorzugt.
  • 6 zeigt einen Querschnitt einer PBGA-Komponente, nachdem das Einkapselungsmaterial 224 in den Zentralabschnitt der Leiterplatte 200 injiziert worden ist. Der Halbleiterchip 220 ist an der Leiterplatte befestigt, und Bonddrähte 222 verbinden ihn mit den Leiterbahnen 202 auf der Oberseite der Leiterplatte 200. Diese Perspektive zeigt deutlich, daß das Verkapselungsmaterial 224 in direktem Kontakt mit der Oberfläche 116 steht und daß die Lötmaske 218 Leiterbahnen 202 abdeckt, die nicht von Verkapselungsmaterial 224 geschützt sind.
  • In einer anderen Ausführungsform wird eine zweite Lötmaske 219 über einer Unterseite der Leiterplatte 200 angebracht. Dies dient dazu, eine Anzahl von Leiterbahnen zu schützen, die bemustert worden sein können, um eine Mehrzahl von Lotkügelchen 212 mit ausgewählten Durchkontaktierungen 203 und Leiterbahnen 202 zu verbinden. Anstelle von Lotkügelchen 212 können auch andere Verbindungsmittel, wie Stecker, Kontaktstifte usw. vorgesehen sein.
  • Da die zweite Lötmaske 219 gewöhnlich nicht in direktem Kontakt mit flüssigem Verkapselungsmaterial beim Einkapseln gelangt, kann als Lötmaskenmaterial irgendein bekanntes Material verwendet werden, das geeignet ist, Leiterbahnen zu schützen, die unter der zweiten Lötmaske liegen können.
  • Gemäß 7 wird Polyimidlötmaskenmaterial verwendet, um die Leiterbahnen 202 zu schützen. Generell sind diese Lötmasken von geringeren Kosten und haben bessere Eigenschaften, da sie Brüchen an Stellen unter der Leiterplatte 200 besser standhalten als ihre teuren "hochadhäsiven" Gegenstücke. Zusätzlich widersteht solches Lötmaskenmaterial der Rißbildung selbst nach Autoklaviertests.
  • Beispielsweise kann eine Lötmaske 218' ein flüssiges photographisch bearbeitbares Material sein.
  • Solche flüssigen photographisch bearbeitbaren Materialen bewirken eine gute Anhaftung an nachfolgend injiziertem Verkapselungsmaterial. Auf diese Weise wird sich das Verkapselungsmaterial nicht unabsichtlich von der Lötmaske 218' unter Beschädigung eines verkapselten Halbleiterchips lösen.
  • Die Chipbefestigungsfläche 204 ist nicht mit der Lötmaske 218 bedeckt, und die Enden der Leiterbahnen 202', die nahe diesem Bereich 204 liegen, werden mit Gold oder Silber plattiert, bevor ein Drahtbonden vorgenommen wird. Nach Aufbringen der Lötmaske 218' wird ein Einspritzöffnungsbereich 252 vorzugsweise nahe einem Eckbereich ausgebildet. In dieser Ausführungsform wird dieser Bereich mit einem Polyimidfilm bemustert, der bezüglich des nachfolgend einzuspritzenden Verkapselungsmaterials anti-adhäsiv ist. Wenn auf diese Weise Verkapselungsmaterial über dem Einspritzbereich 252 nach dem Aushärten des Verkapselungsmaterials zurückbleibt, kann es ohne weiteres entfernt werden, ohne die Lötmaske 218' zu beschädigen. Da darüberhinaus das Verkapselungsmaterial nicht gut an Polyimidmaterial haftet, werden die Gefahren des Entfernens der Lötmaske 218' und Abhebens oder Freilegens unterlagerter Leiterbahnen vermieden.
  • Erhebliche Kosteneinsparungen sind realisierbar, da Polyimidmaterialien typischerweise weniger teuer als Gold sind. Zusätzlich erhält man Flexibilität bei der Auslegung, da Leiterbahnen unter der Einspritzbereichsfläche 252 ohne die Gefahr der Interferenz mit der verkapselten Halbleiterkomponente verlegt sein können. Da das Polyimidmaterial ein nicht leitendes Material ist, bleiben elektrische Signale, die längs der Leiterbahnen 202 übertragen werden, unbeeinflußt. Dies bildet einen deutlichen Vorteil gegenüber den konventionell mit Gold plattierten Einspritzbereichen, die es nicht zulassen, Leiterbahnen unter der leitfähigen plattierten Einspritzbereichsfläche zu verlegen. Auch ist das Siebdrucken eines kleinen Flächenbereiches über dem Einspritzbereich 252 weniger arbeitsaufwendig als das Plattieren mit Gold.

Claims (23)

  1. Leiterplatte für eine gekapselte Halbleiterkomponente (220) mit auf wenigstens der Oberseite (116) ausgebildeten Leiterbahnen (202) und einer darüber befindlichen Lötmaske (218; 218'), dadurch gekennzeichnet, daß die Lötmaske (218, 218') auf ihrer freiliegenden Seite zumindest im Bereich (252) einer Einspritzöffnung nicht-adhäsiv bezüglich einzuspritzendem Verkapselungsmaterial (224) ist.
  2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die Lötmaske (218) aus nicht-adhäsivem Material besteht und einen Ring längs der Peripherie der Oberseite (116) bildet, der einen Zentralabschnitt der Oberseite (116) freiläßt.
  3. Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Lötmaske (218) eine Breite aufweist, die zwischen 1% und 20% der Breite der Oberseite (116) liegt.
  4. Leiterplatte nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Lötmaske (218) zwischen 5% und 30% der Oberseite (116) bedeckt.
  5. Leiterplatte nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Lötmaske (218) bis zur Peripherie der Oberseite (116) reicht.
  6. Leiterplatte nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ihre Unterseite mit einer zweiten Lötmaske (219) versehen ist.
  7. Leiterplatte nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Lötmaske (218, 218', 219) aus einem flüssig oder trocken aufgetragenen phothografisch bearbeitbaren Polyimidfilm besteht.
  8. Leiterplatte nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß innerhalb des Zentralabschnitts eine Chipbefestigungsfläche (204) vorgesehen ist, wobei die Unterseite eine Mehrzahl von leitenden Kontakten (212) aufweist, wobei mindestens einige der Leiterbahnen (202) Anschlußenden nahe der Chipbefestigungsfläche (204) aufweisen und mit zugeordneten Kontakten (212) verbunden sind.
  9. Leiterplatte nach einem der Ansprüche 1 bis 8, dadurch ge kennzeichnet, daß Leiterbahnen (202) auf der Oberseite (116) mit Leiterbahnen auf der Unterseite über Durchkontaktierungen (203) verbunden sind.
  10. Leiterplatte nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Kontakte (212) mit Lotkugeln versehen sind.
  11. Leiterplatte nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß sie aus Bismalimidtriagin-Harz und/oder einem modifizierten Polyimid besteht.
  12. Leiterplatte nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Leiterbahnen (202) aus Kupfer, Gold und/oder Silber bestehen.
  13. Leiterplatte nach Anspruch 12, dadurch gekennzeichnet, daß die Leiterbahnen (202) eine Antioxidations-Schutzbeschichtung aus Gold und/oder Silber aufweisen.
  14. Leiterplatte nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Lötmaske (218') im Einspritzbereich (252) anti-adhäsiv beschichtet ist.
  15. Leiterplatte nach Anspruch 14, dadurch gekennzeichnet, daß der Einspritzbereich (252) mit flüssigem oder trockenem photographisch bearbeitbarem Polyimid bemustert ist.
  16. Leiterplatte nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß der Einspritzbereich (252) über Leiterbahnen (202) angeordnet ist.
  17. Gekapselte Halbleiterkomponente mit einer Leiterplatte (200) nach einem der vorangehenden Ansprüche, einem im Zentrum der Leiterplatte (200) angebrachten Chip (220), Verbindungen (222) von dem Chip (220) zu zugeordneten Leiterbahnen (202), und Verkapselungsmaterial (224), das den Chip (220), die Verbindungen vom Chip (220) zu den Leiterbahnen (202) und mindestens einen Teil der Leiterbahnen (202) überdeckt.
  18. Halbleiterkomponente nach Anspruch 17, dadurch gekennzeichnet, daß das Verkapselungsmaterial (224) die Lötmaske (218) im wesentlichen freiläßt.
  19. Halbleiterkomponente nach Anspruch 17 oder 18, dadurch gekennzeichnet, daß das Verkapselungsmaterial (224) eine Vergußmasse ist.
  20. Halbleiterkomponente nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, daß die Verbindungen mittels Bonddrähten (222), Anschlußrahmenleitern, Flipchiphöckern, leitendem Epoxidharz, oder direkter Chipbefestigung gebildet sind.
  21. Verfahren zum Herstellen einer Leiterplatte nach einem der Ansprüche 2 bis 13, dadurch gekennzeichnet, daß als Material für die Lötmaske (218, 218') ein auf ihrer freiliegenden Seite zumindest im Bereich (252) der Einspritzöffnung nicht-adhäsiv bezüglich des Verkapselungsmaterials (224) wirkendes Material verwendet wird, und die Lötmaske (218) ringförmig auf dem äußeren Bereich der Oberseite (116) unter Abdeckung eines Abschnitts der Leiterbahnen (202) aufgebracht wird.
  22. Verfahren zum Herstellen einer Halbleiterkomponente nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, daß als Material für die Lötmaske (218, 218') ein auf ihrer freiliegenden Seite zumindest im Bereich (252) der Einspritzöffnung nicht-adhäsiv bezüglich des Verkapselungsmaterials (224) wirkendes Material verwendet wird, und das Verkapselungsmaterial (224) mittels fußseitigen Einspritzens aufgebracht wird.
  23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß überschüssiges Verkapselungsmaterial von der Lötmaske (218) entfernt wird.
DE19736139A 1996-08-26 1997-08-20 Leiterplatte Expired - Fee Related DE19736139B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/703,410 US5796586A (en) 1996-08-26 1996-08-26 Substrate board having an anti-adhesive solder mask
US703410 1996-08-26

Publications (2)

Publication Number Publication Date
DE19736139A1 DE19736139A1 (de) 1998-03-12
DE19736139B4 true DE19736139B4 (de) 2004-07-15

Family

ID=24825274

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19736139A Expired - Fee Related DE19736139B4 (de) 1996-08-26 1997-08-20 Leiterplatte

Country Status (3)

Country Link
US (1) US5796586A (de)
KR (1) KR100275319B1 (de)
DE (1) DE19736139B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US6173490B1 (en) * 1997-08-20 2001-01-16 National Semiconductor Corporation Method for forming a panel of packaged integrated circuits
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6264093B1 (en) * 1998-11-02 2001-07-24 Raymond W. Pilukaitis Lead-free solder process for printed wiring boards
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
JP3617368B2 (ja) * 1999-04-02 2005-02-02 株式会社村田製作所 マザー基板および子基板ならびにその製造方法
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6208526B1 (en) * 1999-07-23 2001-03-27 Motorola, Inc. Mounting multiple substrate frame and leadless surface mountable assembly using same
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6975021B1 (en) 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
JP3644859B2 (ja) * 1999-12-02 2005-05-11 沖電気工業株式会社 半導体装置
US6331453B1 (en) 1999-12-16 2001-12-18 Micron Technology, Inc. Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities
US6468892B1 (en) 2000-07-14 2002-10-22 National Semiconductor Corporation Front side coating for bump devices
US8008787B2 (en) * 2007-09-18 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with delamination prevention structure
DE102010062346A1 (de) * 2010-12-02 2012-06-06 Robert Bosch Gmbh Elektronische Baugruppe sowie Verfahren zu deren Herstellung
CN103384447B (zh) 2013-06-26 2016-06-29 友达光电股份有限公司 软性电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
EP0599194A1 (de) * 1992-11-27 1994-06-01 Esec Sempac S.A. Elektronikmodul in Flachbauweise
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
US5457341A (en) * 1994-05-03 1995-10-10 Texas Instruments Incorporated Integrated circuit device and manufacturing method using photoresist lead covering

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
EP0599194A1 (de) * 1992-11-27 1994-06-01 Esec Sempac S.A. Elektronikmodul in Flachbauweise
US5457341A (en) * 1994-05-03 1995-10-10 Texas Instruments Incorporated Integrated circuit device and manufacturing method using photoresist lead covering
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same

Also Published As

Publication number Publication date
KR19980019024A (ko) 1998-06-05
US5796586A (en) 1998-08-18
KR100275319B1 (ko) 2001-04-02
DE19736139A1 (de) 1998-03-12

Similar Documents

Publication Publication Date Title
DE19736139B4 (de) Leiterplatte
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE69315451T2 (de) Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE69731028T2 (de) Halbleitersubstrat und seine Herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10147955A1 (de) Halbleitervorrichtung
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE3913221A1 (de) Halbleiteranordnung
DE69006252T2 (de) Elektrischer Steckerstift und Verfahren zu seiner Herstellung.
DE10103966B4 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
WO1996004611A1 (de) Herstellung eines trägerelementmoduls zum einbau in chipkarten oder andere datenträgerkarten
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE19820319B4 (de) Halbleiterbaustein
DE102013214730B4 (de) Elektronische Schaltung und Herstellungsverfahren dafür
DE69015879T2 (de) Verfahren zur Herstellung einer oberflächenmontierbaren Leiterplatte.
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140301