JP2013128118A - 印刷回路基板及び印刷回路基板の製造方法 - Google Patents

印刷回路基板及び印刷回路基板の製造方法 Download PDF

Info

Publication number
JP2013128118A
JP2013128118A JP2012276288A JP2012276288A JP2013128118A JP 2013128118 A JP2013128118 A JP 2013128118A JP 2012276288 A JP2012276288 A JP 2012276288A JP 2012276288 A JP2012276288 A JP 2012276288A JP 2013128118 A JP2013128118 A JP 2013128118A
Authority
JP
Japan
Prior art keywords
insulating layer
pattern
circuit pattern
region
dummy pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012276288A
Other languages
English (en)
Other versions
JP5607710B2 (ja
Inventor
Jin Gul Hyun
ギョル ヒュン,ジン
Jin Gu Kim
グ キム,ジン
Young Do Chuang
ド キュアン,ヨン
Hyun Jin Jeong
ジン ジョン,ヒュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120146564A external-priority patent/KR101454080B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013128118A publication Critical patent/JP2013128118A/ja
Application granted granted Critical
Publication of JP5607710B2 publication Critical patent/JP5607710B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0391Using different types of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】平坦化された絶縁層を形成することができ、絶縁層の厚さを調節してクロストーク現象を減少させることができるとともに、回路パターンのインピーダンス値を調節することができる印刷回路基板及び印刷回路基板の製造方法を提供する。
【解決手段】印刷回路基板100は、ベース基板110と、ベース基板の上部に形成される一つ以上の回路パターン120と、ダミーパターン130と、回路パターン及びダミーパターンの上部に形成される絶縁層140と、を含み、回路パターン及びダミーパターンの互いに隣り合うパターンの間隔Dが以下の式1を満たす。
Figure 2013128118

(ここで、T1は、回路パターンまたはダミーパターンの厚さであり、T2は絶縁層の最大厚さである。)
【選択図】図1

Description

本発明は、印刷回路基板及び印刷回路基板の製造方法に関する。
印刷回路基板(Printed Circuit Board;PCB)は、フェノール樹脂絶縁板またはエポキシ樹脂絶縁板など絶縁材に形成された配線パターンによって実装された部品を互いに電気的に連結し、電源などを供給するとともに、部品を機械的に固定する機能を行うものである。このような印刷回路基板としては、絶縁基板の片面にのみ配線を形成した片面PCB、両面に配線を形成した両面PCB及び多層に配線した多層印刷回路基板(MLB;Multi Layered Board)がある。ここで、印刷回路基板を形成する際、信頼性のある配線パターンを形成するためには、絶縁層の平坦化を確保するのが重要である。絶縁層を均一に分布して形成するために、スピンオンガラス(Spin On Glass)方法が用いられる。しかし、スピンオンガラス方法によって絶縁層を形成しても配線パターンと配線パターンが形成されていない空間との段差のため、絶縁層の平坦化を確保するのが難しい。
また、絶縁層の平坦化を確保するために、配線パターンが形成されていない空間にダミーパターンを形成する方法が用いられる(特許文献1参照)。しかし、ダミーパターンを形成する方法もまた絶縁層の平坦化を確保するには限界がある。
韓国登録特許第10−0290477号公報
本発明は、平坦化された絶縁層を有する印刷回路基板及び印刷回路基板の製造方法を提供することを目的とする。
本発明は、クロストーク(Crosstalk)現象を減少させることができる印刷回路基板及び印刷回路基板の製造方法を提供することを目的とする。
本発明は、回路パターンのインピーダンス値を調節することができる印刷回路基板及び印刷回路基板の製造方法を提供することを目的とする。
本発明の実施例によると、ベース基板と、前記ベース基板の上部に形成される一つ以上の回路パターンと、前記ベース基板の上部に形成される一つ以上のダミーパターンと、前記回路パターン及び前記ダミーパターンの上部に形成される絶縁層と、を含み、前記回路パターン及び前記ダミーパターンの互いに隣り合うパターン間の間隔が以下の[式1]を満たす印刷回路基板が提供される。
Figure 2013128118
(ここで、Dは、前記回路パターン及びダミーパターンの互いに隣り合うパターン間の間隔であり、T1は、前記回路パターンまたはダミーパターンの厚さであり、T2は、前記回路パターンまたはダミーパターンの上部に形成された絶縁層の最大厚さである。)
前記絶縁層の最大高さと最小高さとの差が3μm以下であることができる。
前記絶縁層の厚さが100μm以下であることができる。
前記ベース基板は、有機物基板(Organic Substrate)または有機複合物基板(Organic Composite Substrate)であることができる。
前記ベース基板の上部または下部に形成された一つ以上の回路パターン及び絶縁層を有するビルドアップ層をさらに含むことができる。
本発明の他の実施例によると、第1領域及び第2領域を含むベース基板と、前記ベース基板の上部に形成される一つ以上の第1回路パターンと、前記ベース基板の上部に形成される一つ以上のダミーパターンと、前記第1回路パターン及び前記ダミーパターンの上部に形成される絶縁層と、前記絶縁層の上部に形成される一つ以上の第2回路パターンと、を含み、前記第1領域において、第1回路パターン及びダミーパターンの互いに隣り合うパターン間の間隔が以下の[式2]を満し、前記第2領域において、第1回路パターン及びダミーパターンの互いに隣り合うパターン間の間隔が以下の[式3]を満し、前記第1領域に形成された絶縁層の最小高さが、前記第2領域に形成された絶縁層の最大高さより高く形成される印刷回路基板が提供される。
Figure 2013128118
Figure 2013128118
(ここで、D1は、第1領域において、前記第1回路パターン及びダミーパターンの互いに隣り合うパターン間の距離であり、D2は、第1領域において、前記第1回路パターン及びダミーパターンの互いに隣り合うパターン間の距離であり、T1は、前記第1回路パターンまたはダミーパターンの厚さであり、T2は、前記第1回路パターンまたはダミーパターンの上部に形成された絶縁層の最大厚さである。)
前記第1領域において、前記絶縁層の最大高さと最小高さとの差が3μm以下であることができる。
前記絶縁層の厚さが100μm以下であることができる。
前記ベース基板は、有機物基板(Organic Substrate)または有機複合物基板(Organic Composite Substrate)であることができる。
本発明の他の実施例によると、ベース基板を準備する段階と、前記ベース基板の上部に一つ以上の回路パターン及び一つ以上のダミーパターンを形成する段階と、前記回路パターン及びダミーパターンの上部に、スリットダイコーティング(Slit Die Coating)方法により絶縁層を形成する段階と、を含み、前記回路パターン及び前記ダミーパターンの互いに隣り合うパターン間の間隔が以下の[式1]を満す印刷回路基板の製造方法が提供される。
Figure 2013128118
(ここで、Dは、前記回路パターン及びダミーパターンの互いに隣り合うパターン間の間隔であり、T1は、前記回路パターンまたはダミーパターンの厚さであり、T2は、前記回路パターンまたはダミーパターンの上部に形成された絶縁層の最大厚さである。)
前記絶縁層を形成する段階において、前記絶縁層の最大高さと最小高さとの差が3μm以下であることができる。
前記絶縁層を形成する段階において、前記絶縁層の厚さが100μm以下であることができる。
前記ベース基板は、有機物基板(Organic Substrate)または有機複合物基板(Organic Composite Substrate)であることができる。
前記印刷回路基板の製造方法において、前記絶縁層を形成する段階の後に、前記ベース基板の下部及び前記絶縁層の上部のうち少なくとも一つに、一つ以上の回路パターン及び絶縁層を有するビルドアップ層を形成する段階をさらに含むことができる。
本発明のさらに他の実施例によると、第1領域及び第2領域を含むベース基板を準備する段階と、前記ベース基板の上部に一つ以上の第1回路パターン及び一つ以上のダミーパターンを形成する段階と、前記第1回路パターン及びダミーパターンの上部に、スリットダイコーティング(Slit Die Coating)方法により絶縁層を形成する段階と、前記絶縁層の上部に一つ以上の第2回路パターンを形成する段階と、を含み、前記第1領域において、第1回路パターン及びダミーパターンの互いに隣り合うパターン間の間隔が以下の[式2]を満し、前記第2領域において、第1回路パターン及びダミーパターンの互いに隣り合うパターン間の間隔が以下の[式3]を満し、前記第1領域に形成された絶縁層の最小高さが、前記第2領域に形成された絶縁層の最大高さより高く形成される印刷回路基板の製造方法が提供される。
Figure 2013128118
Figure 2013128118
(ここで、D1は、第1領域において、前記第1回路パターン及びダミーパターンの互いに隣り合うパターン間の距離であり、D2は、第1領域において、前記第1回路パターン及びダミーパターンの互いに隣り合うパターン間の距離であり、T1は、前記第1回路パターンまたはダミーパターンの厚さであり、T2は、前記第1回路パターンまたはダミーパターンの上部に形成された絶縁層の最大厚さである。)
前記絶縁層を形成する段階において、前記第1領域において、前記絶縁層の最大高さと最小高さとの差が3μm以下であることができる。
前記絶縁層を形成する段階において、前記絶縁層の厚さが100μm以下であることができる。
前記ベース基板は、有機物基板(Organic Substrate)または有機複合物基板(Organic Composite Substrate)であることができる。
本発明の実施例による印刷回路基板及び印刷回路基板の製造方法によると、ダミーパターン及びスリットダイコーティング方法を用いて平坦化された絶縁層を形成することができる。
本発明の実施例による印刷回路基板及び印刷回路基板の製造方法によると、絶縁層の厚さを調節してクロストーク現象を減少させることができる。
本発明の実施例による印刷回路基板及び印刷回路基板の製造方法によると、絶縁層の厚さを調節して回路パターンのインピーダンス値を調節することができる。
本発明の実施例による印刷回路基板を示す例示図である。 本発明の実施例による印刷回路基板の製造方法を順に示す図面である。 本発明の実施例による印刷回路基板の製造方法を順に示す図面である。 本発明の実施例による印刷回路基板の回路パターンとダミーパターンとの間の間隔と、絶縁層を示す例示図である。 本発明の他の実施例による印刷回路基板を示す例示図である。 本発明のさらに他の実施例による印刷回路基板を示す例示図である。 本発明のさらに他の実施例による印刷回路基板の製造方法を順に示す図面である。 本発明のさらに他の実施例による印刷回路基板の製造方法を順に示す図面である。 本発明のさらに他の実施例による印刷回路基板の製造方法を順に示す図面である。
本発明の目的、特定の長所及び新規の特徴は添付図面に係わる以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。
また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。本明細書において、第1、第2などの用語は一つの構成要素を他の構成要素から区別するために用いられるものであり、前記構成要素は、前記用語によって限定されない。
以下、図面を参照して、本発明の実施例による印刷回路基板及び印刷回路基板の製造方法ついて詳細に説明する。
図1は、本発明の実施例による印刷回路基板を示す例示図である。
図1を参照すると、印刷回路基板100は、ベース基板110、回路パターン120、ダミーパターン130及び絶縁層140を含むものである。
印刷回路基板100は、電子機器の部品実装及び配線に用いられるものであることができる。印刷回路基板100は、ベース基板110の片面に回路パターン120を含む回路層を形成した片面PCB(Printed Circuit Board)または両面に回路層を形成した両面PCBであることができる。または印刷回路基板100は、多層に回路層を形成した多層印刷回路基板(MLB;Multi Layer Board)であることができる。
ベース基板110は、ビルドアップされる印刷回路基板を支持できる硬質の素材からなることができる。例えば、ベース基板110は、有機物基板(Organic Substrate)または有機複合物基板(Organic Composite Substrate)であることができる。
また、ベース基板110には図示されてはいないが、ビア(不図示)が形成されることができる。ビア(不図示)は、印刷回路基板100の両面に回路層が形成される場合、両面の回路層間の電気信号を連結するために形成されることができる。
回路パターン120は、設計パターンに従って電気信号を伝達するベース基板110上に形成された伝導性ラインである。即ち、回路パターン120は、ベース基板110上の回路領域に形成されることができる。回路パターン120は、例えば、金、銀、銅、ニッケルなどの伝導性金属で構成されることができる。
ダミーパターン130は、ベース基板110上のダミー領域に形成される金属パターンである。本発明の実施例におけるダミー領域は、印刷回路基板100で回路パターン120が形成されていない領域を意味する。即ち、ダミー領域は、回路パターン120と回路パターン120との間の領域であることができる。
ダミーパターン130は、回路パターン120の上部に絶縁層140が形成される場合、回路パターン120と回路パターン120との間の空間に絶縁層140の段差が形成されることを防止するための補完材と言える。ダミーパターン130は、例えば、金、銀、銅、ニッケルなどの金属からなることができる。本発明の実施例におけるダミーパターン130は、回路パターン120と同様な金属で形成されることができる。また、ダミーパターン130は、回路パターン120が形成される際に、同時に形成されることができる。このように形成されたダミーパターン130によって回路パターン120の上部に平坦な絶縁層140を形成することができる。
絶縁層140は、回路パターン120及びダミーパターン130の上部に形成されることができる。即ち、絶縁層140は、回路パターン120及びダミーパターン130を含浸しながら、ベース基板110の上部に形成されることができる。絶縁層140は、エポキシ樹脂で形成されることができる。ここで、絶縁層140は、スリットダイコーティング(Slit Die Coating)方法によって形成されることができる。スリットダイコーティング方法は、スリットダイ装置を用いて回路パターン120及びダミーパターン130が含浸されるように、ベース基板110の上部に絶縁材を塗布して絶縁層を形成する方法である。ここで、スリットダイ装置は、基板上に一定量のコーティング液を吐出し、塗布させてコーティング膜を形成することに使用する装置である。このようなスリットダイコーティングによって絶縁層を形成することにより、平坦な絶縁層を形成することができる。また、スリットダイコーティングによって、回路パターン120とダミーパターン130との間に絶縁層を形成する際に、ボイド(Void)が生じることを防止することができる。本発明の実施例によると、絶縁層140の厚さが100μm以下になることができる。スリットダイ装置を用いたスリットダイコーティング方法により形成できる絶縁層140の厚さが100μmであることができる。
また、絶縁層140の最大高さと最小高さとの段差が3μm以下になることができる。ここで、3μmの段差は絶縁層140の平坦度の基準になることができる。即ち、絶縁層140の段差が3μm以下になると、マルチレイヤー(Multi−Layer)を容易に形成することができる。また、絶縁層140の段差が3μmを超えると、高い段差によって後工程の後に不良が生じ得る。例えば、後工程で絶縁層140の上部に形成されるバンプのアラインメント(Align)不良が生じ得る。または、上部に形成された絶縁層140と下部に形成された絶縁層140との間にボイド(Void)が形成され得る。
一方、本実施例では、ベース基板110の片面にのみ回路パターン120、ダミーパターン130及び絶縁層140を形成すると説明しているが、これは例示に過ぎず、ベース基板110の両面に回路パターン120、ダミーパターン130及び絶縁層140を形成することも可能である。
図2及び図3は、本発明の実施例による印刷回路基板の製造方法を順に示す図面である。
図2を参照すると、先ず、ベース基板110の上部に回路パターン120及びダミーパターン130を形成することができる。
ベース基板110は、ビルドアップされる印刷回路基板を支持できる硬質の素材からなることができる。例えば、ベース基板110は、有機物基板(Organic Substrate)または有機複合物基板(Organic Composite Substrate)であることができる。
また、ベース基板110には図示されてはいないが、ビア(不図示)が形成されることができる。ビア(不図示)は、印刷回路基板100の両面に回路層が形成される場合、両面の回路層間の電気信号を連結するために形成されることができる。
回路パターン120及びダミーパターン130は、同時に形成されることができる。回路パターン120は、設計パターンに従って電気信号を伝達するベース基板110上に形成された伝導性ラインである。回路パターン120は、例えば、金、銀、銅、ニッケルなどの伝導性金属で構成されることができる。ダミーパターン130は、回路パターン120と回路パターン120との間の空間に形成されることができる。本発明の実施例では、ダミーパターン130が回路パターン120と回路パターン120との間の空間に形成されるが、ダミーパターン130が形成される位置はこれに限定されない。即ち、ダミーパターン130は、回路パターン120を含む何れの構成部も形成されていないどの部分にも形成されることができる。
回路パターン120は、公知の方法により形成されることができ、ダミーパターン130は、回路パターン120を形成する際に、同時に形成されることができる。例えば、回路パターン120及びダミーパターン130を形成するために、パターニングされたメッキレジストをベース基板110の上部に形成することができる。その後、電解メッキ方法を用いて伝導性金属でメッキを施し、メッキレジストを除去することにより、ベース基板110の上部に回路パターン120及びダミーパターン130を同時に形成することができる。
図3を参照すると、回路パターン120及びダミーパターン130の上部に絶縁層140を形成することができる。
回路パターン120及びダミーパターン130が形成されたベース基板110の上部に、スリットダイコーティング方法により絶縁層140が形成されることができる。即ち、スリットダイ装置200によって絶縁材が回路パターン120及びダミーパターン130の上部に塗布されることができる。スリットダイ装置200は、絶縁層140が形成される区間を一定速度で一定方向に移動しながら、回路パターン120及びダミーパターン130の上部に一定量の絶縁材を吐出することにより、絶縁層140を形成することができる。
この際、絶縁材は、エポキシ樹脂であることができる。また、絶縁材は、液体状でスリットダイ装置200から吐出されることができる。
このようにスリットダイ装置200から液体状の絶縁材が吐出されることにより、回路パターン120及びダミーパターン130のようなパターン間の狭い空間にも絶縁材が塗布されることができる。従って、スリットダイ方法により絶縁層140を形成する際、パターン間の狭い空間にボイド(Void)が形成されることを防止することができる。本発明の実施例によると、絶縁層140の最大厚さは100μmになることができる。スリットダイ装置を用いたスリットダイコーティング方法により形成できる絶縁層140の厚さが100μmであることができる。
また、絶縁層140の最大高さと最小高さとの段差が3μm以下になることができる。ここで、3μmの段差は絶縁層140の平坦度の基準になることができる。即ち、絶縁層140の段差が3μm以下になると、マルチレイヤー(Multi−Layer)を容易に形成することができる。また、絶縁層140の段差が3μmを超えると、高い段差によって後工程の後に不良が生じ得る。例えば、後工程で絶縁層140の上部に形成されるバンプのアラインメント(Align)不良が生じ得る。または、上部に形成された絶縁層140と下部に形成された絶縁層140との間にボイド(Void)が形成され得る。
また、回路パターン120間の広い空間にダミーパターン130を形成することにより、回路パターン120の上部に形成された絶縁層140と空間に形成された絶縁層140との間に段差が発生することを防止することができる。
一方、本実施例では、ベース基板110の片面にのみ回路パターン120、ダミーパターン130及び絶縁層140を形成すると説明しているが、これは例示に過ぎず、ベース基板110の両面に回路パターン120、ダミーパターン130及び絶縁層140を形成することも可能である。
図4は、本発明の実施例による印刷回路基板の回路パターンとダミーパターンとの間の間隔と、絶縁層を示す例示図である。
本発明の実施例によると、回路パターン120とダミーパターン130との距離は、以下の[式1]のように示すことができる。
Figure 2013128118
ここで、Dは、回路パターン120とダミーパターン130との距離である。Dは、回路パターン120の下部とダミーパターン130の下部との距離であることができる。
T1は、回路パターン120の厚さである。また、T2は、回路パターン120またはダミーパターン130の上部に形成された絶縁層140の最大厚さである。
回路パターン120とダミーパターン130との間の間隔と、絶縁層140の段差の関係に対する実験結果を以下の[表1]より確認することができる。
Figure 2013128118
[表1]で確認することができるように、[式1]を満す場合、絶縁層140の段差が3μm以下になることが分かる。即ち、回路パターン120とダミーパターン130との間の距離、回路パターン120またはダミーパターン130の厚さ及び絶縁層140の厚さが[式1]を満す場合、平坦化された絶縁層140を形成することができる。
図5は、本発明の他の実施例による印刷回路基板を示す例示図である。
図5を参照すると、印刷回路基板は、多層の回路層がビルドアップされた印刷回路基板である。印刷回路基板は、ベース基板110、ビルドアップ層160、バンプ153、及びソルダレジスト152を含むものである。
ベース基板110は、ビルドアップされる回路層を支持することができる硬質の素材からなることができる。例えば、ベース基板110は、金属板または絶縁材になることができる。ここで、金属板は、銅箔になることができ、絶縁材は、複合高分子樹脂からなることができる。またはベース基板110は、ABF(Ajinomoto Build up Film)を使用して微細回路を容易に具現したり、プリプレグを使用して印刷回路基板を薄く製作することができる。但し、これに限定されず、エポキシ樹脂または改質されたエポキシ樹脂、ビスフェノールA樹脂、エポキシ−ノボラック樹脂、アラミド強化、ガラス繊維強化、または紙強化されたエポキシ樹脂を含む硬質の絶縁材で形成されることができる。
また、ベース基板110には図示されてはいないが、ビア(不図示)が形成されることができる。ビア(不図示)は、印刷回路基板100の両面に回路層が形成される場合、両面の回路層間の電気信号を連結するために形成されることができる。
ビルドアップ層160は、ベース基板110の上部に形成されることができる。本発明の実施例によると、ビルドアップ層160は、多数個の回路パターン、多数個のダミーパターン及び多数個の絶縁層が積層された構造に形成されることができる。本発明の実施例によると、回路パターンは、第1回路パターン121乃至第3回路パターン123を含むことができる。ここで、回路パターンは、設計パターンに従って電気信号を伝達するベース基板110上に形成された伝導性ラインである。回路パターンは、例えば、金、銀、銅、ニッケルなどの伝導性金属で構成されることができる。また、ダミーパターンは、回路パターンが形成されていない領域に形成されるものであって、回路パターンの上部に形成される絶縁層140が均一に塗布されるようにするための補完材と言える。本発明の実施例によると、ダミーパターンは、第1ダミーパターン131乃至第3ダミーパターン133を含むことができる。このようなダミーパターンは、金、銀、銅、ニッケルなどの金属からなることができる。本発明の実施例では、回路パターンとダミーパターンが同時に形成され、同一の物質で形成されることができる。また、絶縁層は、エポキシ樹脂で形成されることができる。本発明の実施例によると、絶縁層は、第1絶縁層141乃至第3絶縁層143を含むことができる。本発明の実施例によると、絶縁層は、スリットダイ装置を用いたスリットダイコーティング方法により形成されることができる。
ビルドアップ層160は、ベース基板110の上部に形成された第1回路パターン121及び第1ダミーパターン131を含むことができる。第1回路パターン121及び第1ダミーパターン131の上部には、第1絶縁層141が形成されることができる。この際、第1絶縁層141と、第1回路パターン121が形成されていない空間に形成された第1ダミーパターン131とか、スリットダイコーティング方法によって平坦に形成されることができる。
また、ビルドアップ層160は、第1絶縁層141の上部に形成された第2回路パターン122及び第2ダミーパターン132を含むことができる。第2回路パターン122及び第2ダミーパターン132の上部には、第2絶縁層142が形成されることができる。この際、第2絶縁層142と、第2回路パターン122が形成されていない空間に形成された第2ダミーパターン132とが、スリットダイコーティング方法によって平坦に形成されることができる。
また、ビルドアップ層160は、第2絶縁層142の上部に形成された第3回路パターン123及び第3ダミーパターン133を含むことができる。第3回路パターン123及び第3ダミーパターン133の上部に第3絶縁層143が形成されることができる。この際、第3絶縁層143と、第3回路パターン123が形成されていない空間に形成された第3ダミーパターン133とが、スリットダイコーティング方法によって平坦に形成されることができる。
このように、ビルドアップ層160は、各層ごとに形成されたダミーパターンとスリットダイコーティング方法により、各層の絶縁層がそれぞれ平坦化されるように形成されることができる。即ち、本発明の実施例によるダミーパターンとスリットダイコーティング方法を利用して形成されたビルドアップ層160は、積層される絶縁層の層数と関係なく、最上位の絶縁層もまた平坦化されるように形成されることができる。
実装パッド151は、ビルドアップ層160の上部に形成されることができる。実装パッド151は、印刷回路基板100の上部に実装される半導体チップ300のような外部装置に連結されるための端子と言える。図5には、実装パッド151が第3絶縁層143の上部に形成され、他の第1回路パターン121〜第3回路パターン123のいずれとも連結されていないと図示されている。しかし、実装パッド151は、当業者の設計によってビア(不図示)を介して第1回路パターン121〜第3回路パターン123と電気的に連結されることができる。
バンプ153は、実装パッド151の上部に形成されることができる。バンプ153は、実装パッド151を介して印刷回路基板100と半導体チップ300とを電気的に接続するためのものである。バンプ153は、通常、ソルダ(Solder)で形成されることができる。
ソルダレジスト152は、ビルドアップ層160の上部に形成されることができる。また、ソルダレジスト152は、実装パッド151及びバンプ153を包むように形成されることができる。ソルダレジスト152は、印刷回路基板100の最外側に形成され、回路パターン120などをソルダリング及びその他外部環境から保護することができる。
一方、本実施例では、ベース基板110の片面にのみビルドアップ層160を形成すると説明しているが、これは例示に過ぎず、ベース基板110の両面にビルドアップ層160を形成することも可能である。
このようにビルドアップ層160を形成する際に、第1絶縁層141乃至第3絶縁層143をそれぞれ平坦に形成することにより、以降バンプ153を形成する際にバンプ153のアラインメント(Align)不良が生じることを防止することができる。また、ビルドアップ層160を形成する際に第1絶縁層141乃至第3絶縁層143の間にボイド(Void)が形成されることを防止することができる。
本発明の実施例による印刷回路基板及び印刷回路基板の製造方法は、回路パターンが形成されていない空間に形成され、[式1]を満たすように形成されたダミーパターンと絶縁層を形成するために用いられるスリットダイコーティング方法を同時に適用することにより、段差の少ない平坦な絶縁層を形成することができる。また、本発明の実施例による印刷回路基板及び印刷回路基板の製造方法は、平坦な絶縁層を形成することにより、印刷回路基板の信頼性を向上することができる。
図6は、本発明のさらに他の実施例による印刷回路基板を示す例示図である。
図6を参照すると、印刷回路基板500は、ベース基板510、第1回路パターン521、第2回路パターン522、ダミーパターン530、及び絶縁層540を含むものである。
印刷回路基板500は、電子機器の部品実装及び配線に用いられるものであることができる。印刷回路基板500は、ベース基板510の一面に第1回路パターン521を含む回路層を形成した片面PCB(Printed Circuit Board)または両面に回路層を形成した両面PCBであってもよい。または、印刷回路基板500は、多層で回路層を形成したMLB(多層印刷回路基板;Multi Layer Board)であってもよい。
ベース基板510は、ビルドアップされる印刷回路基板を支持できる硬質の素材からなることができる。例えば、ベース基板510は有機物基板(Organic Substrate)または有機複合物基板(Organic Composite Substrate)であることができる。
また、ベース基板510には、図示されてはいないが、ビア(不図示)が形成されることができる。ビア(不図示)は、印刷回路基板500の両面に回路層が形成される場合、両面の回路層間の電気信号を連結するために形成されることができる。
ベース基板510は、第1領域511と、第2領域512とに分けることができる。第1領域511は、多数個の回路パターンが密集して形成される領域であることができる。例えば、第1領域511は、以降、入出力バンプ(I/O Bump)が密集して形成される領域になることができる。第2領域512は、配線のための回路パターンが形成される領域になることができる。
第1領域511は、平坦な絶縁層540が形成される領域であることができる。第1領域511は、以降形成される入出力バンプのアラインメント不良を防止するために平坦な絶縁層140が形成される領域であることができる。第1領域511において多数個のパターンが狭い間隔を有するように形成されることができる。ここで、パターンは、第1回路パターン521及びダミーパターン530のうち少なくとも一つであることができる。
第2領域512は、段差を有する絶縁層540が形成される領域であることができる。第2領域512は、多数個のパターンが広い間隔を有するように形成されることができる。
第1回路パターン521は、設計パターンに従って電気信号を伝達するベース基板510上に形成された伝導性ラインである。即ち、第1回路パターン521は、ベース基板510上の回路領域に形成されることができる。第1回路パターン521は、例えば、金、銀、銅、ニッケルなどの伝導性金属で構成されることができる。
ダミーパターン530は、ベース基板510上のダミー領域に形成される金属パターンである。本発明の実施例におけるダミー領域とは、印刷回路基板500において第1回路パターン521が形成されていない領域を称する。即ち、ダミー領域は、第1回路パターン521と他の第1回路パターン521との間の領域であってもよい。ダミーパターン530は、例えば、金、銀、銅、ニッケルなどの金属からなることができる。本発明の実施例では、ダミーパターン530は、第1回路パターン521と同一の金属で形成されることができる。また、ダミーパターン530は、第1回路パターン521が形成される際に同時に形成されることができる。このように形成されたダミーパターン530によって第1回路パターン521の上部に平坦な絶縁層540を形成することができる。
絶縁層540は、第1回路パターン521及びダミーパターン530の上部に形成されることができる。即ち、絶縁層540は、第1回路パターン521及びダミーパターン530を含浸するとともに、ベース基板510の上部に形成されることができる。絶縁層540はエポキシ樹脂で形成されることができる。ここで、絶縁層540は、スリットダイコーティング(Slit Die Coating)方法によって形成されることができる。スリットダイコーティング方法は、スリットダイ装置を用いて第1回路パターン521及びダミーパターン530が含浸されるようにベース基板510の上部に絶縁材を塗布して絶縁層を形成する方法である。ここで、スリットダイ装置は、基板上に一定量のコーティング液を吐出して塗布することでコーティング膜を形成するために使用する装置である。このようなスリットダイコーティングによって絶縁層を形成することで、平坦な絶縁層を形成することができる。また、スリットダイコーティングにより、第1回路パターン521とダミーパターン530との間に絶縁層を形成する際にボイド(Void)が生じることを防止することができる。本発明の実施例によると、絶縁層140の厚さが100μm以下になることができる。スリットダイ装置を用いたスリットダイコーティング方法により形成できる絶縁層140の厚さが100μmであることができる。
本発明の実施例によると、第1回路パターン521とダミーパターン530との間隔により、第1領域511と第2領域512の絶縁層540は、それぞれ異なる厚さまたは高さを有するように形成される。
第2回路パターン522は、絶縁層540の上部に形成されることができる。第2回路パターン522は、例えば、金、銀、銅、ニッケルなどの伝導性金属で構成されることができる。
本発明の実施例によると、第1領域511において、第1回路パターン521とダミーパターン530との間の間隔は[式2]を満すように形成されることができる。
Figure 2013128118
ここで、D1は、第1領域511における第1回路パターン521とダミーパターン530との間の距離である。D1は、第1領域511の第1回路パターン521の下部と、ダミーパターン530下部との間の距離であることができる。
T1は、第1回路パターン521の厚さである。また、T2は、第1回路パターン521またはダミーパターン530の上部に形成された絶縁層540の最大厚さである。
第1回路パターン521とダミーパターン530との間の間隔が狭いほど、第1回路パターン521の上部、ダミーパターン530の上部、または第1回路パターン521とダミーパターン530との間に形成された絶縁層540の段差が小くなることができる。また、スリットダイコーティングにより、第1回路パターン521とダミーパターン530との間に絶縁層を形成する際にボイド(Void)が生じることを防止することができる。
第1領域511において、絶縁層540の最大高さと最小高さとの段差は3μm以下になることができる。ここで、3μmの段差は絶縁層540の平坦度の基準になることができる。
第1領域511における第1回路パターン521とダミーパターン530との間の間隔と、絶縁層540の段差の関係は、前記[表1]より確認することができる。
また、本発明の実施例によると、第2領域512には段差を有する絶縁層540が形成されることができる。第2領域512に形成された多数個のパターンは広い間隔で形成されることができる。第2領域512における第1回路パターン521とダミーパターン530との間の間隔は[式3]を満すように形成されることができる。
Figure 2013128118
ここで、D2は、第2領域512における第1回路パターン521とダミーパターン530との間の距離である。D2は、第2領域512の第1回路パターン521の下部と、ダミーパターン530下部との間の距離であることができる。第2領域512における絶縁層540の高さは、第1回路パターン521またはダミーパターン530の上部に形成された絶縁層540の高さより低く形成されることができる。また、第2領域512における絶縁層540の高さは、第1回路パターン521またはダミーパターン530の上部に形成された絶縁層540の最小厚さ以上になるように形成されることができる。
本発明の実施例による印刷回路基板500は、第1領域511と第2領域512の絶縁層540の高さまたは厚さが相違するため、第1領域511と第2領域512に形成される第2回路パターン522もまたそれぞれ異なる高さに形成される。即ち、第2領域512に形成された第2回路パターン522が、第1領域511に形成された第2回路パターン522より低い位置に形成されることができる。このように第2回路パターン522が異なる位置にそれぞれ形成されることにより、水平に形成された時に比べて相互の離隔距離が増加することができる。離隔距離が増加することにより、クロストーク(Crosstalk)による不良発生を減少させることができる。また、第1領域511と第2領域512の絶縁層540の厚さは、第1回路パターン521とダミーパターン530との間の間隔を調節することにより調節されることができる。絶縁層540の厚さを調節することにより、第2回路パターン522のインピーダンス値も調節されることができる。第2回路パターン522のインピーダンス値は、以下の[式4]のとおりである。
Figure 2013128118
ここで、Zは、第2回路パターン522のインピーダンス値であり、εは絶縁層540の誘電率であり、Wは、第2回路パターン522の幅であり、Tは、第2回路パターン522の厚さであり、Hは絶縁層540の厚さである。このように、第2回路パターン522のインピーダンス値は、絶縁層540の厚さ、絶縁層540の誘電率、第2回路パターン522の幅及び第2回路パターン522の厚さによって変更されることができる。即ち、絶縁層540の厚さを調節することにより、第2回路パターン522のインピーダンス値を調節することができる。
このような印刷回路基板500は、ダミーパターン530及びスリットダイコーティング方法を用いて絶縁層540を形成することにより、絶縁層540の平坦化、段差及び厚さを調節することができる。これにより、必要に応じて、絶縁層540の平坦化が必要な部分と段差が必要な部分に全て適用することができ、設計自由度が増加することができる。また、クロストーク発生を防止してインピーダンス値を調節することができる。
図7から図9は、本発明のさらに他の実施例による印刷回路基板の製造方法を順に示す図面である。
図7を参照すると、まず、ベース基板510の上部に第1回路パターン521及びダミーパターン530を形成することができる。
ベース基板510は、ビルドアップされる印刷回路基板を支持できる硬質の素材からなることができる。例えば、ベース基板510は、有機物基板(Organic Substrate)または有機複合物基板(Organic Composite Substrate)であることができる。
また、ベース基板510には、図示されてはいないが、ビア(不図示)が形成されることができる。ビア(不図示)は、印刷回路基板500が両面に回路層が形成される場合、両面の回路層の間の電気信号連結のために形成されることができる。
また、ベース基板510は、第1領域511と、第2領域512とに分けることができる。第1領域511は、多数個のパターンが狭い間隔で配置され、平坦な絶縁層540が形成される領域である。また、第2領域512は、多数個のパターンが広い間隔で配置され、第1領域511に形成された絶縁層540と高さの段差を有するように形成されることができる。
第1回路パターン521及びダミーパターン530は同時に形成されることができる。第1回路パターン521は、設計パターンに従って電気信号を伝達するベース基板510上に形成された伝導性ラインである。第1回路パターン521は、例えば、金、銀、銅、ニッケルなどの伝導性金属で構成されることができる。ダミーパターン530は、第1回路パターン521と第1回路パターン521との間の空間に形成されることができる。本発明の実施例では、ダミーパターン530が第1回路パターン521と第1回路パターン521との間の空間に形成されるが、ダミーパターン530が形成される位置はこれに限定されない。即ち、ダミーパターン530は、第1回路パターン521を含む何れの構成部も形成されていない何れのところにも形成されることができる。
本発明の実施例によると、第1領域511では、第1回路パターン521とダミーパターン530が狭い間隔で形成されることができる。第1領域511において、第1回路パターン521とダミーパターン530との間の間隔は[式2]を満すように形成されることができる。
Figure 2013128118
ここで、D1は、第1領域511における第1回路パターン521とダミーパターン530との間の距離である。D1は、第1領域511の第1回路パターン521の下部と、ダミーパターン530下部との間の距離であることができる。
T1は、第1回路パターン521の厚さである。また、T2は、第1回路パターン521またはダミーパターン530の上部に以降に形成される絶縁層(図8の540)の最大厚さである。
第1回路パターン521とダミーパターン530との間の間隔が狭いほど、第1回路パターン521の上部、ダミーパターン530の上部、または第1回路パターン521とダミーパターン530との間に形成された絶縁層(図8の540)の段差が小さくなることができる。また、スリットダイコーティングによって第1回路パターン521とダミーパターン530との間に絶縁層を形成する際にボイド(Void)が生じることを防止することができる。
第1領域511において、第1回路パターン521とダミーパターン530との間の間隔と、絶縁層(図8の540)の段差の関係は、前記[表1]より確認することができる。
また、第2領域512において、第2回路パターン522とダミーパターン530が広い間隔で形成されることができる。第2領域512における第1回路パターン521とダミーパターン530との間の間隔は[式3]を満すように形成されることができる。
Figure 2013128118
ここで、D2は、第2領域512における第1回路パターン521とダミーパターン530との間の距離である。D2は、第2領域512の第1回路パターン521の下部と、ダミーパターン530下部との間の距離であることができる。
第1回路パターン521は、公知の方法により形成されることができ、ダミーパターン530は、第1回路パターン521を形成する際に同時に形成されることができる。例えば、第1回路パターン521及びダミーパターン530を形成するためにパターニングされたメッキレジストをベース基板510の上部に形成することができる。その後、電解メッキ方法を用いて伝導性金属でメッキを行い、メッキレジストを除去することで、ベース基板510の上部に第1回路パターン521及びダミーパターン530を同時に形成することができる。
図8を参照すると、第1回路パターン521及びダミーパターン530の上部に絶縁層540を形成することができる。
第1回路パターン521及びダミーパターン530が形成されたベース基板510の上部にスリットダイコーティング方法により絶縁層540を形成することができる。即ち、スリットダイ装置200によって絶縁材が第1回路パターン521及びダミーパターン530の上部に塗布されることができる。スリットダイ装置200が絶縁層540が形成される区間を所定速度で所定方向に移動しながら、第1回路パターン521及びダミーパターン530の上部に一定量の絶縁材を吐出することで絶縁層540を形成することができる。この際、絶縁材はエポキシ樹脂であることができる。また、絶縁材は液体状でスリットダイ装置200から吐出されることができる。
このように、スリットダイ装置200から液体状の絶縁材が吐出されることにより第1領域511の第1回路パターン521及びダミーパターン530のようなパターン間の狭い空間にも絶縁材が塗布されることができる。従って、スリットダイ方法により絶縁層540を形成する際に、パターン間の狭い空間にボイド(Void)が形成されることを防止することができる。
本発明の実施例によると、絶縁層540の厚さは100μm以下になることができる。スリットダイ装置を用いたスリットダイコーティング方法により形成できる絶縁層540の厚さが100μmであることができる。
第1領域511における絶縁層540の最大高さと最小高さとの段差は3μm以下になることができる。ここで、3μmの段差は絶縁層540の平坦度の基準になることができる。
また、第2領域512における絶縁層540の高さは、第1回路パターン521またはダミーパターン530の上部に形成された絶縁層540の高さより低く形成されることができる。また、第2領域512における絶縁層540の高さは、第1回路パターン521またはダミーパターン530の上部に形成された絶縁層540の最小厚さ以上になるように形成されることができる。
このように、スリットダイ装置200から液体状の絶縁材が吐出されることにより、第2領域512の絶縁層540が第1領域511より薄く形成されることができる。即ち、絶縁層540が段差を有するように形成されることができる。
図9を参照すると、絶縁層540の上部に第2回路パターン522を形成することができる。この際、第2回路パターン522は、第1領域511と第2領域512の両方に形成されることができる。第2回路パターン522は、例えば、金、銀、銅、ニッケルなどの伝導性金属で構成されることができる。第1領域511と第2領域512の絶縁層540の高さまたは厚さが相違するため、第1領域511と第2領域512に形成される第2回路パターン522もまたそれぞれ異なる高さに形成されることができる。即ち、第2領域512に形成された第2回路パターン522が第1領域511に形成された第2回路パターン522より低い位置に形成されることができる。このように第2回路パターン522が異なる位置にそれぞれ形成されることにより、水平に形成された時に比べて相互の離隔距離が増加することができる。離隔距離が増加することにより、クロストーク(Crosstalk)による不良発生を減少させることができる。また、第1領域511と第2領域512の絶縁層540の厚さは、第1回路パターン521とダミーパターン530との間の間隔を調節することにより調節されることができる。また、第2回路パターン522のインピーダンス値は絶縁層540の厚さによって調節されることができる。第2回路パターン522のインピーダンス値は、以下の[式4]のとおりである。
Figure 2013128118
ここで、Zは、第2回路パターン522のインピーダンス値であり、εは絶縁層540の誘電率であり、Wは、第2回路パターン522の幅であり、Tは、第2回路パターン522の厚さであり、Hは絶縁層540の厚さである。このように、第2回路パターン522のインピーダンス値は、絶縁層540の厚さ、絶縁層540の誘電率、第2回路パターン522の幅及び第2回路パターン522の厚さによって変更されることができる。即ち、絶縁層540の厚さを調節することにより、第2回路パターン522のインピーダンス値を調節することができる。
本発明の実施例において、D、D1、D2を回路パターンとダミーパターンとの間隔と例示しているが、これは説明の便宜上のものであってこれに限定されない。即ち、D、D1及びD2は、回路パターンとダミーパターンのうち互いに近接したパターン間の距離であることができる。
また、本実施例では、ベース基板の一面にのみ回路パターン、ダミーパターン及び絶縁層を形成すると説明しているが、これは例示にすぎず、ベース基板の両面に回路パターン、ダミーパターン及び絶縁層を形成することも可能である。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに制限されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、印刷回路基板及び印刷回路基板の製造方法に適用可能である。
100、500 印刷回路基板
110、510 ベース基板
120 回路パターン
121、521 第1回路パターン
122、522 第2回路パターン
123 第3回路パターン
130、530 ダミーパターン
131 第1ダミーパターン
132 第2ダミーパターン
133 第3ダミーパターン
140、540 絶縁層
141 第1絶縁層
142 第2絶縁層
143 第3絶縁層
151 実装パッド
152 ソルダレジスト
153 バンプ
160 ビルドアップ層
200 スリットダイ装置
300 半導体チップ
511 第1領域
512 第2領域

Claims (18)

  1. ベース基板と、
    前記ベース基板の上部に形成される一つ以上の回路パターンと、
    前記ベース基板の上部に形成される一つ以上のダミーパターンと、
    前記回路パターン及び前記ダミーパターンの上部に形成される絶縁層と、を含み、
    前記回路パターン及び前記ダミーパターンの互いに隣り合うパターン間の間隔が以下の[式1]を満たす、印刷回路基板。
    Figure 2013128118
    (ここで、Dは、前記回路パターン及びダミーパターンの互いに隣り合うパターン間の間隔であり、T1は、前記回路パターンまたはダミーパターンの厚さであり、T2は、前記回路パターンまたはダミーパターンの上部に形成された絶縁層の最大厚さである。)
  2. 前記絶縁層の最大高さと最小高さとの差が3μm以下である、請求項1に記載の印刷回路基板。
  3. 前記絶縁層の厚さが100μm以下である、請求項1に記載の印刷回路基板。
  4. 前記ベース基板は、有機物基板(Organic Substrate)または有機複合物基板(Organic Composite Substrate)である、請求項1に記載の印刷回路基板。
  5. 前記ベース基板の上部または下部に形成された一つ以上の回路パターン及び絶縁層を有するビルドアップ層をさらに含む、請求項1に記載の印刷回路基板。
  6. 第1領域及び第2領域を含むベース基板と、
    前記ベース基板の上部に形成される一つ以上の第1回路パターンと、
    前記ベース基板の上部に形成される一つ以上のダミーパターンと、
    前記第1回路パターン及び前記ダミーパターンの上部に形成される絶縁層と、
    前記絶縁層の上部に形成される一つ以上の第2回路パターンと、を含み、
    前記第1領域において、第1回路パターン及びダミーパターンの互いに隣り合うパターン間の間隔が以下の[式2]を満し、
    前記第2領域において、第1回路パターン及びダミーパターンの互いに隣り合うパターン間の間隔が以下の[式3]を満し、
    前記第1領域に形成された絶縁層の最小高さが、前記第2領域に形成された絶縁層の最大高さより高く形成される、印刷回路基板。
    Figure 2013128118
    Figure 2013128118
    (ここで、D1は、第1領域において、前記第1回路パターン及びダミーパターンの互いに隣り合うパターン間の距離であり、D2は、第1領域において、前記第1回路パターン及びダミーパターンの互いに隣り合うパターン間の距離であり、T1は、前記第1回路パターンまたはダミーパターンの厚さであり、T2は、前記第1回路パターンまたはダミーパターンの上部に形成された絶縁層の最大厚さである。)
  7. 前記第1領域において、前記絶縁層の最大高さと最小高さとの差が3μm以下である、請求項6に記載の印刷回路基板。
  8. 前記絶縁層の厚さが100μm以下である、請求項6に記載の印刷回路基板。
  9. 前記ベース基板は有機物基板(Organic Substrate)または有機複合物基板(Organic Composite Substrate)である、請求項6に記載の印刷回路基板。
  10. ベース基板を準備する段階と、
    前記ベース基板の上部に一つ以上の回路パターン及び一つ以上のダミーパターンを形成する段階と、
    前記回路パターン及びダミーパターンの上部に、スリットダイコーティング(Slit Die Coating)方法により絶縁層を形成する段階と、を含み、
    前記回路パターン及び前記ダミーパターンの互いに隣り合うパターン間の間隔が以下の[式1]を満す、印刷回路基板の製造方法。
    Figure 2013128118
    (ここで、Dは、前記回路パターン及びダミーパターンの互いに隣り合うパターン間の間隔であり、T1は、前記回路パターンまたはダミーパターンの厚さであり、T2は、前記回路パターンまたはダミーパターンの上部に形成された絶縁層の最大厚さである。)
  11. 前記絶縁層を形成する段階において、
    前記絶縁層の最大高さと最小高さとの差が3μm以下である、請求項10に記載の印刷回路基板の製造方法。
  12. 前記絶縁層を形成する段階において、
    前記絶縁層の厚さが100μm以下である、請求項10に記載の印刷回路基板の製造方法。
  13. 前記ベース基板は有機物基板(Organic Substrate)または有機複合物基板(Organic Composite Substrate)である、請求項10に記載の印刷回路基板の製造方法。
  14. 前記絶縁層を形成する段階の後に、
    前記ベース基板の下部及び前記絶縁層の上部のうち少なくとも一つに、一つ以上の回路パターン及び絶縁層を有するビルドアップ層を形成する段階をさらに含む、請求項10に記載の印刷回路基板の製造方法。
  15. 第1領域及び第2領域を含むベース基板を準備する段階と、
    前記ベース基板の上部に一つ以上の第1回路パターン及び一つ以上のダミーパターンを形成する段階と、
    前記第1回路パターン及びダミーパターンの上部に、スリットダイコーティング(Slit Die Coating)方法により絶縁層を形成する段階と、
    前記絶縁層の上部に一つ以上の第2回路パターンを形成する段階と、を含み、
    前記第1領域において、第1回路パターン及びダミーパターンの互いに隣り合うパターン間の間隔が以下の[式2]を満し、
    前記第2領域において、第1回路パターン及びダミーパターンの互いに隣り合うパターン間の間隔が以下の[式3]を満し、
    前記第1領域に形成された絶縁層の最小高さが、前記第2領域に形成された絶縁層の最大高さより高く形成される印刷回路基板の製造方法。
    Figure 2013128118
    Figure 2013128118
    (ここで、D1は、第1領域において、前記第1回路パターン及びダミーパターンの互いに隣り合うパターン間の距離であり、D2は、第1領域において、前記第1回路パターン及びダミーパターンの互いに隣り合うパターン間の距離であり、T1は、前記第1回路パターンまたはダミーパターンの厚さであり、T2は、前記第1回路パターンまたはダミーパターンの上部に形成された絶縁層の最大厚さである。)
  16. 前記絶縁層を形成する段階において、
    前記第1領域において、前記絶縁層の最大高さと最小高さとの差が3μm以下である、請求項15に記載の印刷回路基板の製造方法。
  17. 前記絶縁層を形成する段階において、
    前記絶縁層の厚さが100μm以下である、請求項15に記載の印刷回路基板の製造方法。
  18. 前記ベース基板は有機物基板(Organic Substrate)または有機複合物基板(Organic Composite Substrate)である、請求項15に記載の印刷回路基板の製造方法。
JP2012276288A 2011-12-19 2012-12-18 印刷回路基板及び印刷回路基板の製造方法 Expired - Fee Related JP5607710B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2011-0137179 2011-12-19
KR20110137179 2011-12-19
KR1020120146564A KR101454080B1 (ko) 2011-12-19 2012-12-14 인쇄회로기판 및 인쇄회로기판 제조 방법
KR10-2012-0146564 2012-12-14

Publications (2)

Publication Number Publication Date
JP2013128118A true JP2013128118A (ja) 2013-06-27
JP5607710B2 JP5607710B2 (ja) 2014-10-15

Family

ID=48590366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012276288A Expired - Fee Related JP5607710B2 (ja) 2011-12-19 2012-12-18 印刷回路基板及び印刷回路基板の製造方法

Country Status (3)

Country Link
US (1) US20130153266A1 (ja)
JP (1) JP5607710B2 (ja)
CN (1) CN103167728A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017122757A (ja) * 2016-01-04 2017-07-13 国立研究開発法人産業技術総合研究所 スポットサイズ変換器
JP2019079987A (ja) * 2017-10-26 2019-05-23 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
US10414977B2 (en) 2017-05-19 2019-09-17 Nichia Corporation Fluorescent material having composition of rare earth aluminum-gallate, and light emitting device
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
JP2021500750A (ja) * 2017-11-02 2021-01-07 エルジー イノテック カンパニー リミテッド フレキシブル回路基板及びこれを含むチップパッケージ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101901695B1 (ko) 2014-07-02 2018-09-27 삼성전기 주식회사 인쇄회로기판 및 이를 이용한 카메라 모듈용 인쇄회로기판
TWI576023B (zh) * 2014-10-23 2017-03-21 Elite Material Co Ltd Suitable for multi-layer printed circuit board design
KR102029099B1 (ko) 2018-02-05 2019-10-07 삼성전자주식회사 반도체 패키지
KR20210026209A (ko) 2019-08-29 2021-03-10 삼성전자주식회사 인쇄회로 기판 및 그를 포함하는 전자 장치
KR20220049742A (ko) * 2020-10-15 2022-04-22 삼성전기주식회사 인쇄회로기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216526A (ja) * 1993-01-13 1994-08-05 Toshiba Corp 薄膜多層配線基板
JPH0766552A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
JPH098454A (ja) * 1995-06-26 1997-01-10 Toppan Printing Co Ltd プリント配線板の製造方法
JP2000252595A (ja) * 1999-03-02 2000-09-14 Ibiden Co Ltd 多層配線構造及び半導体搭載用基板
JP2000294925A (ja) * 1999-04-01 2000-10-20 Ibiden Co Ltd 多層ビルドアップ配線板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290477B1 (ko) * 1998-10-27 2001-08-07 박종섭 반도체 소자의 금속 배선 구조 및 그 형성 방법
JP2004040032A (ja) * 2002-07-08 2004-02-05 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same
CN100512605C (zh) * 2003-07-10 2009-07-08 太阳油墨制造株式会社 热固化性树脂组合物、热固化性粘接薄膜及印刷电路基板
JP4955263B2 (ja) * 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
EP2202766A4 (en) * 2007-10-17 2016-07-20 Showa Denko Kk METHOD FOR PRODUCING A CONDENSER, CONDENSER, BOARD, ELECTRONIC DEVICE AND CHIP CARD
JP2009206281A (ja) * 2008-02-27 2009-09-10 Nitto Denko Corp 配線回路基板
EP2284882B1 (en) * 2008-06-06 2013-07-10 National University Corporation Tohoku University Multilayer wiring board
CN101909401B (zh) * 2009-06-05 2013-11-06 鸿富锦精密工业(深圳)有限公司 印刷电路板结构
JP5484176B2 (ja) * 2010-04-26 2014-05-07 日東電工株式会社 配線回路基板およびその製造方法
TWI393495B (zh) * 2010-12-03 2013-04-11 Adv Flexible Circuits Co Ltd 訊號傳輸電路板之特性阻抗精度控制結構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216526A (ja) * 1993-01-13 1994-08-05 Toshiba Corp 薄膜多層配線基板
JPH0766552A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
JPH098454A (ja) * 1995-06-26 1997-01-10 Toppan Printing Co Ltd プリント配線板の製造方法
JP2000252595A (ja) * 1999-03-02 2000-09-14 Ibiden Co Ltd 多層配線構造及び半導体搭載用基板
JP2000294925A (ja) * 1999-04-01 2000-10-20 Ibiden Co Ltd 多層ビルドアップ配線板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017122757A (ja) * 2016-01-04 2017-07-13 国立研究開発法人産業技術総合研究所 スポットサイズ変換器
US10414977B2 (en) 2017-05-19 2019-09-17 Nichia Corporation Fluorescent material having composition of rare earth aluminum-gallate, and light emitting device
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
US11147160B2 (en) 2017-09-15 2021-10-12 Stemco Co., Ltd. Circuit board and method for manufacturing same
JP2019079987A (ja) * 2017-10-26 2019-05-23 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP2021500750A (ja) * 2017-11-02 2021-01-07 エルジー イノテック カンパニー リミテッド フレキシブル回路基板及びこれを含むチップパッケージ
JP2021145132A (ja) * 2017-11-02 2021-09-24 エルジー イノテック カンパニー リミテッド フレキシブル回路基板及びこれを含むチップパッケージ
JP7127190B2 (ja) 2017-11-02 2022-08-29 エルジー イノテック カンパニー リミテッド フレキシブル回路基板及びこれを含むチップパッケージ
JP2022169655A (ja) * 2017-11-02 2022-11-09 エルジー イノテック カンパニー リミテッド フレキシブル回路基板及びこれを含むチップパッケージ
JP7324351B2 (ja) 2017-11-02 2023-08-09 エルジー イノテック カンパニー リミテッド フレキシブル回路基板及びこれを含むチップパッケージ

Also Published As

Publication number Publication date
JP5607710B2 (ja) 2014-10-15
US20130153266A1 (en) 2013-06-20
CN103167728A (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5607710B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
US9538642B2 (en) Wiring board and method for manufacturing the same
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
US8934262B2 (en) Wiring board and method for manufacturing the same
US20100224397A1 (en) Wiring board and method for manufacturing the same
US8785789B2 (en) Printed circuit board and method for manufacturing the same
KR101067199B1 (ko) 인쇄회로기판 및 그 제조방법
CN107170689B (zh) 芯片封装基板
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US20150068788A1 (en) Printed wiring board
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR102078009B1 (ko) 인쇄회로기판 및 그 제조방법
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
KR20110053828A (ko) 휨 발생 방지를 위한 기판의 제조방법
KR101454080B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR102211741B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
KR100689018B1 (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
CN110958762B (zh) 印刷布线基板
US20240023250A1 (en) Wiring substrate
US20230137841A1 (en) Circuit carrier and manufacturing method thereof and package structure
KR20170087765A (ko) 인쇄회로기판
KR20180017701A (ko) 다층 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140828

R150 Certificate of patent or registration of utility model

Ref document number: 5607710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees