KR20180017701A

KR20180017701A - 다층 인쇄회로기판 제조방법

Info

Publication number: KR20180017701A
Application number: KR1020160101946A
Authority: KR
Inventors: 백옥기
Original assignee: 주식회사 태우이앤피
Priority date: 2016-08-10
Filing date: 2016-08-10
Publication date: 2018-02-21

Abstract

미세회로 구현이 용이하고, 신뢰성이 우수하며, 제조 리드타임 및 제조 원가를 낮출 수 있는 다층 인쇄회로기판 제조방법이 개시된다. 다층 인쇄회로기판 제조방법은, 필 도금되어 있는 비아홀을 적어도 하나 이상 구비하며 양면에 회로패턴이 형성된 복수의 회로기판을 준비하는 단계, 프리프래그 비아홀이 형성된 복수의 프리프래그를 준비하는 단계, 상기 복수의 회로기판과 상기 복수의 프리프래그를 교대로 정합하여 적층하는 단계 및 상기 복수의 회로기판 및 상기 복수의 프리프래그를 일괄 접합하는 단계를 포함하여 구성된다.

Description

다층 인쇄회로기판 제조방법{MANUFACTURING METHOD FOR MULTI-LAYER PRINTED CIRCUIT BOARD}

본 발명은 다층의 인쇄회로 기판을 제조하는 방법에 관한 것이다.

최근 전자기기들이 고밀도, 고속화, 소형화, 경량화, 박형화 및 다기능화됨으로써, 전자기기들을 위한 부품을 실장하는 인쇄회로기판(printed circuit board, PCB) 역시 고집적 기판(packaging substrate)에 대한 연구가 활발히 진행되고 있다. 이에 PCB 산업은 부품의 특성을 최적화하는데 중요한 요인인 짧은 선로와 미세 피치(Fine Pitch) 구현에 따른 여러 가지 방법들이 요구되고 있다. 또한, 실장된 부품의 작동시 칩으로부터 발생되는 열을 어떻게 신속히 제거하여 열 손상으로부터 보호하느냐 하는 방열부분에 대한 기판의 설계도 매우 중요한 과제로 떠오르고 있다.

이러한 추세에 대처하는 공법으로 HPL(Hole Plugging Land)과 비아필(Via Fill) 도금법이 있다. HPL 공법은 부품실장 패드 밑에 비아홀을 형성하는 공법으로, 내벽이 동도금된 비아홀 내부를 열경화성 수지 및 도전성 페이스트로 충진하고 표면을 연마한 뒤, 표면에 2차 동도금을 하여 비아홀을 커버하고, 그 위에 부품실장 패드를 형성하여 전자부품을 실장하는 방법이다. 이러한 HPL 방식의 비아홀 충진 방법에 따르면, 공기 기포가 비아홀 내부에 남아있게 되어 충진재가 함몰될 가능성과, 공정수 증가에 따른 제조일정지연과 원가상승의 단점이 있다. 한편, 비아필 도금 공법은 비아홀 크기 대비 제품 두께에 한계가 있어(Aspect Ratio 1:5 이상) 적용제품에 제한이 있었다. 그 예로 비아홀의 크기가 0.1mm, 두께가 1mm인 제품은 Aspect Ratio 1:10으로 현 도금기술로는 충진이 불가능하다. 이를 극복하기 위한 방법으로 선호도가 높은 Stack Via 필 도금법이 있다. 이 Stack Via 필 도금법은 회로가 형성된 양면기판을 베이스 기재로 하여, (a) 기판의 위, 아랫면에 새로운 층을 접합하고, (b) 비아홀을 가공하여 필 도금하고, (c) 회로형성하는 작업을, 반복적으로 수행(a~c)함으로써 복수층의 비아홀을 도금으로 충진하는 방식이다. 이와 같은 Stack Via 필 도금법은 네트워크용 기판이나 반도체 테스트용 기판과 같이 16층 이상 고다층일 경우 공정비용, 시간, 불량발생률이 증가하는 단점이 있다.

한편, 종래의 MLB(Multi Layer Board)방식에서 마이크로 비아(via)를 채용한 방식으로 변경하여 소형화 및 박형화에 대한 시도를 해 왔으나 고밀도에 대한 요구 증대와 공정수 증가에 따른 원가 상승에 의해 이 역시 한계에 다다르고 있다. 따라서, 최근 이러한 요구의 대응으로써 페이스트 첫진 및 범프를 이용해 층간을 연결하는 공법이 주류를 이루고 있으며, 이 중 일괄적층법은 기존의 순차로 적층하는 방법에 비해 공정수를 현저히 줄일 수 있을 뿐 아니라, 파인피치(fine pitch) 형성과 설계의 자유도가 높기 때문에 소형화, 고밀도화 요구에 대응이 가능하여 특히 선호도가 높다. 그리고 일괄 적층에 의한 전층 IVH(Inner Via Hole) 공법의 경우, 견고하게 비아홀을 채울 수 있는 필 도금을 이용하여 비아홀을 채움으로써 전층 이너 비아홀을 포함한 인쇄회로기판 제조 시 층간 접속에서의 상하도통을 견고하게 할 수 있다. 그러나 일괄 적층에 의한 전층 IVH(Inner Via Hole) 공법은 제조공정이 다양하여 제조원가가 상승되고, 액상 프리프래그를 도포함으로서 동박 위에 취급하여야 하기 때문에 액상의 번짐, 흐름으로 인한 불량요인을 내포하고 있으며, 층간 언클래이드 기판이 삽입되므로 특정 두께에서 구현할 수 있는 회로 층수에 제약이 있다는 등의 단점이 있다.

본 발명의 실시예들에 따르면, 미세회로 구현이 용이하고, 신뢰성이 우수하며, 제조 리드타임 및 제조 원가를 낮출 수 있는 다층 인쇄회로기판 제조방법을 제공하는 것을 목적으로 한다.

또한, 층간 접속 시 상하 도통을 견고하게 할 수 있는 다층 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.

또한, 공정 중의 접착제 변형을 방지하여 층간 접착력을 증대시킬 수 있는 다층 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.

본 발명이 해결하려는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상술한 본 발명의 목적을 달성하기 위한 본 발명의 실시예들에 따르면, 다층 인쇄회로기판 제조방법은, 필 도금되어 있는 비아홀을 적어도 하나 이상 구비하며 양면에 회로패턴이 형성된 복수의 회로기판을 준비하는 단계, 프리프래그 비아홀이 형성된 복수의 프리프래그를 준비하는 단계, 상기 복수의 회로기판과 상기 복수의 프리프래그를 교대로 정합하여 적층하는 단계 및 상기 복수의 회로기판 및 상기 복수의 프리프래그를 일괄 접합하는 단계를 포함하여 구성된다.

일 측에 따르면, 상기 회로기판은, 양면에 동박층이 형성된 베이스 기판을 준비하는 단계, 상기 베이스 기판에 적어도 하나 이상의 비아홀을 형성하는 단계, 상기 비아홀을 충진하고 상기 양쪽 동박층 표면을 덮도록 필 도금층을 형성하는 단계 및 상기 필 도금층 상에 회로패턴을 형성하는 단계를 포함하여 구성될 수 있다. 여기서, 상기 비아홀은, 상기 베이스 기판을 레이저 드릴이나 기계적인 드릴 비트를 이용하여 형성하고, 상기 베이스층 및 양면의 동박층을 모두 관통하도록 형성될 수 있다. 그리고 상기 필 도금층은 동(Cu), 염소(Cl), 황산, 3가철(Fe3+)을 주성분으로 하고, 레벨러와 광택제를 포함하여 형성된 도금액을 이용하여 형성될 수 있다. 예를 들어, 상기 필 도금층의 두께는 상기 도금액에 흐르는 전류밀도 및 공정 시간에 의해서 결정될 수 있다. 그리고 상기 회로패턴은, 상기 필 도금층 상에 패턴이 형성된 레지스트를 이용하여, 필 도금층 및 동박층을 에칭함으로써 베이스층이 노출되도록 형성될 수 있다. 예를 들어, 상기 회로패턴은 상기 비아홀에 충진된 필 도금층과 상기 비아홀 주변의 필도금층 및 동박층의 일부를 포함하도록 형성될 수 있다.

일 측에 따르면, 상기 프리프래그는 2개의 회로기판 사이에 삽입되며, 상기 프리프래그의 두께는 상기 2개의 회로기판의 회로패턴의 두께를 합한 두께와 같거나 더 두껍게 형성될 수 있다.

일 측에 따르면, 상기 프리프래그 비아홀은 상기 프리프래그를 레이저 드릴이나 기계적인 드릴 비트를 이용하여 형성할 수 있다. 또한, 상기 프리프래그 비아홀의 직경은 상기 비아홀의 직경보다 크게 형성될 수 있다.

본 발명의 다양한 실시예는 아래의 효과 중 하나 이상을 가질 수 있다.

이상에서 본 바와 같이, 본 발명의 실시예들에 따르면, 비아필 도금된 다수의 회로기판을 프리프래그를 사용하여 일괄접합함으로써 전층의 비아홀이 도금으로 충진될 수 있고, 층간 접속 시 상하 도통을 견고하게 할 수 있다.

또한, 프리프래그를 사용함으로써 공정 중의 접착제 변형을 방지하여 층간 접착력을 향상시킬 수 있다.

도 1은 회로기판을 도시한 도면이다.
도 2는 도 1의 회로기판에 비아홀을 형성한 상태의 도면이다.
도 3은 도 2의 회로기판에서 비아홀을 필 도금한 상태의 도면이다.
도 4는 도 3의 필 도금된 회로기판에 레지스트를 도포한 상태의 도면이다.
도 5는 도 4의 레지스트를 현상하여 레지스트 패턴을 형성한 상태의 도면이다.
도 6은 도 6의 레지스트 패턴을 이용하여 에칭하여 회로패턴을 형성한 상태의 도면이다.
도 7은 도 6에서 레지스트를 박리한 상태의 도면이다.
도 8은 프리프래그의 도면이다.
도 9는 도 8의 프리프래그에 비아홀을 형성한 상태의 도면이다.
도 10은 복수의 회로기판과 복수의 프리프래그를 정합하여 적층한 상태의 도면이다.
도 11은 적층된 복수의 회로기판 및 복수의 프리프래그를 접합하여 성형함으로써 형성된 다층 인쇄회로기판의 도면이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.

또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

이하, 도 1 내지 도 11을 참조하여 본 발명의 실시예들에 따른 다층 인쇄회로기판(130)의 제조방법에 대해서 상세하게 설명한다.

도 1은 베이스층(101)의 양면에 동박층(102)이 형성된 베이스 기판(100)을 준비한다.

그리고 도 2에 도시한 바와 같이, 베이스 기판(100)에 비아홀(103)을 형성한다. 여기서, 비아홀(103)은 그 직경 및 작업 편의성에 따라서 레이저 드릴이나 기계적인 드릴 비트를 이용하여 가공할 수 있다. 또한, 비아홀(103)은 베이스층(101) 및 양면의 동박층(102)을 모두 관통하도록 형성된다. 한편, 도면에서는 베이스 기판(100)에 비아홀(103)이 1개 형성된 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니고, 비아홀(103)의 수는 복수개가 형성될 수 있으며, 비아홀(103)의 위치는 실질적으로 다양하게 변경될 수 있다.

다음으로, 도 3에 도시한 바와 같이, 비아홀(103)을 필 도금하여 필 도금층(104)을 형성한다. 여기서 필 도금층(104)은 비아홀(103) 내부뿐만 아니라 베이스 기판(100) 양면의 동박층(102) 표면을 모두 덮도록 형성된다. 또한, 필 도금층(104)은 리버스 펄스 기능이 있는 장비(Reverse Pulse Plating)에서 동(Cu), 염소(Cl), 황산, 3가철(Fe3+) 등을 주성분으로 하고, 첨가제인 레벨러(Leveller: Inhibitor)의 도금억제 작용과 광택제(Brightner: Accelerator)의 촉진작용이 극대화된 도금액을 사용하여, 비아홀(103) 내부에 동(Cu)이 채워지도록 한다. 또한, 필 도금층(104)은 베이스 기판(100)의 동박층(102) 표면에 도포되는 두께가 다층 인쇄회로기판(130)의 설계시 계획된 두께로 하되, 도금액에 흐르는 전류밀도 및 공정시간을 고려하여 조절하게 된다.

다음으로, 도 4 내지 도 7에 도시한 바와 같이, 필 도금층(104)이 형성된 베이스 기판(100)에 회로패턴(105)을 형성한다. 우선, 도 4에 도시한 바와 같이, 필 도금층(104) 표면에 드라이 필름이나 액상 포토레지스트를 포함하는 레지스트(110)를 코팅하고, 도 5에 도시한 바와 같이, 회로패턴(105)을 형성하기 위해서 포토마스크를 이용하여 자외선을 조사한 후, 현상하여 레지스트 패턴(111)을 형성하고, 도 6에 도시한 바와 같이, 레지스트 패턴에 따라 필 도금층(104)과 동박층(102)을 에칭함으로써 베이스 기판(100)에 소정의 회로패턴(105)이 형성된다. 그리고 도 7에 도시한 바와 같이 회로패턴(105)이 형성된 후에는 베이스 기판(100)에서 레지스트(110)를 박리시켜서, 회로패턴(105)이 형성된 회로기판(100')을 형성한다. 여기서, 회로패턴(105)은 레지스트(110)에 의해 필 도금층(104)과 동박층(102)이 제거되어 랜드와 라인 등으로 이루어진다. 예를 들어, 회로패턴(105)은 필 도금층(104) 및 동박층(102)이 에칭되어서(에칭 후의 필 도금층을 104'로, 동박층을 102'으로 표시하였음) 베이스층(101)이 노출되지만, 비아홀(103) 및 그 주변의 필 도금층(104)과 동박층(102)의 일부는 남아 있게 된다.

다음으로, 도 8에 도시한 바와 같이, 프리프래그(120)를 준비한다. 예를 들어, 프리프래그(120)는 유리섬유(Glass Fiber)를 에폭시 레진(Epoxy Resin)에 함침시킨 것으로, 레진 흐름성이 0.2~2.0mm(No/Low Resin Flow)이고, B-스테이지의 반경화성 상태를 특성으로 갖는다. 그리고 프리프래그(120)의 두께는, 2개의 회로기판(100') 사이에 삽입되므로, 양쪽 회로기판(100')의 회로패턴(105)의 두께를 합한 값과 같거나 더 크게 설정되며, 최종 다층 인쇄회로기판(130)의 최종 두께를 고려하여 선정하는 것이 바람직하다.

다음으로, 도 9에 도시한 바와 같이, 프리프래그(120)에 비아홀(121, 이하, '프리프래그 비아홀(121)'이라 한다)을 형성한다.

여기서, 프리프래그 비아홀(121)은 직경 및 작업 용이성에 따라서 레이저 드릴이나 기계적인 드릴 비트(Drill Bit)를 이용하여 가공할 수 있다. 그리고 프리프래그 비아홀(121)의 직경은 회로기판(100, 100')의 비아홀(103)의 직경보다 0.1~ 0.3mm 크게 가공하며, 정확한 값은 프리프래그(120)의 레진 흐름성과 두께, 레진 함량 등을 고려하여 결정하는 것이 바람직하다

다음으로 도 10에 도시한 바와 같이, 상기와 같이 준비된 복수의 회로기판(100') 및 복수의 프리프래그(120)를 적층한다. 여기서, 회로기판(100')과 프리프래그(120)를 교번적으로 한층씩 번갈아 가면서 적층하며, 정확한 위치에 적층(Lay-up)한다.

이와 같이 적층된 상태는 취급상 층간 틀어짐과 프레스로 성형시 층간 밀림현상을 방지하도록 적층된 상태에서 외곽 주위로 리벳(rivet)을 사용하여 고정하는 것이 바람직하다.

도 11을 참조하면, 적층된 상태의 회로기판(100') 및 프리프래그(120)를 진공 핫프레스(Hot Press)로 고온, 가압을 가하여 성형함으로써 다층 인쇄회로기판(130)이 형성된다.

본 실시예들에 따르면, 비아홀(103)이 필 도금된 각각의 회로기판(100')을 일괄 접합함으로써 전층이 도금으로 충진되는 효과를 갖는다. 이는 비아홀(103)과 패드영역을 동일위치에 형성함으로써 미세회로 구현이 가능하고, 방열성능이 우수하며 기존의 MLB 구조(Multi Layer Board Structure)와 동일하여 활용범위가 넓다. 더불어, 본 실시예들에 따르면, 복수의 회로기판(100')과 프리프래그(120)를 적층한 후 일괄접합하는 것이므로 고다층, 후판 인쇄회로기판 제조시 유용하다.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

100: 베이스 기판
101: 베이스층
102, 102': 동박층
103: 비아홀
104, 104': 필 도금층
105: 회로패턴
110: 레지스트
111: 레지스트 패턴
120: 프리프래그
121: 프리프래그 비아홀
130: 다층 인쇄회로기판

Claims

필 도금되어 있는 비아홀을 적어도 하나 이상 구비하며 양면에 회로패턴이 형성된 복수의 회로기판을 준비하는 단계;
프리프래그 비아홀이 형성된 복수의 프리프래그를 준비하는 단계;
상기 복수의 회로기판과 상기 복수의 프리프래그를 교대로 정합하여 적층하는 단계; 및
상기 복수의 회로기판 및 상기 복수의 프리프래그를 일괄 접합하는 단계;
를 포함하는 다층 인쇄회로기판 제조방법.
제1항에 있어서,
상기 회로기판은,
양면에 동박층이 형성된 베이스 기판을 준비하는 단계;
상기 베이스 기판에 적어도 하나 이상의 비아홀을 형성하는 단계;
상기 비아홀을 충진하고 상기 양쪽 동박층 표면을 덮도록 필 도금층을 형성하는 단계; 및
상기 필 도금층 상에 회로패턴을 형성하는 단계;
를 포함하는 다층 인쇄회로기판 제조방법.
제2항에 있어서,
상기 비아홀은, 상기 베이스 기판을 레이저 드릴이나 기계적인 드릴 비트를 이용하여 형성하고, 상기 베이스층 및 양면의 동박층을 모두 관통하도록 형성된 다층 인쇄회로기판 제조방법.
제2항에 있어서,
상기 필 도금층은 동(Cu), 염소(Cl), 황산, 3가철(Fe3+)을 주성분으로 하고, 레벨러와 광택제를 포함하여 형성된 도금액을 이용하여 형성되는 다층 인쇄회로기판 제조방법.
제4항에 있어서,
상기 필 도금층의 두께는 상기 도금액에 흐르는 전류밀도 및 공정 시간에 의해서 결정되는 다층 인쇄회로기판 제조방법.
제2항에 있어서,
상기 회로패턴은, 상기 필 도금층 상에 패턴이 형성된 레지스트를 이용하여, 필 도금층 및 동박층을 에칭함으로써 베이스층이 노출되도록 형성되는 다층 인쇄회로기판 제조방법.
제6항에 있어서,
상기 회로패턴은 상기 비아홀에 충진된 필 도금층과 상기 비아홀 주변의 필도금층 및 동박층의 일부를 포함하도록 형성된 다층 인쇄회로기판 제조방법.
제1항에 있어서,
상기 프리프래그는 2개의 회로기판 사이에 삽입되며,
상기 프리프래그의 두께는 상기 2개의 회로기판의 회로패턴의 두께를 합한 두께와 같거나 더 두껍게 형성되는 다층 인쇄회로기판 제조방법.
제1항에 있어서,
상기 프리프래그 비아홀은 상기 프리프래그를 레이저 드릴이나 기계적인 드릴 비트를 이용하여 형성하는 다층 인쇄회로기판 제조방법.
제9항에 있어서,
상기 프리프래그 비아홀의 직경은 상기 비아홀의 직경보다 크게 형성되는 다층 인쇄회로기판 제조방법.