JP2006520093A - 電子モジュールの製造方法 - Google Patents

電子モジュールの製造方法 Download PDF

Info

Publication number
JP2006520093A
JP2006520093A JP2006502075A JP2006502075A JP2006520093A JP 2006520093 A JP2006520093 A JP 2006520093A JP 2006502075 A JP2006502075 A JP 2006502075A JP 2006502075 A JP2006502075 A JP 2006502075A JP 2006520093 A JP2006520093 A JP 2006520093A
Authority
JP
Japan
Prior art keywords
component
conductive layer
installation base
conductive
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006502075A
Other languages
English (en)
Inventor
トゥオミネン リスト
パルム ペッテリ
Original Assignee
イムベラ エレクトロニクス オサケユキチュア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8565725&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2006520093(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by イムベラ エレクトロニクス オサケユキチュア filed Critical イムベラ エレクトロニクス オサケユキチュア
Publication of JP2006520093A publication Critical patent/JP2006520093A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/82132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Credit Cards Or The Like (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

絶縁材料層（１）及びその絶縁材料層の表面上における導電層を含む据付基部を用いる電子モジュール及びその製造方法。導電層は、コンポーネント（６）の据付キャビティも覆う。コンポーネント（６）は、接点領域が導電層に向くように、かつコンポーネント（６）の接点領域と導電層との間に電気的な接点が形成されるようにして、据付キャビティ内に据え付けられる。この後、コンポーネント（６）を取付けた導電層から、導電パターン（１４）を形成する。

Description

本発明は、電子モジュールの製造方法に関する。
本発明は特に、据付基部に埋め込まれた１つ以上のコンポーネントを含む電子モジュールに関する。この電子モジュールは、モジュール内に形成した導電構体を経て、互いに電気的に接続される幾つかのコンポーネントを含む、回路板のようなモジュールとすることができる。コンポーネントは、受動コンポーネント、マイクロ回路、半導体コンポーネント又は他の同様なコンポーネントとすることができる。典型的には回路板に接続されるコンポーネントは、１グループのコンポーネントを形成する。他の重要なグループのコンポーネントには、典型的には回路板に接続するためにパッケージ化されるコンポーネントがある。本発明が関連する電子モジュールは、その他のタイプのコンポーネントを含むものとすることができることは勿論である。
据付基部は、電気コンポーネント用の据付基部として電子業界で一般に使用されている基部と同様のタイプのものとすることができる。基部の役割は、コンポーネントに、機械的取付基部を提供すること、並びに基部上及び基部外の双方のコンポーネントに必要な電気的接続を与えることにある。据付基部は回路板とすることもでき、この場合は、本発明が関連する構造及び方法は、回路板の製造技術と密接に関連する。据付基部は他の基部とすることもでき、例えば１つ以上のコンポーネントのパッケージ化に用いる基部、又は機能モジュール全体のための基部とすることもできる。
回路板に用いられる製造技術は、マイクロ回路に用いられる製造技術とは異なり、とりわけ、マイクロ回路の製造技術における据付基部、即ち回路基板は半導体材料製であり、一方回路板用の据付基部の基部材料は、何らかの形態の絶縁材料である。マイクロ回路の製造技術は、典型的には回路板の製造技術よりもかなり費用がかかるものでもある。
コンポーネント、特に半導体コンポーネントのケース及びパッケージ用の構成及び製造技術は、回路板の構造及び製造とは異なり、コンポーネントのパッケージ化は、主にコンポーネントの周囲にケースを形成し、これによりコンポーネントを機械的に保護し、取扱いし易くしている。コンポーネントの表面には、典型的には突出部である接続部があり、これによりパッケージ化したコンポーネントを回路板の正しい位置に容易に設置でき、コンポーネントを所望に接続し得るようにしている。さらに、コンポーネントケース内には導体があり、これら導体が、ケース外部の接続部を実際のコンポーネント表面上にある接続領域に接続し、これらの導体を経てコンポーネントを周囲のものに所望通りに接続し得るようにしている。
しかしながら、従来技術を用いて製造したコンポーネントケースは、かなりのスペースを要する。電子デバイスが小型化するにつれて、スペースを要し、不可欠でなく、かつ不必要なコストのかかるコンポーネントケースをなくすような傾向になりつつある。この問題を解決するために、種々の構造及び方法が開発されている。
既知の解決策のひとつにフリップチップ（ＦＣ）技法があり、これは、パッケージ化していない半導体コンポーネントを据え付けて、かつこれらを回路板の表面に直接接続するものである。しかしながら、フリップチップ技法には多くの弱点及び困難性がある。例えば、特に回路板と半導体コンポーネントとの間に機械的応力が生じるような用途においては、接続の信頼性が問題となり得る。機械的応力を回避するように、半導体コンポーネントと回路板との間には、機械的応力を均等化する適切な弾力性のあるアンダーフィル材が加えられる。この処置の段階は製造過程を遅延させ、かつコストを増大させる。デバイスの通常の動作により生じる熱膨張によってさえも、ＦＣ構造の長期信頼度を損ねるほどの機械的応力が生じ得る。
米国特許明細書第４２４６５９５号にひとつの解決策が開示されており、この場合には、コンポーネント用の据付基部に複数の凹所を形成するようにしている。凹所の底部は絶縁層によって境され、この絶縁層には、コンポーネント接続用のホールが形成されている。それからコンポーネントは、接続領域が凹所の底部に面するようにして凹所内に埋め込まれ、絶縁層のホールを経てコンポーネントに電気的な接続が行われるようにしている。このような方法では、例えばフィードスルーをコンポーネントの接点領域と整列させる際に、問題が生じることがある。なぜなら、フィードスルーは、絶縁層の下にあるコンポーネントに対して整列させなくてはならないからである。他の点においても、この方法は今日用いられている技法には対応していない（この特許は１９８１年に遡るものである）。
日本の特開平１３−５３４４７号には第２の解決策が開示されており、この場合には、据付基部にコンポーネント用の凹所を形成するようにしている。コンポーネントの接点領域が据付基部の表面の方に向くように、コンポーネントをこの凹所内に設置している。次に、据付基部の表面上でかつコンポーネント全体に亘って、絶縁層を形成している。コンポーネントのための接点開口を絶縁層に形成し、この接点開口を経てコンポーネントへの電気的な接点を形成している。この方法においても、コンポーネントの接点領域とフィードスルーを整列させる際に問題が生じることがあり、それは絶縁層の下にあるコンポーネントに対して整列させなくてはならないからである。この方法では、コンポーネントを正確に位置付けて、据付板の幅及び厚さに対してフィードスルーを首尾よく整列させるために、凹所の製造及び凹所内のコンポーネントの設置には相当な精度が求められる。
一般的にも、絶縁層に形成したフィードスルーを経てコンポーネントを接続するには、コンポーネントを回路板又は他の据付基部内に埋め込もうとする技術に対する課題が生じる。例えば、整列精度による問題、並びにホールを製造することにより、及びフィードスルーの縁部領域を導電材料で被覆することにより、コンポーネント表面に生じる応力による問題が生じ得る。フィードスルーに関する問題を部分的にでも低減できれば、据付基部に埋め込んだ、パッケージ化していないコンポーネントを具える信頼度の高い電子モジュールを低コストで製造するのに有益となる。一方、据付基部内にコンポーネントを埋め込むことで、フリップチップ技法で問題となっていた機械的応力に一層耐久力を有する構成が可能となる。
本発明の目的は、半導体コンポーネント及び特にマイクロ回路のようなパッケージ化していないコンポーネントを、据付基部に高い信頼度でかつ経済的に取付及び接続することができる方法を提供することにある。
本発明は、絶縁材料層と、この絶縁材料層の表面上の導電層とを具えている据付基部を用いることに基づいている。導電層は、コンポーネントの据付キャビティも覆う。接点領域が導電層に対向して、コンポーネントの接点領域と導電層との間に電気的な接点を形成するように、コンポーネントを据付キャビティ内に設置する。この後に、コンポーネントが接続された導電層から、導電パターンを形成する。この方法では、コンポーネントと導電パターンとの双方が、据付基部に対して整列されるため、これらも互いに整列されることになる。据付基部には、整列用の少なくとも１つの整列マークを形成する。
特に、本発明による方法は、請求項１に記載したことによって特徴付けられる。
本発明により、相当な利点が得られる。これは、本発明により、パッケージ化していないコンポーネントを、高い信頼度でかつ経済的に据付基部に埋め込むことが可能となるからである。
コンポーネントを据付基部内に埋め込むことが可能なため、好適な実施例では、高い信頼度でかつ機械的に耐久性を有する構体を得ることができる。
本発明によれば、コンポーネントの接続に関して、フィードスルーによって生じる、従来技術にて生じていた問題を低減させることもできる。これは、本発明ではフィードスルーを形成する必要が全くなく、その代わりに、既に据付段階にてコンポーネントを導電膜に接続し、この膜から、電子モジュールのコンポーネントに通じる導体を形成するからである。
本発明の実施例によっては、回路板のような据付基部に、１つ以上のコンポーネントを据付基部の製造中に据え付けるため、基部構体そのものは、コンポーネントの周囲に形成されることになる。コンポーネントは、この基部構体に所望通りに埋め込まれ、かつ取付けられることになる。
本発明の実施例では、回路板を製造し、この内部にコンポーネントを埋め込むようにすることができる。本発明の実施例には、コンポーネント周辺に、回路板の一部として小型かつ信頼性を有するコンポーネントパッケージを製造することができるものもある。このような実施例の方が、別個のケース化したコンポーネントを据え付け、かつ回路板の表面に接続する製造方法よりも、製造プロセスが簡単かつ安価になる。この製造方法は、リール・トゥ・リール製品を製造する方法に使用することもできる。好適な実施例による方法を用いることで、コンポーネントを収容する薄型かつ安価な回路板製品を製作することができる。
本発明は、他にも多くの好適な実施例を可能にし、これらを用いることで、著しい利点をさらに得ることができる。このような実施例により、例えば、コンポーネントをパッケージ化する段階、回路板を製造する段階、並びにコンポーネントを取付け及び接続する段階をひとまとめにすることができる。別個のプロセス段階を組み合せることで、著しい論理的な利点が得られ、かつ小型で信頼性を有する電子モジュールを製造することができる。さらに追加の利点は、このような電子モジュール製造方法は、大部分が、既知の回路板製造及び組立の技術を利用できることにある。
上述の実施例による複合プロセスは、全体として、例えばフリップチップ技術を用いて回路板を製造する方法、及びコンポーネントを回路板に取付ける方法よりも簡単である。このような好適な実施例を用いることにより、他の製造方法と比較して、以下の利点が得られる。
− コンポーネントの接続に、はんだ付けが不要であり、代わりに、コンポーネント表面の接点領域と、据付基部の金属膜との間を、電気的に接続する。これは例えば、超音波溶接、熱圧着、又はこのような、電気的接続を達成するのに要する温度が高温ではあるが短時間かつ局部的である方法、及び高温が広範囲に亘って必要とされない方法のような、他の方法により行う。このことは、コンポーネントの接続の際に、金属が、処理に伴う温度により長時間溶融したままの状態にしておく必要がないことを意味する。したがって、この構造は、はんだ付けした接続よりも信頼性が高くなる。特に小さな接続部では、合金の脆弱性は大きな問題となる。好適な実施例による無はんだの解決策は、はんだ付けによる解決策よりも明らかに小さな構造とすることができる。この製造方法は、コンポーネントの接続プロセス中に、接点領域のみを加熱して、最も強く加熱される領域がコンポーネントの接続箇所及びコンポーネントが接続される領域となるように設計することもできる。構体のその他の部分では、温度が低いままに維持される。これにより、据付基部及びコンポーネントの材料を選択する際に、選択の自由度が広まる。接続方法として超音波溶接を用いる場合は、使用する充填剤の硬化のために比較的高温が必要となり得るだけである。この方法では、熱の作用による方法以外で、例えば、化学的に又はＵＶ光のような電磁放射により硬化させる、ポリマ膜を用いることもできる。本発明のこのような好適な実施例においては、据付基部及びコンポーネントの温度は、全プロセスの間、例えば１００℃以下のような非常に低温に維持することができる。
− この方法を用いて、比較的小さな構体を製造することができるため、コンポーネントをより接近させて位置付けることができる。したがって、コンポーネント間の導体もまた一層短くなり、電子回路特性が改善される。例えば、損失、干渉、及び転送時間遅延をかなり減らすことができる。
− 本発明の方法は無鉛の製造プロセスを可能にし、環境に無害である。
− 無はんだの製造プロセスを用いる際には、不所望な合金の生成も低減し、したがって構体の長期信頼度が向上する。
− 本発明による方法はまた、据付基部及びこの基部内に埋め込んだコンポーネントを互いに積み重ねることができるため、３次元の構体を製造することもできる。
− 本発明は他の好適な実施例をも可能にする。例えば、可撓性を有する回路板を、本発明と関連させて用いることができる。さらに、プロセス全体を通じて据付基部の温度を低く保つことができるような実施例においては、有機製造物質を包括的に使用することができる。
これらの実施例により、構体が薄くても、回路板のような据付基部内でコンポーネントが完全に保護される、極めて薄い構体を製造することもできる。
コンポーネントが全体的に据付基部内に位置付けられる実施例においては、回路板とコンポーネントとの間の接続は、機械的に耐久性を有し、かつ信頼性の高いものとなる。
これらの実施例により、比較的少ないプロセス段階で済む電子モジュールの製造プロセスの設計も可能である。比較的少ないプロセス段階の実施例であれば、これに対応して、プロセスのデバイス及び種々の製造方法もより少なくて済む。このような実施例により、より複雑なプロセスと比べて、多くの場合に製造コストを削減することもできる。
実施例によっては、電子モジュールの導電パターン層の数を選択することもできる。例えば、導電パターン層を１つ以上とすることができる。回路板業界にて既知の方法により、導電パターン層の頂面に、追加の導電パターン層を形成することができる。したがって、モジュール全体は、例えば３、４、又は５層の導電パターン層を含めることができる。極めて簡単な実施例は、１層の導電パターン層のみを有し、実際１層の導電層のみとする。実施例によっては、導電パターンを形成する際に、電子モジュールに含まれる各導電層を利用することができる。
コンポーネントに接続された導電層を、コンポーネントの接続後にのみパターン化する実施例では、導電層は、コンポーネントの位置においてさえパターン化することができる。電子モジュールが、モジュールの基部材料の反対側の表面上（絶縁材料層の、コンポーネントが接続された導電層に対して反対側の表面上）に位置付けられる第２の導電パターン層を具えている実施例でも、対応する利点が得られる。したがって、第２の導電層もまた、コンポーネントの位置においてパターン化することができる。コンポーネントの位置に導電層のパターンを位置させることにより、モジュールのスペースを一層効率的に使用することができ、かつ一層高密度の構体とすることができる。
以下、本発明を、実施例につき添付の図面を参照して説明する。
実施例の製造方法を、絶縁材料の据付基部１から開始する。据付基部１は、後に基部と接続するコンポーネント６よりも厚くする。この方法は、据付基部１とコンポーネント６とが等しい厚さの場合においても適用し得ることは勿論である。実施例によっては、据付基部１よりも厚いコンポーネント６を使用することもできる。適切な方法を用いて、据え付けるべきコンポーネント６のサイズに合わせて選択した通しキャビティ２を、絶縁材料層１に形成する。コンポーネント６を整列させるには、適当な整列マークも必要とし、このマークを作成するには幾つかの異なる方法が利用可能である。実行可能なひとつの方法は、コンポーネント６の据付キャビティ２の付近に、小さな通し孔３を形成することである。コンポーネントを正確に整列させるには、少なくとも２つの通し孔を必要とするのが好適である。絶縁材料層１の第１面１ａ上に、据付及び接続すべきコンポーネント６のための、据付基部の導電面として機能する、パターン形成していない金属膜４を形成する。金属膜４は、例えば銅（Ｃｕ）を積層することにより製造することができる。金属膜４は、表面処理をした金属膜とすることもでき、又は幾つかの層若しくは幾つかの材料を含む他の膜とすることもできる。実施例によっては、例えば、錫又は金の層で表面処理をした銅膜を用いることができる。これらの実施例では、典型的には、表面処理は絶縁材料層１の側で行う。他に可能な処置としては、据付キャビティ２の領域のみに、金属膜４に表面処理をすることもある。
コンポーネント６は、整列ホール３又は他の整列マークによって、据付キャビティ２と整列させ、かつコンポーネント６の表面上の接続領域又は接触突出部７を金属膜４に接続する。この接続は、例えば超音波又は熱圧着法を用いることにより行うことができる。
この場合の超音波法とは、超音波周波数の振動エネルギーを接合部の箇所に与えながら、金属を含有している２つの部品を互いに押圧する方法のことである。超音波と、接合すべき表面間に生成される圧力との効果により、接合すべき部品は冶金的に結合される。超音波結合する装置は市販されている。超音波結合は、結合を形成するために高温を要しないという利点がある。
ここでいう金属層、金属膜、金属接点バンプ、金属接点領域及び一般的な金属製アイテムとは、これらのアイテムを製造する材料が、少なくとも１つの金属を、そのアイテムが他のアイテムと冶金的な結合を形成し得るに十分な程度含んでいるもののことである。これらのアイテムは、層、積層、領域又は合金として幾つかの金属を当然含み得る。ここにいう金属には、特に銅、アルミニウム、金、及び錫が含まれる。
また、ここにいう熱圧着法とは、熱エネルギーを接合すべき領域に与えながら、金属を含む２つの部品を互いに押圧する方法のことである。接合すべき表面間に生成される熱エネルギー及び圧力の効果により、接合すべき部品は冶金的に結合される。熱圧着結合装置もまた市販されている。
実施例によっては、コンポーネント６の接続領域又は接触突出部７が接続される接点バンプ５を、導電膜４の頂部に形成する。このような方法では、コンポーネントの据付段階中に、コンポーネント６の整列のために接点バンプ５を用いることもできる。コンポーネント６は、他の整列マーク、例えば、使用する方法で整列ホール３のようなものを形成する場合には、そのマークによって整列させることができることは勿論である。接点バンプ５を用いる実施例において、この手順は、接点バンプ５を用いない実施例と、その他の点では対応し得るものである。例えば、コンポーネント６の接点領域又は接触突出部７の材料が、選択した導電層４の材料と接続するのに直接適してはいない場合には、接点バンプ５を用いるのが当然である。この場合、接点バンプ５の材料は、バンプ５を用いて結合させることができるものを選択する。したがってこのような実施例では、接点バンプは、異なる２つの導電材料を互いに整合させるようにする。このために、接点バンプ５は、場合によっては異なる材料の２以上の層を含む積層構造として製造することもできる。
コンポーネント６を接続した後、コンポーネント６の周囲で据付キャビティ２に残存するスペースは、通常、ある種のポリマ充填材とする適切な充填材８で充填する。この充填は、コンポーネント６を絶縁材料層１に機械的に固定させて、機械的に耐久性を有する構成とするためである。充填材料８はまた、後に導電層４から形成される導電パターン１４を支持し、導電パターン１４の形成中にコンポーネント、及びコンポーネント６と導電層４との間の接合部を保護する。しかしながら、原則的には、コンポーネント６を固定することは、特にその構造体について機械的耐久性又は長寿命が要求されない実施例においては、必須の作業ではない。
必要に応じて、絶縁材料層１の第２面１ｂ上に導電膜９を形成し、後にその膜から導電パターン１９を形成することもできる。導電膜９は、基部の第１面１ａに形成した導電膜４に対応する方法で製造することができる。しかしながら、簡単な実施例においては、及び簡単な電子モジュールを製造する際には、第２の導電膜９の製造は必要ではない。しかしながら、第２の導電膜９は、導電パターン用の空間を追加したり、並びに電磁放射からコンポーネント６及びモジュール全体を保護する（ＥＭＣ遮蔽）というような、多くの方法で利用することができる。第２の導電膜９により、構造体を補強し、かつ例えば据付基部のゆがみを低減することができる。
これらの例による製造方法は、回路板作製技術の当業者には一般に既知の製造方法を用いて実施することができる。
以下、図１〜８に示す方法の各段階について、より詳細に説明する。
段階Ａ（図１）：
段階Ａでは、電子モジュールの製造プロセスのために、据付基部の本体を形成する、絶縁材料板の適切なシート１を選択する。絶縁材料層１は、設置すべきコンポーネントよりも厚いものとするのが好適である。この場合には、電子モジュールは両面共に平坦にしたまま、コンポーネントを据付基部の内部に完全に埋め込むことができる。当然、より厚めの特別なコンポーネントを据付基部内に埋め込み、コンポーネントの背面が、絶縁材料層１の第２面１ｂの外側に突出するようにすることもできる。これは特に、製造する電子モジュールの頂部に第２の電子モジュールを積み重ねないようにする場合に行うことができる。しかしながら、構成の耐久性の観点からして、コンポーネントを完全に据付基部内に埋め込むようにするのが好適である。
絶縁材料層１は、例えばグラスファイバで強化したエポキシシートＦＲ４のような、ポリマ基部とすることができる。製造プロセスで高温が必要とされない実施例においては、据付基部１は、安価かつ可撓性の有機シートとすることもできる。絶縁材料層１に好適な材料の他の例には、ＰＩ（ポリイミド）、ＦＲ５、アラミド、ポリテトラフルオロエチレン、テフロン（登録商標）、及びＬＣＰ（液晶ポリマ）がある。
段階Ｂ（図２）：
段階Ｂでは、シートに埋め込むべきコンポーネントに適したサイズ及び形状の通しキャビティ２を、絶縁材料層１に形成する。通しキャビティ２は、例えば、回路板の製造に用いる何らかの既知の方法を用いることにより形成することができる。キャビティ２は、例えば、フライス削り、衝撃、穿孔により、又はレーザにより機械的に形成することができる。キャビティ２は、絶縁材料層１全体を経て、層の第１面１ａから層の第２面１ｂまで延在している。幾つかのキャビティ２を形成する場合には、使用する製造方法にて出来るだけ高い精度の限度内でキャビティが互いに位置付けられるようにする。
段階Ｃ（図３Ａ及び３Ｂ）：
実施例の一連の図は、段階Ｃの２つの別の方法を示している。変形例のプロセスＡ（図３Ａ）によると、段階Ｃにおいては、薄い導電膜４又はより一般的には導電層４を、絶縁材料層１の第１面１ａに取付ける。導電膜４は、典型的には金属膜４とする。実施例によっては、適切な金属膜は銅（Ｃｕ）膜とするが、他の金属及び合金も使用できることは勿論である。銅膜は、例えば積層することにより、絶縁材料層１に取付けることができる。導電膜４を取付ける補助として、導電膜４を積層する前に、絶縁材料層１の表面又は導電膜４の表面に塗布しておく接着層を用いることができる。実施例のプロセスにおいては、この段階では導電膜４にまだパターンを形成していないため、膜４を絶縁材料層１に対して特に整列させる必要はない。導電膜４の取付け中又は取付け後に、後にコンポーネントを据え付ける段階でコンポーネントを整列させるために用いることができる通し孔３を、据付基部に形成することもできる。しかしながら、コンポーネントを整列させるために他の適切な整列マークを用いることもできるため、通し孔３を形成することは不可欠なことではない。通し孔３を形成する場合は、据付基部に通し孔を少なくとも２つ設けるのが最善である。据え付けるべき各コンポーネントに、それぞれ２つの通し孔３を形成するように作業を進めることもできる。図に示す実施例においては、コンポーネントを整列させるために用いる通し孔３は、絶縁材料層１及び導電膜４の双方を経て延在している。このようにすることの利点は、据付基部の両面で、同じ整列マーク（通し孔３）を整列用に用いることができることにある。
変形例Ｂのプロセス（図３Ｂ）の段階Ｃにおいては、手順はおおよそ変形例Ａと同じであるが、ただし、変形例Ａに示す段階に加えて、変形例Ｂにおいては、導電膜４の表面に、接点バンプ５を形成する。接点バンプ５は、導電膜４を絶縁材料層１に取付ける前に、導電膜４に形成することができる。その場合は、接点バンプ５を互いに整列させ、一方導電膜４を取付ける段階で、接点バンプと共に導電膜４を絶縁材料層１に対して整列させ、特に絶縁材料層１に形成した据付キャビティ２に対して整列させる。第２の変形例として、最初に導電膜４を絶縁材料層１に取付け、この後に据付キャビティ２の底部に接点バンプ５を形成する。接点バンプ５は、後に据え付けるべきコンポーネントを導電膜４に接続するためのものである。実施例のプロセスでは、接点バンプ５は、金（Ａｕ）のような冶金的に相性の良い何らかの材料から製造する。接点バンプは、回路板業界において一般に既知である何らかの方法を用いて作ることができる。整列のプロセスで通し孔３を用いる場合には、これらの通し孔３を同じ段階で形成することができる。また通し孔３は、接点バンプ５を形成した後に形成することもでき、この場合は、通し孔は、接点バンプ５に対してできるだけ正確に整列させるべきであり、或いは接点バンプ５を製造する前に通し孔３を形成することもでき、この場合には、接点バンプ５を通し孔３に対して整列させる。
段階Ｄ（図４Ａ、４Ｂ、及び４Ｃ）：
段階Ｄの変形例を３つ示してある。変形例Ａ（図４Ａ）においては、コンポーネントの接続領域に接点バンプ７を具えているコンポーネント６を、据付基部に接続する。コンポーネントの接点バンプ７を導電層４に接続して、接点バンプ７と導電層４との間を電気的に接触させる。後の製造段階又は電子モジュールの作動中に、接続部が簡単に破壊されないように、この接続部は機械的応力にも耐えるようにするのが良い。この接続は、例えば超音波及び熱圧着法のような適切な接続法を用いて行う。接続段階では、コンポーネント６を整列させるために、整列用に形成した通し孔３、又は他に利用可能な整列マークを用いる。
変形例Ｂ（図４Ｂ）においても、コンポーネントの接続領域に接点バンプ７を具えているコンポーネント６を、据付基部に接続する。変形例Ａとの差異は、変形例Ｂにおいては導電層４の頂部にも接点バンプ５を形成することにある。この場合コンポーネントの接点バンプ７は、据付基部の接点バンプ５と接続する。接続は、変形例Ａの場合のように、例えば超音波又は熱圧着法のような適切な接続法を用いて行うことができる。変形例Ｂにおいては、コンポーネントは、実施例によって、接点バンプ５、通し孔３、又は整列に適した他の整列マークを用いて整列させることができる。
実施例のプロセスの変形例Ｃにおいては、変形例Ｂの場合のように、据付基部を用いて、導電層４の頂部に接点バンプ５を形成する。変形例Ａ及びＢとは異なり、変形例Ｃにおいては、コンポーネント６を使用し、コンポーネントの表面は平坦な接点領域を有するが、実際には接点バンプ７又は対応する他の接触突出部を有さない。変形例Ｃにおいては、接続及び整列は変形例Ｂのように実行するが、ただし、この場合には、接点領域の導電材料と据付基部の接点バンプ５との間を接続する。
段階Ｅ（図５Ａ、５Ｂ、及び５Ｃ）：
段階Ｅでは、コンポーネント６と据付基部との間に残存するスペースを、充填材８により完全に充填する。この充填材は、例えば何らかのポリマとするのが好適である。例えば、適切な微粒子で充填したエポキシをポリマとして用いることができる。ポリマは、例えば、この作業に適した既知の真空ペースト圧縮装置を用いて塗布することができる。図５Ａ、５Ｂ及び５Ｃは、プロセスのＡ、Ｂ、及びＣに対応してコンポーネントを取付けた後の据付基部を示している。充填材８の目的は、コンポーネント６を絶縁材料層１に機械的に固着させて、電子モジュールが機械的応力により良好に耐え得るようにすることにある。さらに充填材８は、後の製造段階中にコンポーネント６を保護する。導電層４をエッチングすることで導電パターンを形成した実施例、及びコンポーネント６の表面が、使用するエッチング剤の作用に敏感な実施例においては、コンポーネント６を保護することは特に有益である。その他、据付キャビティ２を充填することは、必須の作業では全くなく、少なくとも幾つかの実施例では、段階Ｅを省略したり、又はもっと後の製造段階で実施することもできる。
実施例によっては、据付キャビティ２をコンポーネント６の寸法に合わせて、コンポーネントと据付キャビティ２との間に摩擦嵌合をさせることができ、この場合には、充填材８は必ずしも必要ではなくなる。しかしながらこのような実施例は、製造技術の観点から一層の課題を有し、また最終的な結果は、図５Ａ、５Ｂ及び５Ｃに示した実施例よりも機械的に弱い状態のままである。
絶縁層１の第２面１ｂに導電パターンを形成する実施例では、導電パターンの製造は、充填材８により、絶縁層１の第２面１ｂを平坦化することで促進することができる。
段階Ｆ（図６Ａ、６Ｂ、及び６Ｃ）：
図６Ａ、６Ｂ及び６Ｃは、段階Ｆをそれぞれプロセスの変形例Ａ、Ｂ及びＣで実施した後の電子モジュールを示している。しかしながら、段階Ｆそのものは、これらの各変形例において同じ方法により実行される。段階Ｆでは、何らかの適切な方法を用いて導電層４から導電パターン１４を形成する。導電パターン１４は、例えば導電層４の導電材料を導電パターンの外側から除去することにより形成することができる。導電材料は、例えば回路板業界で広く用いられかつ周知の選択エッチング法のひとつを用いることにより除去できる。導電層４が特別な材料で形成されている場合は、例えば電磁放射により、導電材料４の導電性を導電パターンの外側から除去する方法で、導電パターン１４を形成することもできる。これとは逆の反応をする材料を使用する際には、この材料を、導電パターンの領域で導電状態にする。したがって導電層４は、この方法の前段階では実際には絶縁層とし、これを特別な処置により導電性に変換させることができる。したがって導電パターン１４を形成する方法は、それ自体は電子モジュールの製造に不可欠ではない。
導電パターンは、据付基部に形成した整列マークによって整列される。整列マークは、コンポーネントを整列させるのに用いたのと同じものとすることができ、或いは、コンポーネントの整列に用いた整列マークに対して特別な位置に形成した、別個の整列マークとすることもできる。コンポーネント及び導電パターンは、双方とも据付基部の整列マークに対して整列させるため、これらはまた、互いに整列される。
この実施例において通し孔３を形成する場合は、形成すべき導電パターンは、通し孔３により整列させることができる。
段階Ｆの後では、電子モジュールは１つ以上のコンポーネント６及び導電パターン１４を具え、これらにより、１つ以上のコンポーネント６は、外部回路に又は互いに接続することができる。このようにして、機能的に総体的な条件が備わることになる。このプロセスは、段階Ｆの後で電子モジュールが既に完成するように設計することができ、図６Ａ、６Ｂ及び６Ｃは、実施例の方法を用いて製造し得る電子モジュールの例を示している。所要に応じて、例えば絶縁層１の第２面１ｂに導電パターンを形成したり、又は電子モジュールを保護物質で表面処理することにより、段階Ｆの後にプロセスを続行できることは勿論である。
段階Ｇ（図７Ａ、７Ｂ、及び７Ｃ）：
図７Ａ、７Ｂ及び７Ｃは、変形例Ａ、Ｂ及びＣとして製造プロセスの実施例を示しており、ここでは、段階Ｅの後で、絶縁層１の第２面１ｂ上に導電層９を形成する。したがって図７Ａ、７Ｂ及び７Ｃに示す実施例においては段階Ｆを省略しており、この方法においては段階Ｅから直接段階Ｇに移行する。
段階Ｇは、絶縁層１の第１面１ａ上に導電層４を形成する段階Ｃに対応している。導電層９は、段階Ｃの場合のように、例えば絶縁層１の第２面１ｂ上に、第１面１ａのものに対応するタイプの電気伝導膜９を積層することによって、形成することができる。積層を行うには、基部又は膜の表面に塗布した接着剤を用いることができ、この接着は、積層する段階中に、据付基部と電気伝導膜とを互いに取付ける。
段階Ｈ（図８Ａ、８Ｂ、及び８Ｃ）：
段階Ｈは、絶縁層１の第２面１ｂに形成した導電層９をパターン化したい場合には、段階Ｇの後で実施することができる。段階Ｈは段階Ｆに対応し、その差異は、段階Ｈにおいては、導電パターン１４に加えて、絶縁層１の第２面１ｂに形成した導電層９から、他の導電パターン１９を形成することにある。段階Ｈを実施した後には、電子モジュールは絶縁材料層１の両面に導電パターンを含むことになる。第２の導電パターン層により、コンポーネント６間の接続は一層多様性となる。図８Ａ、８Ｂ及び８Ｃは、段階Ｈをそれぞれプロセスの変形例Ａ、Ｂ及びＣで実施した後の電子モジュールを示している。しかしながら、段階Ｆそのものは、それぞれの変形例において同じようにして実施する。
段階Ｈの後には、電子モジュールは、１つ以上のコンポーネント６、並びに導電パターン１４及び１９を含む。図８Ａ、８Ｂ及び８Ｃの例は、前述した方法を用いて製造し得る幾つかの電子モジュールを示している。所要に応じ、例えば１つ以上のフィードスルーを形成することにより、段階Ｈの後もプロセスを継続することができる。このフィードスルーにより、導電パターン１４における適切な箇所を、導電パターン１９の適切な部分に電気的に接続することができる。電子モジュールはまた、保護物質で表面処理をすることもできる。
図９
図９は多層化した電子モジュールを示しており、これは、互いの頂部に積層した３つの据付基部１と共に、コンポーネント６、並びに全部で６層の導電パターン層１４及び１９を具えている。据付基部１は中間層３２により互いに取付けられる。中間層３２は、据付基部１間に積層され、例えばプリプレグエポキシ層とすることができる。この後、接触部を形成するために、モジュールを貫通するホールを電子モジュールに穿孔する。接触部は、ホール内に成長させた導電層３１により形成することができる。電子モジュールを貫通する導電層３１により、据付基部１の多様な導電パターン層１４及び１９を互いに適切に接続して、全体的に多層化の機能を持たせることができる。
図９の例に基づいて、種々の３次元回路構体の製造をするために、本発明の方法を用いることもできることは明らかである。この方法は、例えば幾つかの記憶回路を互いに重ねて、幾つかの記憶回路を具えるパッケージを形成し、このパッケージ内で記憶回路を互いに接続して、全体としてひとつの機能を持たせるようにすることができる。このようなパッケージは３次元マルチチップモジュールと称することができる。この種のモジュールでは、チップを自由に選択することができ、かつ選択した回路によって、種々のチップ間の接続部を容易に製造することができる。
多層化した電子モジュールのサブモジュール（コンポーネント６並びに導体１４及び１９を有する据付基部１）は、例えば上述の電子モジュール製造方法のひとつを用いて製造することができる。層構造に対する接続部となるサブモジュールの幾つかは、目的に適した他の何らかの方法を用いることで容易に製造することができることは勿論である。
図１〜９の実施例は幾つかの実施可能なプロセスを示しており、これらのプロセスにより本発明を実施することができる。しかしながら、本発明はこれまでに開示した方法のみに限定されるものではなく、本発明は、特許請求の範囲及びその均等の解釈の十分な範囲を考慮して、他の種々の方法及びその生成物をも含むものである。本発明はまた、実施例により説明した構成及び方法のみに限定されるものでもなく、本発明を様々に適用して、上述の実施例とはかなり異なる広範な種々の電子モジュール及び回路板を製造し得ることは、当業者には明らかである。したがって、図示のコンポーネント及び配線は、あくまでも製造方法を説明するために示したものに過ぎない。したがって、本発明による基本思想を逸脱することなく、上述の実施例を種々変更することができる。これらの変更とは、例えば種々の段階で説明した製造技術に関するもの、又は製造段階の相対的順序に関するものである。
本発明の方法により、回路板に接続するためのコンポーネントパッケージを製造することも可能である。このようなパッケージは、互いに電気的に接続した幾つかのコンポーネントを含むこともできる。
本発明の方法は、電子モジュール全体を製造するために用いることもできる。モジュールはまた回路板とすることもでき、従来の回路板に対する方法と同じ方法により、この回路板の外部表面にコンポーネントを取付けることができる。
本発明による電子モジュール製造方法における一製造段階を示す断面図である。 本発明による電子モジュール製造方法における次の製造段階を示す断面図である。 本発明による電子モジュール製造方法におけるさらに次の製造段階を示す断面図である。 本発明による電子モジュール製造方法におけるさらに次の製造段階を示す断面図である。 本発明による電子モジュール製造方法におけるさらに次の製造段階を示す断面図である。 本発明による電子モジュール製造方法におけるさらに次の製造段階を示す断面図である。 本発明による電子モジュール製造方法におけるさらに次の製造段階を示す断面図である。 本発明による電子モジュール製造方法におけるさらに次の製造段階を示す断面図である。 互いに積み重ねた据付基部を具えている本発明による電子モジュールの断面図である。

Claims (21)

  1. 電子モジュールを製造する方法であって、当該方法が、
    − コンポーネント用の少なくとも１つの据付キャビティを有する絶縁材料層と、絶縁材料層の表面上にあって、前記据付キャビティを覆う導電層と、を具える据付基部を形成するステップと、
    − 据付基部に、少なくとも１つの整列マークを形成するステップと、
    − 接続表面を有し、接点領域を有するコンポーネントを用立てるステップと、
    − 接続表面が導電層に面するように、コンポーネントを据付キャビティ内に位置付け、かつコンポーネントを、据付基部に形成した少なくとも１つの整列マークに対して整列させるステップと、
    − コンポーネントの接点領域と、据付基部の導電層との間に、電気的な接点を形成するステップと、
    − 据付基部の導電層から導電パターンを形成し、これらの導電パターンを、据付基部に形成した少なくとも１つの整列マークにより整列させるステップと、
    を具えている電子モジュールの製造方法。
  2. 導電層及びコンポーネントの接点領域を金属とし、かつ接点領域を導電層に冶金的に接続することにより電気的な接点を形成する、請求項１に記載の方法。
  3. 接点領域を金属とし、かつ電気的な接点を形成する前に、導電層の頂部に金属接点バンプを成長させ、かつ接点領域を接点バンプに冶金的に接続することにより電気的な接点を形成する、請求項１に記載の方法。
  4. 導電層を金属とし、かつ電気的な接点を形成する前に、コンポーネントの接点領域の頂部にて金属接点バンプを成長させ、かつ接点バンプを導電層に冶金的に接続することにより電気的な接点を形成する、請求項１に記載の方法。
  5. 超音波又は熱圧着法を用いて、冶金的接続を無はんだで行う、請求項２〜４の何れか１項に記載の方法。
  6. 少なくとも１つの整列マークを、絶縁材料層、及び絶縁材料層の表面上の導電層を貫通する通し孔とする、請求項１〜５の何れか１項に記載の方法。
  7. 整列マークを少なくとも２つとする、請求項１〜６の何れか１項に記載の方法。
  8. 少なくとも１つの整列マークを、例えば金属接点バンプのような、導電層の表面に形成されるパターンとする、請求項１〜７の何れか１項に記載の方法。
  9. 据付基部の導電層から導電パターンを製造する前に、絶縁材料層にコンポーネントを取付ける、請求項１〜８の何れか１項に記載の方法。
  10. 据付キャビティを絶縁材料で充填することにより、コンポーネントを絶縁材料層に取付ける、請求項９に記載の方法。
  11. 据付基部の導電層から導電層の材料の一部を除去することによって導電パターンを形成し、残存する材料が導電パターンを形成する、請求項１〜１０の何れか１項に記載の方法。
  12. 据付基部の導電層を据付基部の絶縁材料層の第１の表面上に位置させ、かつ絶縁材料層の第２の表面上に第２の導電層を形成する、請求項１〜１１の何れか１項に記載の方法。
  13. コンポーネントを、その接点表面を第１の導電層に向けて据付キャビティ内に取付けた後に、第２の導電層を形成する、請求項１２に記載の方法。
  14. 第２の導電層をパターン化し、導電パターンを第２の導電層から形成する、請求項１２又は１３に記載の方法。
  15. １つ以上のコンポーネントを、対応する方法で据付基部に埋め込む、請求項１〜１４の何れか１項に記載の方法。
  16. 据付基部に埋め込むべき各コンポーネントに対して、据付基部に個々の据付キャビティを形成し、かつ据付基部に埋め込むべき各コンポーネントをそれぞれの据付キャビティに位置付けるようにする、請求項１５に記載の方法。
  17. 据付基部の導電層から導電パターンを形成し、その導電パターンによって、少なくとも２つのコンポーネント間に電気的な接続を形成する、請求項１５又は１６に記載の方法。
  18. 総体的な機能を実現するために、据付基部内に埋め込んだコンポーネントを、互いに電気的に接続する、請求項１５〜１７の何れか１項に記載の方法。
  19. 第１の据付基部を、少なくとも１つの第２の据付基部と共に形成し、かつ形成した据付基部を互いに積み重ねて、これらの据付基部を相対的に整列させる、請求項１〜１８の何れか１項に記載の方法。
  20. 各据付基部の電子回路を互いに接続して総体的な機能を実現するために、互いに頂部に取付けた据付基部を経てフィードスルー用のホールを形成し、かつこうして形成したホール内に導電層を形成する、請求項１９に記載の方法。
  21. 導電パターン層及び各コンポーネントを、互いに整列させた整列マークに対して整列させ、導電パターン層をコンポーネントに対して整列させる、請求項１〜２０の何れか１項に記載の方法。
JP2006502075A 2003-02-26 2004-02-25 電子モジュールの製造方法 Pending JP2006520093A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20030292A FI119583B (fi) 2003-02-26 2003-02-26 Menetelmä elektroniikkamoduulin valmistamiseksi
PCT/FI2004/000101 WO2004077902A1 (en) 2003-02-26 2004-02-25 Method for manufacturing an electronic module

Publications (1)

Publication Number Publication Date
JP2006520093A true JP2006520093A (ja) 2006-08-31

Family

ID=8565725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006502075A Pending JP2006520093A (ja) 2003-02-26 2004-02-25 電子モジュールの製造方法

Country Status (7)

Country Link
US (8) US7299546B2 (ja)
EP (1) EP1597947B1 (ja)
JP (1) JP2006520093A (ja)
KR (1) KR20050109944A (ja)
AT (1) ATE524955T1 (ja)
FI (1) FI119583B (ja)
WO (1) WO2004077902A1 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20030293A (fi) * 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US8704359B2 (en) * 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
US8222723B2 (en) * 2003-04-01 2012-07-17 Imbera Electronics Oy Electric module having a conductive pattern layer
DE10330448A1 (de) * 2003-07-05 2005-01-27 Daimlerchrysler Ag Verfahren zum platzsparenden Anbringen elektrischer Leitungen
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
EP1856733A4 (en) * 2004-09-28 2009-09-23 Agilight Inc METHOD FOR LED MICRO PACKAGING AND MICRO PACKAGING
GB2441265B (en) * 2005-06-16 2012-01-11 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI122128B (fi) 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US7687860B2 (en) 2005-06-24 2010-03-30 Samsung Electronics Co., Ltd. Semiconductor device including impurity regions having different cross-sectional shapes
TWI284402B (en) * 2005-12-30 2007-07-21 Advanced Semiconductor Eng Build-up package and method of an optoelectronic chip
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
US7836588B2 (en) * 2006-07-06 2010-11-23 Ideon Llc Method for fabricating an electronic device
TWI306729B (en) * 2006-11-17 2009-02-21 Advanced Semiconductor Eng Method for making circuit board and multi-layer substrate with plated through hole structure
DE102007010731A1 (de) * 2007-02-26 2008-08-28 Würth Elektronik GmbH & Co. KG Verfahren zum Einbetten von Chips und Leiterplatte
JP2009010358A (ja) * 2007-05-28 2009-01-15 Panasonic Corp 電子部品内蔵モジュール及びその製造方法
US9610758B2 (en) 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US9953910B2 (en) 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
US8035983B2 (en) * 2007-07-17 2011-10-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8178789B2 (en) * 2007-07-17 2012-05-15 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
KR100945285B1 (ko) * 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
KR101479506B1 (ko) 2008-06-30 2015-01-07 삼성전자주식회사 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US20100012354A1 (en) * 2008-07-14 2010-01-21 Logan Brook Hedin Thermally conductive polymer based printed circuit board
US8914974B2 (en) 2008-10-30 2014-12-23 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for integrating an electronic component into a printed circuit board
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
JP5367616B2 (ja) 2009-02-23 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
TWI456715B (zh) 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
JP5354224B2 (ja) * 2009-11-19 2013-11-27 株式会社村田製作所 部品内蔵モジュールの製造方法
KR101084250B1 (ko) * 2009-12-14 2011-11-17 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
US9320185B2 (en) 2010-10-01 2016-04-19 Meiko Electronics Co., Ltd. Method of manufacturing a component-embedded substrate
WO2012057428A1 (ko) * 2010-10-25 2012-05-03 한국단자공업 주식회사 인쇄회로기판 및 이를 사용한 차량용 기판블록
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
AT13055U1 (de) 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
TWM411098U (en) * 2011-01-28 2011-09-01 Chunghwa Picture Tubes Ltd Circuit board assembly
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US9087701B2 (en) * 2011-04-30 2015-07-21 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within substrate for vertical interconnect in POP
AT13432U1 (de) 2011-08-31 2013-12-15 Austria Tech & System Tech Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
AT13436U1 (de) 2011-08-31 2013-12-15 Austria Tech & System Tech Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
TWI446501B (zh) * 2012-01-20 2014-07-21 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法
JP6133549B2 (ja) * 2012-04-26 2017-05-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9226402B2 (en) * 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9161454B2 (en) * 2012-12-24 2015-10-13 Unimicron Technology Corp. Electrical device package structure and method of fabricating the same
AT514074B1 (de) 2013-04-02 2014-10-15 Austria Tech & System Tech Verfahren zum Herstellen eines Leiterplattenelements
JP6308007B2 (ja) * 2013-07-16 2018-04-11 ソニー株式会社 配線基板および配線基板の製造方法
AT14563U1 (de) * 2014-03-31 2016-01-15 At&S Austria Technologie & Systemtechnik Ag Verfahren zur Herstellung einer Leiterplatte mit zumindest einer optoelektronischen Komponente
US20150366081A1 (en) * 2014-06-15 2015-12-17 Unimicron Technology Corp. Manufacturing method for circuit structure embedded with electronic device
US9829915B2 (en) 2014-06-18 2017-11-28 Intel Corporation Modular printed circuit board
US9900983B2 (en) 2014-06-18 2018-02-20 Intel Corporation Modular printed circuit board electrical integrity and uses
KR102374430B1 (ko) * 2015-10-08 2022-03-15 삼성전자주식회사 기판 지지 프레임 및 이를 갖는 저장 장치
WO2017142662A1 (en) * 2016-02-16 2017-08-24 Intel Corporation Modular printed circuit board electrical integrity and uses
JP6660850B2 (ja) * 2016-08-05 2020-03-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
WO2019171257A1 (en) * 2018-03-06 2019-09-12 King Abdullah University Of Science And Technology Flexible three-dimensional electronic device
US11637166B2 (en) * 2019-04-12 2023-04-25 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, and display apparatus
US20220085002A1 (en) 2020-09-16 2022-03-17 Micron Technology, Inc. Circuit board with spaces for embedding components

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270583A (ja) * 1996-03-29 1997-10-14 Hitachi Aic Inc 多層プリント配線板
JP2001210955A (ja) * 2000-01-27 2001-08-03 Matsushita Electric Ind Co Ltd 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
JP2001332654A (ja) * 2000-03-17 2001-11-30 Matsushita Electric Ind Co Ltd 電気素子内蔵モジュール及びその製造方法
JP2002158258A (ja) * 2000-11-17 2002-05-31 Sony Corp 半導体装置、及び半導体装置の製造方法
JP2002158450A (ja) * 2000-09-06 2002-05-31 Ngk Spark Plug Co Ltd 配線基板
JP2002184812A (ja) * 2000-12-15 2002-06-28 Murata Mfg Co Ltd 電子部品装置
JP2002204057A (ja) * 2001-01-05 2002-07-19 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板
JP2002246536A (ja) * 2001-02-14 2002-08-30 Ibiden Co Ltd 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP2002290044A (ja) * 2001-03-27 2002-10-04 Sharp Corp 多層プリント配線板およびその製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480836A (en) * 1966-08-11 1969-11-25 Ibm Component mounted in a printed circuit
US3942245A (en) * 1971-11-20 1976-03-09 Ferranti Limited Related to the manufacture of lead frames and the mounting of semiconductor devices thereon
US3931922A (en) * 1972-01-29 1976-01-13 Ferranti, Limited Apparatus for mounting semiconductor devices
US3996412A (en) * 1975-01-17 1976-12-07 Frank W. Schaefer, Inc. Aluminum melting furnace
US4102039A (en) * 1977-02-14 1978-07-25 Motorola, Inc. Method of packaging electronic components
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
GB2204184A (en) 1987-04-29 1988-11-02 Stanley Bracey Mounting electronic components on substrates
FR2620586A1 (fr) * 1987-09-14 1989-03-17 Em Microelectronic Marin Sa Procede de fabrication de modules electroniques, notamment pour cartes a microcircuits
BE1002529A6 (nl) * 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
DE4424396C2 (de) 1994-07-11 1996-12-12 Ibm Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten
US5833355A (en) * 1996-12-06 1998-11-10 Dialight Corporation Led illuminated lamp assembly
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6040618A (en) * 1997-03-06 2000-03-21 Micron Technology, Inc. Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
US5979270A (en) * 1997-07-09 1999-11-09 Unipat Ag Hydrostatic transaxle
EP1895589A3 (en) * 1997-10-17 2013-04-03 Ibiden Co., Ltd. Semiconductor package substrate
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
SE515856C2 (sv) * 1999-05-19 2001-10-22 Ericsson Telefon Ab L M Bärare för elektronikkomponenter
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
JP3721893B2 (ja) * 1999-10-20 2005-11-30 セイコーエプソン株式会社 半導体装置、ならびに電子機器
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
EP1124235B1 (en) * 2000-02-08 2008-10-15 W. Brandt Goldsworthy & Associates, Inc. Composite reinforced electrical transmission conductor
EP1130605A1 (de) * 2000-03-01 2001-09-05 Wermelinger AG Verfahren zur Herstellung eines Hochspannungsverbundisolators, Hochspannungsisolator sowie Kunststoff zur Verwendung in dem Verfahren, und Verfahren zur Herstellung eines nicht-zylindrischen Bauteils
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
US6600231B2 (en) * 2000-05-11 2003-07-29 Mitutoyo Corporation Functional device unit and method of producing the same
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
JP2002110856A (ja) * 2000-10-03 2002-04-12 Sony Corp 半導体装置の製造方法
US6984576B1 (en) * 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
DE10058748C1 (de) * 2000-11-27 2002-07-25 Markus Dirscherl Verfahren zur Herstellung eines Bauteils sowie Vorrichtung zur Durchführung des Verfahrens
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US6787703B2 (en) * 2001-11-27 2004-09-07 Fujikura Ltd. Connection structure and connection member for electrical connection of power cables
JP2003189451A (ja) * 2001-12-11 2003-07-04 Yazaki Corp ハーネス弛み吸収装置
US6891276B1 (en) * 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
JP4068953B2 (ja) 2002-12-25 2008-03-26 三井化学株式会社 プロピレン系樹脂組成物
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270583A (ja) * 1996-03-29 1997-10-14 Hitachi Aic Inc 多層プリント配線板
JP2001210955A (ja) * 2000-01-27 2001-08-03 Matsushita Electric Ind Co Ltd 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
JP2001332654A (ja) * 2000-03-17 2001-11-30 Matsushita Electric Ind Co Ltd 電気素子内蔵モジュール及びその製造方法
JP2002158450A (ja) * 2000-09-06 2002-05-31 Ngk Spark Plug Co Ltd 配線基板
JP2002158258A (ja) * 2000-11-17 2002-05-31 Sony Corp 半導体装置、及び半導体装置の製造方法
JP2002184812A (ja) * 2000-12-15 2002-06-28 Murata Mfg Co Ltd 電子部品装置
JP2002204057A (ja) * 2001-01-05 2002-07-19 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板
JP2002246536A (ja) * 2001-02-14 2002-08-30 Ibiden Co Ltd 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP2002290044A (ja) * 2001-03-27 2002-10-04 Sharp Corp 多層プリント配線板およびその製造方法

Also Published As

Publication number Publication date
WO2004077902A1 (en) 2004-09-10
US7299546B2 (en) 2007-11-27
US8817485B2 (en) 2014-08-26
US10765006B2 (en) 2020-09-01
EP1597947B1 (en) 2011-09-14
US20060218782A1 (en) 2006-10-05
US20100103635A1 (en) 2010-04-29
FI20030292A0 (fi) 2003-02-26
US20230225055A1 (en) 2023-07-13
US7609527B2 (en) 2009-10-27
US20080043441A1 (en) 2008-02-21
US20210321520A1 (en) 2021-10-14
US20180376597A1 (en) 2018-12-27
US10085345B2 (en) 2018-09-25
EP1597947A1 (en) 2005-11-23
FI119583B (fi) 2008-12-31
FI20030292A (fi) 2004-08-27
US11071207B2 (en) 2021-07-20
KR20050109944A (ko) 2005-11-22
ATE524955T1 (de) 2011-09-15
US20150043177A1 (en) 2015-02-12
US20210037654A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
JP2006520093A (ja) 電子モジュールの製造方法
JP4205749B2 (ja) 電子モジュールの製造方法及び電子モジュール
KR101060856B1 (ko) 전자 모듈 및 전자 모듈 제조 방법
JP4510020B2 (ja) 電子モジュールの製造方法
US9165864B2 (en) Power overlay structure with leadframe connections
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP2007535156A (ja) 埋込み構成要素からの熱伝導
JP2007535157A (ja) 電子モジュール及びその製造方法
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP4023313B2 (ja) 積層型半導体モジュール及びその製造方法
JP2000012724A (ja) ベアチップ実装用回路基板
JP2003174113A (ja) 半導体装置およびその製造方法ならびに電子回路装置
KR20160007213A (ko) 전자소자 내장기판 및 그 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090820

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406