JP2003174113A - 半導体装置およびその製造方法ならびに電子回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数枚の基板間に半導体装置を埋め込んで成
る三次元実装において高密度実装を実現すること。 【解決手段】 本発明は、半導体基板１０に回路素子が
形成された半導体装置１において、この半導体基板１０
の表面から裏面にかけて導通部材１１ａ、１１ｂを形成
したものである。また、半導体基板１０に回路素子を形
成する工程と、半導体基板１０の表面から側面を介して
裏面にかけて導通部材１１ａ、１１ｂを接続する工程と
を備える半導体装置の製造方法でもある。さらに、導体
パターンが形成された複数枚の基板の間に半導体装置１
を埋め込んで成る電子回路装置において、この半導体装
置１に、複数枚の基板の導体パターン間を電気的に接続
する導通部材１１ａ、１１ｂを形成したものでもある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板に回路
素子が形成された半導体装置およびその製造方法ならび
に複数枚の基板間に半導体装置が埋め込まれて成る電子
回路装置に関する。

【０００２】

【従来の技術】近年、電子機器の小型化、多機能化の要
求を満たすために、電子回路の高密度実装が盛んに行わ
れている。このような電子回路の高密度実装としては、
プリント配線基板の表面に抵抗、コイル、コンデンサ等
の部品を実装する、いわゆる表面実装法が一般的となっ
ている。

【０００３】具体的には、導通バンプを用いて基板に電
気的、機械的に接続されるリード無しの半導体チップで
あるフリップチップを用いるフリップチップ実装や、プ
リント基板上に直接半導体チップをダイボンドし、ワイ
ヤーボンド、樹脂封止を施して他の部品とともに搭載す
るＣＯＢ（Chip On Board）などが挙げられる。

【０００４】また、更なる高密度実装を実現する手法と
して三次元実装がある。三次元実装は、表面実装のよう
にプリント配線基板の表面のみに電子部品を実装するの
ではなく、プリント配線基板を構成する樹脂等の基材の
内部に半導体チップを埋め込むことで実装密度を高める
技術である。つまり、表面実装ではプリント配線基板を
構成する基材の部分がデッドスペースとなっており、こ
の部分に半導体チップを配置することによって表面実装
よりも高密度な実装を実現している。

【０００５】このような三次元実装を行う場合、基板間
の電気的な接続方法としては、基板にレーザなどで孔を
開け、その孔に導電体材料を充填して基板間の導通を得
る方法や、基板表面に形成した電極ランドにバンプを形
成し、そのバンプを熱硬化性材料から成る薄板に貫通さ
せることで基板間の電気的接続を得る方法などがある。

【０００６】

【発明が解決しようとする課題】しかしながら、いずれ
の三次元実装でも基板間の電気的接続を行うためのスル
ーホールやビアホール等の導通部材を、内部に埋め込ま
れる半導体チップの位置を逃がして配置する必要があ
る。したがって、半導体チップの周辺に基板間の導通を
得るための導通部材が配置されてしまい、基板面積の増
加や、その部分に他の電子部品を実装できないといった
実装効率の低下を招くという問題が生じている。

【０００７】

【課題を解決するための手段】本発明は、このような課
題を解決するために成されたものである。すなわち、本
発明は、半導体基板に回路素子が形成された半導体装置
において、この半導体基板の表面から裏面にかけて導通
部材を形成したものである。

【０００８】また、半導体基板に回路素子を形成する工
程と、半導体基板の表面から側面を介して裏面にかけて
テープ状の導通部材を接続する工程とを備える半導体装
置の製造方法でもある。

【０００９】さらに、導体パターンが形成された複数枚
の基板の間に半導体装置を埋め込んで成る電子回路装置
において、この半導体装置に、複数枚の基板の導体パタ
ーン間を電気的に接続する導通部材を形成したものでも
ある。

【００１０】このような本発明では、半導体基板の表面
から裏面にかけて導通部材が形成されているため、半導
体基板の表面側から裏面側にかけての電気的な接続を半
導体基板に沿って行うことができ、半導体装置を複数の
基板間に埋め込む電子回路装置では、基板間の導通をと
るためのスペースを節約することができるようになる。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。図１は、本実施形態に係る半導体装
置を説明する模式図で、（ａ）は斜視図、（ｂ）は底面
図である。本実施形態に係る半導体装置１は、シリコン
等のウェハを用いて複数の回路素子を形成したものを切
断してチップ状にしたもので、半導体基板１０の表面か
ら裏面にかけて導通部材１１ａ、１１ｂを備えている点
に特徴がある。

【００１２】半導体基板１０にはトランジスタ等の図示
しない回路素子が形成されており、この回路素子に対す
る信号入出力を行うためのバンプＢが裏面に形成されて
いる。

【００１３】特に、本実施形態の半導体装置１は、複数
枚の基板間に埋め込まれて三次元実装を実現するための
電子回路装置に利用されるもので、半導体基板１０の表
面から裏面にかけて設けられた導通部材１１ａ、１１ｂ
によって上下の基板間の導通を得ることができるように
なっている。

【００１４】ここで、導通部材１１ａは半導体基板１０
の表面から側面を経由して裏面に形成され、導通部材１
１ｂは半導体基板１０の表面から裏面にかけて貫通する
孔に埋め込まれた状態で形成されている。

【００１５】図２は、本実施形態の半導体装置を適用し
た電子回路装置を説明する模式断面図である。すなわ
ち、この電子回路装置１００は、複数枚の基板（ここで
は基板１０１〜１０５）を重ね合わせることで各基板１
０１〜１０５に形成された導体パターンＰや電極ランド
Ｌを基板間で導通させて立体的な配線を実現するもので
ある。

【００１６】複数枚の基板１０１〜１０５の中には、本
実施形態の半導体装置１a、１ｂ、１ｃが埋め込まれて
いる。各半導体装置１ａ、１ｂ、１ｃには、先に説明し
たように半導体基板の表面から裏面にかけて導通部材１
１ａ、１１ｂが形成されており、各基板１０１〜１０５
間の導体パターンＰや電極ランドＬを導通させるために
用いられる。

【００１７】各基板１０１〜１０５には、所定の導体パ
ターンＰや電極ランドＬが形成されており、基板１０１
〜１０５の表裏を電気的につなぐスルーホールＴＨやビ
アホール（図示せず）も形成されている。また、基板１
０２や基板１０４には開口が設けられており、この開口
内に半導体装置１ａ、１ｂ、１ｃが各々埋め込まれるよ
うになっている。

【００１８】このような複数枚の基板１０１〜１０５を
重ね合わせることで三次元実装を実現するが、本実施形
態の電子回路装置１００においては、内部に埋め込まれ
る半導体装置１ａ、１ｂ、１ｃに設けられる導通部材１
１ａ、１１ｂを介して上下基板間の電気的接続を得てい
る。

【００１９】例えば、基板１０１と基板１０３との間に
埋め込まれる半導体装置１ａにおいては、基板１０１と
基板１０３とで半導体装置１ａを挟み込むことにより、
基板１０１に設けられた電極ランドＬ１と基板１０３に
設けられた電極ランドＬ２とが各々半導体装置１ａの導
通部材１１ａ−１と接触する状態となり、電気的にも電
極ランドＬ１、Ｌ２間を導通状態にすることが可能とな
る。

【００２０】これと同様に、半導体装置１ｂ、１ｃを挟
み込む上下基板間において、各半導体装置１ｂ、１ｃの
導通部材１１ａ、１１ｂと接触する電極ランドＬが導通
状態となり、上下基板間の電気的接続を得ることが可能
となる。

【００２１】三次元実装における従来技術では、内部に
埋め込まれる半導体装置の周辺に上下基板間の電気的接
続を得るためのスルーホール等を別途設けていたが、本
実施形態のように半導体装置１ａ、１ｂ、１ｃ自体に設
けられた導通部材１１ａ、１１ｂを介して上下基板間の
電気的接続を得るようにすることで、別途のスルーホー
ル等を設ける必要がなくなり、スルーホール等を設ける
ためのスペースを節約でき、更なる高密度実装を行うこ
とが可能となる。

【００２２】なお、半導体装置１ａ、１ｂ、１ｃに設け
られる導通部材１１ａ、１１ｂとしては、半導体装置１
ａ、１ｂ、１ｃの回路素子と導通しているものであって
も、導通していないもの（絶縁状態のもの）であっても
よい。

【００２３】図３は、本実施形態の電子回路装置の製造
方法を説明する模式分解断面図である。先ず、予め半導
体装置１ａ、１ｂ、１ｃに導通部材１１ａ、１１ｂを設
けておく。この導通部材１１ａ、１１ｂの形成方法につ
いては後述する。

【００２４】次に、各基板１０１〜１０５に所定の導体
パターンＰや電極ランドＬを形成した後、半導体装置１
ａ、１ｂ、１ｃを基板１０２、基板１０４の対応する開
口部へ配置し、基板１０１〜１０５間に熱硬化性樹脂か
ら成るプリプレグｐ１〜ｐ４を挟んで重ね合わせる。

【００２５】その後、基板１０１〜１０５を重ね合わせ
た状態で上下から熱を加えながら圧力をかける。これに
より、プリプレグｐ１〜ｐ４が軟化し、半導体装置１
ａ、１ｂ、１ｃはプリプレグｐ１〜ｐ４を変形させなが
らプリプレグｐ１〜ｐ４を貫き、導通部材１１ａ、１１
ｂによって基板１０１〜１０５に形成された上下の電極
ランドＬを導通させる状態となる。

【００２６】そして、更に加熱を続行すると、熱硬化性
樹脂であるプリプレグｐ１〜ｐ４は硬化して、図２に示
すような電子回路装置１００が完成する。

【００２７】なお、上記説明した製造方法では、プリプ
レグｐ１〜ｐ４によって複数枚の基板１０１〜１０５を
貼り合わせ、その内部に半導体装置１ａ、１ｂ、１ｃを
埋め込む例を説明したが、予め基板に半導体装置を樹脂
接合や半田リフロー接合、熱圧着等により実装しておい
た状態で基板を重ね合わせるようにしても同様である。

【００２８】図４は、電子回路装置の変形例を説明する
模式断面図である。この電子回路装置１１０は、複数枚
の基板１１１〜１１３の間に半導体装置１ａ〜１ｄを埋
め込む構成は図２に示す例と同じであるが、上下に配置
される半導体装置１ａ〜１ｄの各々に設けられた導通部
材１１ａが直接接続されている点で相違する。

【００２９】各基板１１１〜１１３には、必要に応じて
導体パターンや電極ランドＬが形成されており、上下基
板１１１〜１１３間の導通を得るスルーホールＴＨやビ
アホール（図示せず）も形成されている。

【００３０】このような基板１１１〜１１３の間に埋め
込まれる半導体装置１ａ〜１ｄには、先に説明したよう
な導通部材１１ａ、１１ｂ（半導体基板の表面から裏面
にかけて導通する部材）が設けられており、基板１１１
〜１１３間に埋め込まれることで、基板１１１〜１１３
に設けられた電極ランドＬと接触して基板上下間の導通
を得ることができるとともに、上下の半導体装置の各々
の導通部材１１ａが接触して上下の半導体装置の所定端
子を直接導通状態にすることができる。

【００３１】このような電子回路装置１１０では、複数
の半導体装置１ａ〜１ｄを基板１１１〜１１３間に埋め
込むにあたり、非常に狭い面積に半導体装置１ａ〜１ｄ
を収めることができ、三次元実装における更なる高密度
化を図ることが可能となる。

【００３２】次に、本実施形態に係る半導体装置の製造
方法を説明する。図５は第１の製造方法を説明する模式
断面図である。先ず、図５（ａ）に示すように、例えば
銅箔から成るテープ２０１を可動クランパ２００の内側
に沿って配置しておき、回路素子が形成された半導体基
板１０と可動クランパ２００との位置合わせを行う。

【００３３】次いで、図５（ｂ）に示すように、半導体
基板１０の側面を可動クランパ２００の内側に押し当て
て可動クランパ２００を閉じる。これによって予め内装
されていたテープ２０１が可動クランパ２００と半導体
基板１０の外周との間で挟持され、半導体基板１０の表
面から側面を介して裏面にかけて密着する状態となる。

【００３４】続いて、図５（ｃ）に示すように、可動ク
ランパ２００でテープ２０１を挟みながらカッター２０
２によりテープ２０１を切断する。これにより、図５
（ｄ）に示すように、半導体基板１０の表面から側面を
介して裏面にかけて導通部材１１ａを被着できるように
なる。

【００３５】なお、半導体基板１０に形成する導通部材
１１ａとしては、テープ２０１と可動クランパ２００と
を用いて挟み込みで形成する方法のほか、予め半導体基
板１０の厚さに応じて屈曲させた成形済みテープや成形
済み金具を用い、この成形済みテープや成形済み金具を
半導体基板１０の側面からはめ込むようにしてもよい。

【００３６】また、図６は第２の製造方法を説明する模
式断面図である。先ず、図６（ａ）に示すように、回路
素子が形成された半導体基板１０の表面から裏面に貫通
する孔１５を形成する。孔１５を形成するには、ドリル
による方法、レーザビームの照射による方法、エッチン
グ液を用いた化学的な方法等が挙げられる。

【００３７】次に、図５（ｂ）に示すように、半導体基
板１０の孔１５に例えば銅から成るワイヤー３００を通
す。この際、ワイヤー３００は、半導体基板１０の上下
に配置された治具３０１に通された状態となっている。

【００３８】次いで、図５（ｃ）に示すように、治具３
０１の先端に設けられた加熱部３０２によりワイヤー３
００を加熱して孔１５の外側に孔１５より大きな径の部
分を形成する。

【００３９】そして、図５（ｄ）に示すように、上下の
治具３０１を半導体基板１０から引き離してワイヤー３
００を径の大きな部分から切断する。これにより、半導
体基板１０の孔１５にワイヤー３００が埋め込まれた導
通部材１１ｂが形成される。

【００４０】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。すなわち、半導体装置を構成する
半導体基板の表面から裏面にかけて導通部材が設けられ
ていることで、この導通部材を介して半導体装置の上下
に配置される基板間の導通を得ることができ、複数枚の
基板間に半導体装置を埋め込む三次元実装において基板
間をつなぐ導線の数を減らすことが可能となる。これに
より、基板間をつなぐ導線のスペースを節約して、半導
体装置の実装密度向上を図ることができ、複数枚の基板
間に半導体装置を埋め込んで成る電子回路装置の高密度
化および小型化を実現することが可能となる。また、基
板間をつなぐ導線のレイアウトを考慮しなくて済むた
め、配線設計の自由度を高めることも可能となる。

【図面の簡単な説明】

【図１】本実施形態に係る半導体装置を説明する模式図
である。

【図２】本実施形態の半導体装置を適用した電子回路装
置を説明する模式断面図である。

【図３】本実施形態の電子回路装置の製造方法を説明す
る模式分解断面図である。

【図４】電子回路装置の変形例を説明する模式断面図で
ある。

【図５】第１の製造方法を説明する模式断面図である。

【図６】第２の製造方法を説明する模式断面図である。

【符号の説明】 １…半導体装置、１０…半導体基板、１１ａ…導通部
材、１１ｂ…導通部材、１００…電子回路装置、１０１
〜１０５…基板、１１１〜１１３…基板、Ｂ…バンプ、
Ｌ…電極ランド、Ｐ…導体パターン

Claims (10)

【特許請求の範囲】
1. 【請求項１】 半導体基板に回路素子が形成された半導
   体装置において、 前記半導体基板の表面から裏面にかけて導通部材が形成
   されていることを特徴とする半導体装置。
2. 【請求項２】 前記導通部材は、前記半導体基板の表面
   から側面を経由して裏面に形成されていることを特徴と
   する請求項１記載の半導体装置。
3. 【請求項３】 前記導通部材は、前記半導体基板の表面
   から裏面にかけて貫通する孔を介して形成されているこ
   とを特徴とする請求項１記載の半導体装置。
4. 【請求項４】 前記導通部材は、前記回路素子と電気的
   に導通していることを特徴とする請求項１記載の半導体
   装置。
5. 【請求項５】 前記導通部材は、前記回路素子と電気的
   に絶縁されていることを特徴とする請求項１記載の半導
   体装置。
6. 【請求項６】 半導体基板に回路素子を形成する工程
   と、 前記半導体基板の表面から側面を経由して裏面にかけて
   テープ状の導通部材を接続する工程とを備えることを特
   徴とする半導体装置の製造方法。
7. 【請求項７】 半導体基板に回路素子を形成する工程
   と、 前記半導体基板の表面から裏面にかけて貫通孔を形成
   し、この貫通孔を介して前記表面から裏面に導通部材を
   埋め込む工程とを備えることを特徴とする半導体装置の
   製造方法。
8. 【請求項８】 導体パターンが形成された複数枚の基板
   の間に半導体装置が埋め込まれる電子回路装置におい
   て、 前記半導体装置には、前記複数枚の基板の導体パターン
   間を電気的に接続する導通部材が形成されていることを
   特徴とする電子回路装置。
9. 【請求項９】 前記導通部材は、前記半導体基板の表面
   から側面を経由して裏面に形成されていることを特徴と
   する請求項８記載の電子回路装置。
10. 【請求項１０】 前記導通部材は、前記半導体基板の表
    面から裏面にかけて貫通する孔を介して形成されている
    ことを特徴とする請求項８記載の電子回路装置。