JP2007073655A - チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法 - Google Patents
チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法 Download PDFInfo
- Publication number
- JP2007073655A JP2007073655A JP2005257341A JP2005257341A JP2007073655A JP 2007073655 A JP2007073655 A JP 2007073655A JP 2005257341 A JP2005257341 A JP 2005257341A JP 2005257341 A JP2005257341 A JP 2005257341A JP 2007073655 A JP2007073655 A JP 2007073655A
- Authority
- JP
- Japan
- Prior art keywords
- chip resistor
- printed wiring
- wiring board
- resistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 配線回路の引き回しと内層部位の高密度化に有利なチップ抵抗器及び部品内蔵型プリント配線板の提供。
【解決手段】 離間した電極と、当該離間した電極の間に接続された抵抗体とからなる抵抗機能が、1つの絶縁体の上面部及び下面部にそれぞれ1組ずつ設けられているチップ抵抗器;チップ抵抗器がプリント配線板の内層部に配置されている部品内蔵型プリント配線板;チップ抵抗器をプリント配線板の内層部に配置する工程と、絶縁材と銅箔とを繰り返し積層して前記チップ抵抗器を埋設する工程と、チップ抵抗器の電極部に接続ビアを設け、上層の導体配線部と接続する工程とを有する部品内蔵型プリント配線板の製造方法。
【選択図】 図1
【解決手段】 離間した電極と、当該離間した電極の間に接続された抵抗体とからなる抵抗機能が、1つの絶縁体の上面部及び下面部にそれぞれ1組ずつ設けられているチップ抵抗器;チップ抵抗器がプリント配線板の内層部に配置されている部品内蔵型プリント配線板;チップ抵抗器をプリント配線板の内層部に配置する工程と、絶縁材と銅箔とを繰り返し積層して前記チップ抵抗器を埋設する工程と、チップ抵抗器の電極部に接続ビアを設け、上層の導体配線部と接続する工程とを有する部品内蔵型プリント配線板の製造方法。
【選択図】 図1
Description
本発明は、チップ抵抗器並びにそのチップ抵抗器を内蔵した部品内蔵型プリント配線板及びその製造方法に関する。
近年、プリント配線板の小型化、軽量化、高密度化が求められる中で、従来はプリント配線板の表面に実装されていたチップ部品をプリント配線板の内部に導入せしめた部品内蔵型のプリント配線板が実用に供されている。この部品内蔵型のプリント配線板は、チップ部品がプリント配線板の内部に導入された構造となっているため、表面実装部の小スペース化や高密度化に対応でき、プリント配線板のさらなる発展に大きく寄与するものとされている。
前記プリント配線板の内部に導入される1つのチップ部品として、チップ抵抗器が挙げられる。当該チップ抵抗器としては、図8に示されるような主にセラミック材料からなる絶縁体31に電極32及び当該電極間に配置された抵抗体33からなるチップ抵抗器30が良く使用される。しかし、このようなチップ抵抗器30の多数個をプリント配線板の内部に導入した場合には、プリント配線板の内層部が混雑するためにプリント配線板の設計などにおいて問題を生じていた。
すなわち、プリント配線板の内部にチップ部品を導入する部品内蔵型プリント配線板は、従来表面部分に実装されていた部品類が内層部に置き換えられていることで表面の実装密度の向上に寄与するが、その反面、前記チップ部品がプリント配線板の内層部に配置されることにより、内層部の高密度化を阻害することとなる。したがって、部品内蔵型プリント配線板の総合的な利点を構築する場合には、前記内層部の高密度化を併せて成し得る配慮が必要となる。
このような背景において、これまで図9に示されるような技術が既に報告されている(例えば特許文献1参照)。この技術は、図9(a)に示されるように、始めに内層コア基板34の実装パッド36に抵抗体33が下向きになるようにチップ抵抗器30を配置した後、図9(b)に示されるように、当該チップ抵抗器30を絶縁層35により埋設し、次いでチップ抵抗器30と絶縁層35との両方を物理研磨により切削して、図9(c)に示されるように、部品を内蔵したプリント配線板を薄くする方法である。
この図9に示される従来技術は、内蔵した部品類の体積を減少させるものであるため、前記内層部の高密度化に有効であり、加えて前記のように内層部を薄くできる点からプリント配線板の薄型化にも寄与することができるものである。
しかしながら、図9に示される従来技術は、部品の密集度や種々の部品類がプリント配線板の内層部に配置された場合に、それら部品に合わせて前記物理研磨により切削量を調整する必要があるが、物理研磨による厚み方向の調整が困難であることから一部のプリント配線板においては実施することが難しいのが実状であった。
一方、近年のプリント配線板における要求に高速伝送特性がある。そして、このような高速伝送用のプリント配線板においては、その終端にテブナン終端が用いられる場合がある。
テブナン終端とは、特性インピーダンス(Z0)整合として図7に示されるような等価回路である。ここで、電源電圧(Vcc)と信号線及びGNDと信号線の並列抵抗が特性インピーダンス(Z0)と等しくなるように抵抗値が選択される。この場合、多くは等価回路に示されるように2Z0とされる。
このような場合、2Z0の抵抗値を持つチップ抵抗器を2つ用いてプリント配線板に配置することが必要になり、しかも、近隣に2つのチップ抵抗器が必要となるため、当該箇所の実装面積を大きく消費することとなる。すなわち、高速伝送特性が要求されるプリント配線板においては、その内層に配置されるチップ抵抗器の配置面積とその配線引き回し方法がさらに必要となるために、柔軟な設計ができるよう内層部の配線引き回し技術が重要になる。
特開2003−234579号報
以上のような背景に基づき本発明が解決しようとする課題は、部品内蔵型プリント配線板における回路配線の引き回しと内層部位の高密度化に有利なチップ抵抗器を提供すること、並びに当該チップ抵抗体を内蔵した部品内蔵型プリント配線板及びその製造方法を提供することにある。
本発明者は上記課題を解決するために種々検討を重ねた。その結果、チップ抵抗器の上下両方の面部に抵抗体を有したチップ抵抗器が回路配線の引き回しと内層の高密度化に有利であること、並びに当該チップ抵抗器をプリント配線板の内層部に配置し、接続ビアを介して回路配線と接続した部品内蔵型プリント配線板が有効であることを見出して発明を完成するに至った。
すなわち本発明は、離間した電極と、当該離間した電極の間に接続された抵抗体とからなる抵抗機能が、1つの絶縁体の上面部及び下面部にそれぞれ1組ずつ設けられていることを特徴とするチップ抵抗器により上記課題を解決したものである。
また本発明は、前記チップ抵抗器において、上面部に設けられている抵抗機能と下面部に設けられている抵抗機能とが、電気的に接続された構造となっていることを特徴とする。
また本発明は、前記抵抗器において、上面部に設けられている抵抗機能と下面部に設けられている抵抗機能とが、電気的に非接続構造となっていることを特徴とする。
また本発明は、前記チップ抵抗器がテブナン終端回路に用いられるものであることを特徴とする。
また本発明は、前記チップ抵抗器がプリント配線板の内層部に配置されていることを特徴とする部品内蔵型プリント配線板により上記課題を解決したものである。
また本発明は、前記部品内蔵型プリント配線板において、1組の抵抗機能が内層の実装パッド部に配置されていると共に、他の1組の抵抗機能が接続ビアを介して、上層の導体配線部と接続していることを特徴とする。
また本発明は、前記チップ抵抗器をプリント配線板の内層部に配置する工程と、絶縁材と銅箔とを繰り返し積層して前記チップ抵抗器を埋設する工程と、チップ抵抗器の電極部に接続ビアを設け、上層の導体配線部と接続する工程とを有することを特徴とする部品内蔵型プリント配線板の製造方法により上記課題を解決したものである。
本発明のチップ抵抗器は、1つのチップ抵抗器で2組の抵抗機能を有するため、これをプリント配線板の内層部に配置することで、回路配線の引き回し性が向上すると共に、内層部位をより高密度化することができる。
以下本発明の実施の形態を図面と共に説明する。
始めに、従来のチップ抵抗器は主に図8に示されるような構造であった。すなわち、セラミック材からなる絶縁体31の表面に電極32が設けられ、その電極間に抵抗体33を接続することで、電極−抵抗体−電極からなる1組の抵抗機能を有するチップ抵抗器の構成であった。この従来のチップ抵抗器30を、例えば図9に示される実装パッド36部に設置することで、当該実装パッド36の間に電気的な抵抗を機能させることができるようになるものである。
一方、図1は本発明のチップ抵抗器を示す概略断面説明図である。前記従来のチップ抵抗器30と大きく異なる特徴箇所としては、電極とその電極間に接続された抵抗体からなる1組の抵抗機能が、絶縁体の上面及び下面の両方の面部にそれぞれ設けられ、1つの絶縁体に2組の抵抗機能が設けられている点である。これにより、1つのチップ抵抗体で2組の抵抗を機能させることが可能になる。
図1に示される本発明のチップ抵抗器は大別して2種類の構造が挙げられる。始めに図1(a)に示されるチップ抵抗器10は、絶縁体1の表面にそれぞれが電気的に独立した電極2a、電極2b、電極2cが設けられている。そして、絶縁体1の上面部に位置する電極2aと電極2bとの間に抵抗体3aが接続され、電極2a−抵抗体3a−電極2bからなる1組の抵抗機能が配置されている。また、絶縁体1の下面部に位置する電極2aと電極2cとの間に抵抗体3bが接続され、電極2a−抵抗体3b−電極2cからなる他の1組の抵抗機能が配置されている。
これにより、図1(a)に示されるチップ抵抗器10は、1つの絶縁体に2組の抵抗機能が設けられている。また、チップ抵抗器10は、図1(a)に示されるように前記2組の抵抗機能が電極2aにより結合されているため、各組の抵抗機能はそれぞれが電気的に接続されて抵抗機能を示す特徴を有するものである。
一方、図1(b)に示されるチップ抵抗器11は、絶縁体1の表面にそれぞれが電気的に独立した電極2d、電極2e、電極2f、電極2gが設けられている。そして、絶縁体1の上面部に位置する電極2dと電極2eとの間に抵抗体3cが接続され、電極2d−抵抗体3c−電極2eからなる1組の抵抗機能が配置されている。また、絶縁体1の下面部に位置する電極2fと電極2gとの間に抵抗体3dが接続され、電極2f−抵抗体3d−電極2gからなる1組の抵抗機能が配置されている。
これにより、図1(b)に示されるチップ抵抗器11は、1つの絶縁体に2組の抵抗機能が設けられている。また、チップ抵抗器11は、図1(b)に示されるように前記2組の抵抗機能は結合していないため、各組の抵抗機能はそれぞれが電気的に独立して抵抗機能を示す特徴を有するものである。
図2は、前記図1(a)に示されるチップ抵抗器10を用いて、それを内層コア基板上に配置し、絶縁材により埋設することにより得られる本発明部品内蔵型プリント配線板及びその製造方法を示す概略断面工程説明図である。
始めに、あらかじめ回路形成により実装パッド4を作成した内層コア基板5を用意する。この内層コア基板5は、部品内蔵型プリント配線板の内層部に配置される部材であり、要求されるプリント配線板の構造に従い、両面構造や多層構造のものが適宜使用される。また、内層コア基板5の表面には実装パッド4以外の回路配線や各種電気的接続パッドが設けられていても良い。
次いで図2(a)に示されるように、内層コア基板5の実装パッド4部にチップ抵抗器10を搭載する。図2(a)においてはチップ抵抗器10を用いた場合を例示したが、チップ抵抗器の使用における選択は要求されるプリント配線板の構造に従って適宜選択され、図1(a)に示されたチップ抵抗器10及び図1(b)に示されたチップ抵抗器11の何れか一方を使用しても良く、また両方を併用しても良い。
また、当該実装パッド4部へのチップ抵抗器10の搭載においては、従来の技術にて用いられた導電性接着材やはんだペーストなどを使用した接続方法により搭載することができる。
次いで、前記内層コア基板5に設けられたチップ抵抗器10の上面より、絶縁材6及び銅箔7を順に積み重ね、積層プレスにより一体化し、図2(b)に示される構造体を得る。この積層プレスの際には、チップ抵抗器10の位置に相当する箇所に絶縁材6にあらかじめ貫通孔を設けると、チップ抵抗器10がその貫通孔に収容され、銅箔7部において表面凹凸や歪みを生じることなく目的とする平坦な構造が得られる。
図2(b)に示される構造体においては、内層コア基板5の片面側にのみ絶縁材6及び銅箔7を積み重ねた構造を示しているが、この積層プレス工程においては内層コア基板5の両面に絶縁材6及び銅箔7を積み重ねてなる層が対称となる構造としても良い。
次いで、図2(b)に示される構造体の電極2a及び電極2b部に接続ビア8を設け、また銅箔7を回路形成することで、図2(c)に示されるようなプリント配線板の内層部にチップ抵抗器10が埋設された部品内蔵型のプリント配線板を得る。
このようにして形成された図2(c)に示される部品内蔵型プリント配線板は、1つのチップ抵抗器にて2組の抵抗機能を有するため、従来の部品内蔵型プリント配線板に対して、さらに回路配線の引き回し性の向上や内層部位の高密度化に寄与することができる。
このような態様で使用される本発明のチップ抵抗器及びそれを使用した部品内蔵型プリント配線板は、テブナン終端として使用することが好適である。
テブナン終端とは、前述の如く、図7に示されるような等価回路であり、その特徴としては回路が2つの抵抗を介して並列に接続されている箇所である。すなわち、信号層における特性インピーダンス(Z0)が抵抗(R1)を通過して電源電圧(Vcc)と接続される回路と、信号層における特性インピーダンス(Z0)が抵抗(R2)を通過してGND(グランド)と接続される回路との両方をあわせ持つ回路である。(以下の説明においては、前者をZ0−R1−Vcc回路として、後者をZ0−R2−GND回路と記載する。)
このようなテブナン終端は、高速伝送用のプリント配線板において良く使用されていたが、前記Z0−R1−Vcc回路とZ0−R2−GND回路の両方が必要になるために、従来の技術においては少なくとも近隣に2つの抵抗器が必要となるため、その設置箇所の面積を大きく消費することとなる。加えて、高速伝送特性が要求されるプリント配線板においては、その内層に配置されるチップ抵抗器の配置面積とその配線引き回し方法がさらに必要となるために、その実装面積の消費は設計上などにおいて不都合を生じるものである。
一方、図3、図4、図5に示される部品内蔵型プリント配線板は、1つのチップ抵抗器を使用してテブナン終端等価回路となる構造を形成したものである。その構造の特徴及び製造方法について、図3から図5を使用して順に説明する。
テブナン終端構造の第一の実施形態について、図3に示される部品内蔵型プリント配線板の構造をテブナン終端断面構造(I)として説明する。
図3に示される部品内蔵型プリント配線板は、前記図2(c)に示される構造の部品内蔵型プリント配線板を用いて、さらにもう1層の絶縁材6と銅箔を順に積み重ね、積層プレスすることにより多層化したものである。また、絶縁材6と銅箔を積み重ねた後に、その絶縁材6に接続ビア8aを形成し、図3に示されるように接続ビア8aが接続ビア8bに積み重ねられた、いわゆるスタックドビア構造を形成したものである。
斯かる図3に示される部品内蔵型プリント配線板において、第1層目(第1層目はL1として示す。Lは層数を表し、以下同様に示す。)を信号層として、L2を電源層として、L3をGND層(グランド層)とした場合には、テブナン終端回路を構成することができる。
つまり、L1の信号層配線12における特性インピーダンス(Z0)から接続ビア8a及び接続ビア8bを介し、電極2aに接続され、チップ抵抗器10の上面部の抵抗体3aを通して、電極2bに接続され、接続ビア8cを介し、電源層配線13に接続されてなる回路は、図7に示されるテブナン終端回路の、Z0−R1−Vcc回路に相当する。そして、L1の信号層配線12における特性インピーダンス(Z0)から接続ビア8a及び接続ビア8bを介し、電極2aに接続され、チップ抵抗器10の下面部の抵抗体3bを通して、電極2cに接続され、GND層配線14に接続されてなる回路は、図7に示されるテブナン終端回路の、Z0−R2−GND回路に相当する。
したがって、図7に示されるテブナン終端等価回路を図3に示される部品内蔵型プリント配線板により形成することができるようになり、特に優れた点としては、従来は2つの抵抗器にて構成したテブナン終端回路を、1つのチップ抵抗器10により構成できるようになることである。
これにより、従来は抵抗器2つ分の配置面積を必要としていたが、それが抵抗器1つ分の配置面積で足りるようになる。加えて、この実施形態によれば、接続ビア8を組み合わせることにより配線の効率化に対応できるので、部品内蔵型プリント配線板における回路配線の引き回し性が向上すると共に、内層部位をより高密度化することができる。
テブナン終端構造の第二の実施形態について、図4に示される部品内蔵型プリント配線板の構造をテブナン終端断面構造(II)として説明する。
図4に示される部品内蔵型プリント配線板は、前記図2に示される構造の部品内蔵型プリント配線板において、内層コア基板5の実装パッド4部に接続ビア8eを設けたものである。この構造を形成する場合には、あらかじめ内層コア基板5に接続ビア8eを設けた後に、当該接続ビア8eに接続される実装パッド4を形成することにより得ることができる。
斯かる図4に示される部品内蔵型プリント配線板において、L1を電源層として、L2を信号層として、L3をGND層とした場合には、テブナン終端回路を構成することができる。
つまり、L2の信号層配線12における特性インピーダンス(Z0)から電極2aに接続され、チップ抵抗器10の上面部の抵抗体3aを通して、電極2bに接続され、接続ビア8dを介して、電源層配線13に接続されてなる回路は、図7に示されるテブナン終端等価回路の、Z0−R1−Vcc回路に相当する。そして、L2の信号層配線12における特性インピーダンス(Z0)から電極2aに接続され、チップ抵抗器10の下面部の抵抗体3bを通して、電極2cに接続され、実装パッド4及び接続ビア8eを介して、GND層配線14に接続されてなる回路は、図7に示されるテブナン終端等価回路の、Z0−R2−GND回路に相当する。
したがって、図7に示されるテブナン終端等価回路を図4に示される部品内蔵型プリント配線板により形成することができるようになり、特に優れた点としては、従来は2つの抵抗器にて構成したテブナン終端回路を、1つのチップ抵抗器10により構成できるようになることである。
加えて、この実施形態によれば、チップ抵抗器10の下面においては、当該チップ抵抗器10が搭載される実装パッド部4に適宜接続ビア8を配置させることができるので、そのチップ抵抗器を使用した際の回路配線の引き回し性が向上すると共に、内層部位をより高密度化することができる。
テブナン終端構造の第三の実施形態について、図5に示される部品内蔵型プリント配線板の構造をテブナン終端断面構造(III)として説明する。
図5に示される部品内蔵型プリント配線板は、前記図2(c)に示される構造の部品内蔵型プリント配線板を用いて、内層コア基板5の実装パッド4部に接続ビア8hを設けると共に、絶縁材6からなる絶縁層間部に層間接続ビア15を設けたものである。
斯かる図5に示される部品内蔵型プリント配線板において、L1を信号層として、L2を電源層として、L3をGND層とした場合には、テブナン終端回路を構成することができる。
つまり、L1の信号層配線12における特性インピーダンス(Z0)から接続ビア8fを介して、電極2aに接続され、チップ抵抗器10の上面部の抵抗体3aを通して、電極2bに接続され、接続ビア8g及び層間接続ビア15を介して、電源層配線13に接続されてなる回路は、図7に示されるテブナン終端等価回路の、Z0−R1−Vcc回路に相当する。そして、L1の信号層配線12における特性インピーダンス(Z0)から接続ビア8fを介して、電極2aに接続され、チップ抵抗器10の下面部の抵抗体3bを通して、電極2cに接続され、実装パッド4及び接続ビア8hを介して、GND層配線14に接続されてなる回路は、図7に示されるテブナン終端等価回路の、Z0−R2−GND回路に相当する。
したがって、図7に示されるテブナン終端等価回路を図5に示される部品内蔵型プリント配線板により形成することができるようになり、特に優れた点としては、従来は2つの抵抗器にて構成したテブナン終端回路を、1つのチップ抵抗器10により構成できるようになることである。
加えて、この実施形態によれば、チップ抵抗器の周辺において、適宜層間接続ビア15を設けることができるので、チップ抵抗器10からの回路配線の引き回し性が向上すると共に、内層部位をより高密度化することができる。
本発明のチップ抵抗器は、そのチップ抵抗器の上面及び下面ならびにその周辺にビアを設けることができるが、それに加えて図1(b)に示されたチップ抵抗器11を使用した場合には、前記記載のようにチップ抵抗器11に2組の独立した抵抗機能を有するため、回路配線の引き回し性に特に有利である。
そこで、このチップ抵抗器11を使用した部品内蔵型プリント配線板の構造を図6を用いて説明する。
図6に示される部品内蔵型プリント配線板は、チップ抵抗器11を埋設した以外は前記図2(c)と同様の構造の部品内蔵型プリント配線板を用い、図5と同様に、内層コア基板5の実装パッド部に接続ビアを設けると共に、絶縁材6からなる絶縁層間部に層間接続ビア15を設けたものである。
斯かる図6に示される部品内蔵型プリント配線板においては、チップ抵抗器11により、電極2d−抵抗体3a−電極2eからなる抵抗機能と電極2f−抵抗体3b−電極2gからなる抵抗機能とがそれぞれ独立に機能するために、2個のチップ抵抗器を使用することなく、1個のチップ抵抗器により2組の抵抗機能が発揮できる。
このため、必要とするチップ抵抗器の数を減少させることが可能となり、加えて回路配線の引き回し性の向上と内層部位の高密度化をより有利に行なうことが可能となる。
1:絶縁体
2a〜2g:電極
3a〜3d:抵抗体
4:実装パッド
5:内層コア基板
6:絶縁材
7:銅箔
8,8a〜8h:接続ビア
10:チップ抵抗器
11:チップ抵抗器
12:信号層配線
13:電源層配線
14:GND(グランド)層配線
15:層間接続ビア
30:チップ抵抗器
31:絶縁体
32:電極
33:抵抗体
34:内層コア基板
35:絶縁層
36:実装パッド
2a〜2g:電極
3a〜3d:抵抗体
4:実装パッド
5:内層コア基板
6:絶縁材
7:銅箔
8,8a〜8h:接続ビア
10:チップ抵抗器
11:チップ抵抗器
12:信号層配線
13:電源層配線
14:GND(グランド)層配線
15:層間接続ビア
30:チップ抵抗器
31:絶縁体
32:電極
33:抵抗体
34:内層コア基板
35:絶縁層
36:実装パッド
Claims (7)
- 離間した電極と、当該離間した電極の間に接続された抵抗体とからなる抵抗機能が、1つの絶縁体の上面部及び下面部にそれぞれ1組ずつ設けられていることを特徴とするチップ抵抗器。
- 前記上面部に設けられている抵抗機能と下面部に設けられている抵抗機能とが、電気的に接続された構造となっていることを特徴とする請求項1に記載のチップ抵抗器。
- 前記上面部に設けられている抵抗機能と下面部に設けられている抵抗機能とが、電気的に非接続構造となっていることを特徴とする請求項1に記載のチップ抵抗器。
- 前記チップ抵抗器が、テブナン終端回路に用いられるものであることを特徴とする請求項1〜3の何れか1項に記載のチップ抵抗器。
- 請求項1〜4の何れか1項に記載のチップ抵抗器がプリント配線板の内層部に配置されていることを特徴とする部品内蔵型プリント配線板。
- 1組の抵抗機能が内層の実装パッド部に配置されていると共に、他の1組の抵抗機能が接続ビアを介して、上層の導体配線部と接続していることを特徴とする請求項5に記載の部品内蔵型プリント配線板。
- 請求項1〜4の何れか1項に記載のチップ抵抗器をプリント配線板の内層部に配置する工程と、絶縁材と銅箔とを繰り返し積層して前記チップ抵抗器を埋設する工程と、チップ抵抗器の電極部に接続ビアを設け、上層の導体配線部と接続する工程とを有することを特徴とする部品内蔵型プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005257341A JP2007073655A (ja) | 2005-09-06 | 2005-09-06 | チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005257341A JP2007073655A (ja) | 2005-09-06 | 2005-09-06 | チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007073655A true JP2007073655A (ja) | 2007-03-22 |
Family
ID=37934864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005257341A Pending JP2007073655A (ja) | 2005-09-06 | 2005-09-06 | チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007073655A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010153767A (ja) * | 2008-12-24 | 2010-07-08 | Ibiden Co Ltd | 配線板及びその製造方法 |
KR101022921B1 (ko) * | 2008-11-25 | 2011-03-16 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판의 제조방법 |
KR101241699B1 (ko) * | 2011-06-10 | 2013-03-11 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
-
2005
- 2005-09-06 JP JP2005257341A patent/JP2007073655A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101022921B1 (ko) * | 2008-11-25 | 2011-03-16 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판의 제조방법 |
JP2010153767A (ja) * | 2008-12-24 | 2010-07-08 | Ibiden Co Ltd | 配線板及びその製造方法 |
US8222539B2 (en) | 2008-12-24 | 2012-07-17 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
KR101241699B1 (ko) * | 2011-06-10 | 2013-03-11 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9491862B2 (en) | Method for producing a printed circuit board consisting of at least two printed circuit board regions, and printed circuit board | |
JP4283327B2 (ja) | プリント配線板 | |
KR101335987B1 (ko) | 다층 인쇄회로기판 | |
CN101128091A (zh) | 元件嵌入式多层印刷线路板及其制造方法 | |
CN100459077C (zh) | 基板的制造方法 | |
KR101155624B1 (ko) | 임베디드 인쇄회로기판 및 제조방법 | |
JP5182448B2 (ja) | 部品内蔵基板 | |
KR100643935B1 (ko) | 병렬 칩 내장 인쇄회로기판 및 그 제조방법 | |
CN103857209A (zh) | 多层电路板及其制作方法 | |
JP4965237B2 (ja) | 配線基板内蔵用コンデンサ及び配線基板 | |
JP2007073655A (ja) | チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法 | |
KR101046138B1 (ko) | 다층 배선판 및 그 제조방법 | |
JPH08228064A (ja) | プリント回路基板 | |
CN202121857U (zh) | 一种多层柔性电路板 | |
US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
TW201703601A (zh) | 一種柔性線路板及其製作方法 | |
TWI314745B (en) | Method and apparatus of non-symmetrical electrode of build-in capacitor | |
JP5375537B2 (ja) | プリント配線基板及びその製造方法 | |
JPWO2021009865A1 (ja) | 高密度多層基板、及びその製造方法 | |
JP2007281303A (ja) | プリント配線基板およびその製造方法 | |
US20040178000A1 (en) | Standardized circuit board core | |
US20040182603A1 (en) | [inner layer structure of a circuit board] | |
KR20130060754A (ko) | 인쇄회로기판 및 그 제조 방법 | |
KR101809418B1 (ko) | 페라이트 코어 내장 집적회로 기판 | |
US20070178226A1 (en) | Printed circuit board |