JPWO2012133839A1 - 機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法 - Google Patents

機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法 Download PDF

Info

Publication number
JPWO2012133839A1
JPWO2012133839A1 JP2013507821A JP2013507821A JPWO2012133839A1 JP WO2012133839 A1 JPWO2012133839 A1 JP WO2012133839A1 JP 2013507821 A JP2013507821 A JP 2013507821A JP 2013507821 A JP2013507821 A JP 2013507821A JP WO2012133839 A1 JPWO2012133839 A1 JP WO2012133839A1
Authority
JP
Japan
Prior art keywords
elastic modulus
functional element
layer
resin
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013507821A
Other languages
English (en)
Inventor
中島　嘉樹
嘉樹 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2012133839A1 publication Critical patent/JPWO2012133839A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

機能素子内蔵基板（１００）は、機能素子（５）と、機能素子（５）を包囲するように、基板（１００）の略全面にわたって配置された第１絶縁層（４）と、機能素子（５）と電気的に接続された１又は複数層の配線層（１２、２、２２、２１）と、配線層（１２、２、２２、２１）に接するように配置された１又は複数層の第２絶縁層（７、１５、１６）と、を備える。第１絶縁層（４）は、機能素子（５）の弾性率の１００分の１以下の弾性率を有する材料で形成されている。第２絶縁層（７、１５、１６）は、第１絶縁層（４）の材料の弾性率の１００倍以上の弾性率を有する材料で形成されている。

Description

本発明は機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法に関する。
近年、電子機器の急激な小型化、薄型化、高密度化の要求と、半導体素子の高速化、高機能化に伴う端子数の増加とにより、半導体素子において、特に薄型化と高密度化が必要となってきている。特に薄型化、小型化に対しては、従来は配線基板表面に実装されてきた部品を、配線基板の内部に埋設することが注目され、検討が進められている。
特許文献１に開示された半導体装置では、半導体素子が実装された複数の基板が、熱硬化性樹脂を少なくとも含む熱硬化性樹脂組成物で接着されている。基板間は、熱硬化性樹脂組成物の内部に設けたインナービアを介して電気的に接続されている。半導体素子の基板との実装面を除く周囲部分は、熱硬化性樹脂組成物よりも低い弾性率を有する低弾性率材料で封止されている。半導体素子は、半導体装置内の複数の基板で挟まれた領域に内蔵されている。
特許文献２には、半導体チップが内蔵された配線基板において、反りの抑制及び薄型化の目的で、半導体チップが埋設される絶縁層にこの絶縁層を補強する補強構造体を埋設することが開示されている。
特開２００６−１２０９３５号公報 特開２００６−２６１２４６号公報
特許文献１の技術は、半導体素子の周囲を低弾性材料で覆うことによる応力緩和を期待するものである。しかしながら、半導体素子の接続面には高弾性な材料が用いられているため、基板の全面における応力緩和構造とはなっていない。また、低弾性材料の周囲を高弾性材料で覆っているため、応力緩和に必要となる変形が確保できない。更に、低弾性材料部分の剛性は低く、曲げや衝撃による破断応力が配線層に集中するため、配線が破断する可能性が高まり半導体装置の信頼性が損なわれる。とはいえ、高弾性材料を設けずに、基板の全面にわたる応力緩和層を設けただけでは、基板全体の剛性が失われてしまうため、やはり適当ではない。
特許文献２の技術では、補強材を用いることによる配線基板の反り抑制の効果はあるが、応力は寧ろ増大する。従って、熱ストレスによる配線基板の破断の可能性が高まるため、長期信頼性が低くなってしまう。
本発明は、上記問題点に鑑みてなされたもので、基板全体で剛性が確保されるとともに、応力の増大及び局部的な応力集中を抑制することが可能な、機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法を提供することを目的とする。
上記目的を達成するため、本発明の第１の観点に係る機能素子内蔵基板は、
機能素子と、
前記機能素子を包囲するように、前記基板の略全面にわたって配置された第１絶縁層と、
前記機能素子と電気的に接続された１又は複数層の配線層と、
前記配線層に接するように配置された１又は複数層の第２絶縁層と、を備え、
前記第１絶縁層は、前記機能素子の弾性率の１００分の１以下の弾性率を有する材料で形成され、
前記第２絶縁層は、前記第１絶縁層の材料の弾性率の１００倍以上の弾性率を有する材料で形成されている、
ことを特徴とする。
上記目的を達成するため、本発明の第２の観点に係る電子機器は、
第１の観点に係る機能素子内蔵基板を備えることを特徴とする。
上記目的を達成するため、本発明の第３の観点に係る機能素子内蔵基板の製造方法は、
支持体上に、機能素子を包囲する第１絶縁層と、１又は複数層の第２絶縁層と、を含む積層体を形成する工程と、
前記支持体を除去する工程と、を備え、
前記第１絶縁層は、前記機能素子の弾性率の１００分の１以下の弾性率を有する材料で形成され、
前記第２絶縁層は、前記第１絶縁層の材料の弾性率の１００倍以上の弾性率を有する材料で形成される、
ことを特徴とする。
本発明によれば、基板全体で剛性が確保されるとともに、応力の増大及び局部的な応力集中を抑制することが可能な、機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法が得られる。
本発明の第１実施形態に係る機能素子内蔵基板の断面模式図である。 本発明の第２実施形態に係る機能素子内蔵基板の断面模式図である。 本発明の第３実施形態に係る機能素子内蔵基板の断面模式図である。 本発明の第４実施形態に係る機能素子内蔵基板の断面模式図である。 本発明の第５実施形態に係る機能素子内蔵基板の断面模式図である。 （ａ）〜（ｄ）は、本発明の第６実施形態に係る機能素子内蔵基板の製造方法の製造工程を順に示す断面模式図である。 （ａ）〜（ｄ）は、図６（ｄ）から続く製造工程を順に示す断面模式図である。 （ａ）〜（ｃ）は、図７（ｄ）から続く製造工程を順に示す断面模式図である。 （ａ）、（ｂ）は、図８（ｃ）から続く製造工程を順に示す断面模式図である。 （ａ）、（ｂ）は、図９（ｂ）から続く製造工程を順に示す断面模式図である。 （ａ）〜（ｃ）は、図１０（ｂ）から続く製造工程を順に示す断面模式図である。 （ａ）〜（ｄ）は、本発明の第７実施形態に係る機能素子内蔵基板の製造方法の製造工程を順に示す断面模式図である。 （ａ）〜（ｃ）は、図１２（ｄ）から続く製造工程を順に示す断面模式図である。 （ａ）〜（ｃ）は、図１３（ｃ）から続く製造工程を順に示す断面模式図である。 （ａ）〜（ｃ）は、図１４（ｃ）から続く製造工程を順に示す断面模式図である。 （ａ）、（ｂ）は、図１５（ｃ）から続く製造工程を順に示す断面模式図である。 機能素子の材料の弾性率に対する第１絶縁層の材料の弾性率の割合と、適切な条件で硬化した上記の材料間の残留応力と、の関係を示すグラフである。 本発明の第３実施形態に係る機能素子内蔵基板における、第１絶縁層の材料の弾性率に対する第２絶縁層の材料の弾性率の割合と、機能素子を含む機能素子内蔵基板全体の歪みの測定値と、の関係を示すグラフである。 本発明の実施形態に係る機能素子内蔵基板を備える携帯電話機を示す斜視図である。
本発明の実施形態について、必要に応じて図面を参照して説明する。なお、実施形態の説明において引用する図面及び図面の符号は一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。また、以下の説明において、「上面」「下面」は便宜上、各図面における上下関係に対応して記載するものとする。なお、以下の各実施形態において、「上面」とは内蔵された機能素子に回路が設けられている面を示し、「下面」とはその反対側を示す。
（第１実施形態）
本発明の第１実施形態に係る機能素子内蔵基板１００は、図１に示すように、機能素子５と、第１絶縁層４と、第２絶縁層７、１５、１６と、第３絶縁層１４、１３と、配線層１２、２、２２、２１と、内蔵層貫通ビア１０と、層間ビア２０、１９と、電極端子１１と、を備えている。以下、第１絶縁層４及び第３絶縁層１４、１３は、低弾性率樹脂層ともいう。また、第２絶縁層７、１５、１６は、高弾性率樹脂層ともいう。
低弾性率樹脂層４は、機能素子５の上面、下面及び側面を包囲するように形成されている。高弾性率樹脂層７は、低弾性率樹脂層４の上面を覆うように形成されている。配線層１２は、高弾性率樹脂層７の上面上に形成されている。配線層２は、低弾性率樹脂層４の下面上に形成されている。低弾性率樹脂層１４は、配線層１２を覆うように高弾性率樹脂層７の上面上に形成されている。高弾性率樹脂層１５は、配線層２を覆うように低弾性率樹脂層４の下面上に形成されている。高弾性率樹脂層１６は、低弾性率樹脂層１４を上面から覆うように形成されている。低弾性率樹脂層１３は、高弾性率樹脂層１５を下面から覆うように形成されている。配線層２２は、高弾性率樹脂層１６の上面上に形成されている。配線層２１は、低弾性率樹脂層１３の下面に埋め込まれるように形成されている。
内蔵層貫通ビア１０は、低弾性率樹脂層４及び高弾性率樹脂層７を貫通し、配線層１２と配線層２とを電気的に接続（以下、単に接続という）している。層間ビア２０は、低弾性率樹脂層１４及び高弾性率樹脂層１６を貫通し、配線層１２と配線層２２とを接続している。層間ビア１９は、高弾性率樹脂層１５及び低弾性率樹脂層１３を貫通し、配線層２と配線層２１とを接続している。電極端子１１は、低弾性率樹脂層４の機能素子５の上面の側の層及び高弾性率樹脂層７を貫通し、機能素子５の回路面と配線層１２とを接続している。
機能素子５としては、例えば、シリコン、ゲルマニウム、ガリウム砒素（ＧａＡｓ）、ガリウム砒素リン、窒化ガリウム（ＧａＮ）、炭化珪素（ＳｉＣ）、酸化亜鉛（ＺｎＯ）、又は他の半導体特性を示すＩＩ−ＶＩ族化合物、ＩＩＩ−Ｖ族化合物や、ダイアモンドなどにより形成された素子を使用することができる。また、ペンタセン等の低分子系有機半導体、ポリ（３−ヘキシルーチオフェン）（Ｐ３ＨＴ）等の高分子系有機半導体等、有機化合物半導体により形成された素子を使用することもできる。しかしながら、機能素子５は、上記の素子には限定されない。また、機能素子５は半導体素子以外の素子であってもよく、例えば抵抗、インダクタ等のチップ部品であってもよい。本実施形態では、機能素子５としてシリコンのＬＳＩ（Large Scale Integrated Circuit：大規模集積回路）を用いた。また、機能素子５の厚さは、狙いの機能素子内蔵基板１００の厚さに応じて調整することができる。例えば、機能素子５の厚さを５０μｍとし、チップサイズは１０ｍｍ角としてもよい。また、機能素子内蔵基板１００に内蔵される機能素子５の数は１個でもよく、複数でもよい。例えば、低弾性率樹脂層４に１個又は複数の追加の機能素子が埋設されていてもよい。また、機能素子内蔵基板１００は、１個又は複数の機能素子が埋設された１又は複数の追加の低弾性率樹脂層を備えていてもよい。
低弾性率樹脂層１４、４、１３は、例えば有機材料から形成されている。好適な有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）及びポリノルボルネン樹脂等である。このような有機材料を用いることで、機能素子内蔵基板１００に別部品を搭載する際や機能素子内蔵基板１００を別基板へ接続する際に、電極端子１１から機能素子５にかかる応力を緩和することができる。
低弾性率樹脂層１４、４、１３の有機材料は、感光性、非感光性のいずれを用いてもよい。感光性の有機材料を用いた場合、フォトリソグラフィー法などにより、内蔵層貫通ビア１０や層間ビア２０、１９に用いられるビア開口部を形成することとしてもよい。また、非感光性の有機材料や感光性でパターン解像度が低い有機材料を用いる場合、ビア開口部はレーザ、ドライエッチング法、ブラストなどにより形成してもよい。
また、低弾性率樹脂層１４、４、１３に用いられる有機材料は、異なる材料を用いてもよく、同じ材料を用いてもよい。異なる材料を用いる場合は、材料特性を組み合わせて反りが小さい構造を実現しやすくなるメリットがある。また、同じ材料を用いる場合は、材料の入手コスト低減を図ることが可能となる。本実施形態では、低弾性率樹脂層１４、４、１３にはいずれも同じ材料のエポキシ系樹脂を使用することとする。
高弾性率樹脂層１６、７、１５は、例えば有機材料で形成されている。好適な有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等である。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。有機材料には、感光性、非感光性のいずれを用いてもよい。感光性の有機材料を用いた場合、フォトリソグラフィー法などにより、内蔵層貫通ビア１０や層間ビア２０、１９に用いられるビア開口部を形成することとしてもよい。この際、高弾性率樹脂層１６、７、１５及びこれに隣接する低弾性率樹脂層１４、４、１３を貫通する一体のビア１０、２０、１９を形成する場合には、高弾性率樹脂層１６、７、１５のビア開口部は、隣接する低弾性率樹脂層１４、４、１３のビア開口部と同じ位置に設ける必要がある。また、非感光性の有機材料や感光性でパターン解像度が低い有機材料を用いた場合、ビア開口部はレーザ、ドライエッチング法、ブラストなどにより形成してもよい。
また、機能素子５と、高弾性率樹脂層１６、７、１５の有機材料と、の実効上の熱膨張係数差を低減させ、機能素子内蔵基板１００全体の反りを低減するために、高弾性率樹脂層１６、７、１５に補強材を含有する材料を用いてもよい。また、補強材として補強繊維を用いてもよい。補強繊維には、例えば、ガラス繊維、有機材料繊維を使用することができる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。ただし、高弾性率樹脂層１６、７、１５に補強材を用いる場合は、形成できる層間ビア２０、１９、内蔵層貫通ビア１０のビア径が大きくなる。そのため、内蔵する機能素子５の端子数や端子ピッチを考慮して、補強材の有無並びに補強材の材料を選択する。
また、高弾性率樹脂層１６、７、１５に用いられる有機材料は、異なる材料を用いてもよく、同じ材料を用いてもよい。異なる材料を用いる場合は、材料特性を組み合わせて反りが小さい構造を実現しやすくなるメリットがある。また、同じ材料を用いる場合は、材料の入手コスト低減を図ることが可能となる。本実施形態では、高弾性率樹脂層１６、７、１５にはいずれも同じ材料のポリイミド系樹脂を使用することとする。
本実施形態では、低弾性率樹脂層１４、４、１３の室温における弾性率は、機能素子５の弾性率の１００分の１以下である。更に、高弾性率樹脂層１６、７、１５の室温における弾性率は、低弾性率樹脂層１４、４、１３の弾性率の１００倍以上である。
配線層２２、１２、２、２１、層間ビア２０、１９、内蔵層貫通ビア１０及び電極端子１１は、例えば銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、金（Ａｕ）などの金属から形成されている。配線層２２、１２、２は、それぞれ、隣接する高弾性率樹脂層１６、７、１５に対する密着力を向上するために、密着層を有していてもよい。密着層には、高弾性率樹脂層１６、７、１５の材料に対して密着力を有する材料、例としてチタン（Ｔｉ）、タングステン（Ｗ）、ニッケル、タンタル（Ｔａ）、バナジウム（Ｖ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、銅、アルミニウム（Ａｌ）やこれらの合金等を使用することができる。中でもチタン、タングステン、タンタル、クロム、モリブデンやこれらの合金が好適であり、さらにはチタン、タングステンやこれらの合金が最も好適である。また、高弾性率樹脂層１６、７、１５の表面が細かな凹凸を有する粗化面であってもよい。この場合は、密着層として銅やアルミニウムを使用しても、配線層２２、１２、２とこれに隣接する高弾性率樹脂層１６、７、１５との良好な密着力が得られやすくなる。
配線層２２、１２、２、２１の厚さは、例えば３乃至２５μｍであり、中でも５乃至２０μｍが適している。配線層の厚さが３μｍ未満の場合、配線抵抗が高くなり半導体装置の電源回路における電気特性が悪化してしまうという欠点がある。また、配線層の厚さが２５μｍを超える場合、配線層を覆う絶縁層の表面に配線層の凹凸を反映した大きなうねりが発生し積層数に制限が発生すること、半導体装置の厚さが増加し半導体装置全体の反りが大きくなること、及びプロセス上の制約からそのような配線層を形成することが困難である、という欠点がある。
上記構成により、低弾性率樹脂層１４、４、１３が高弾性率樹脂層１６、７、１５よりも低弾性率となることで、一般に周囲の絶縁樹脂よりも低熱膨張率である半導体素子などの機能素子５の周りに生じる熱応力を吸収できる。更に、低弾性率樹脂層１４、４、１３が機能素子内蔵基板１００の略全面にわたって配置されていることで、応力緩和に必要となる変形の確保が可能となる。また、充分に寸法安定性のある高弾性率樹脂層１６、７、１５を配線層２２、１２、２、２１に隣接して又はその近くに配置することで、破断応力の配線層２２、１２、２、２１への集中を避けることができる。加えて、織布等の補強層の代替として高弾性率樹脂層１６、７、１５が機能素子内蔵基板１００全体の剛性を確保する。このため、補強材に伴う応力の増大を回避でき、更に、機能素子内蔵基板１００全体の剛性を確保することができる。
（第２実施形態）
本発明の第２実施形態に係る機能素子内蔵基板２００は、図２に示すように、機能素子５と、第１絶縁層４と、第２絶縁層７、１５、１６と、第３絶縁層１４、１３と、配線層１２、２、２２、２１と、内蔵層貫通ビア１０と、層間ビア２０、１９と、電極端子１１と、織布６と、を備えている。以下、第１絶縁層４及び第３絶縁層１４、１３は、低弾性率樹脂層ともいう。また、第２絶縁層７、１５、１６は、高弾性率樹脂層ともいう。なお、本実施形態では、以下で説明するものを除いて第１実施形態と共通の部分には同一の参照符号を付し、その詳細な説明は省略する。
織布６は、機能素子５と同じ層に、すなわち低弾性率樹脂層４に、積層方向において機能素子５と略同じ高さにあるように設けられている。織布６には、機能素子５が配置される開口部２３が設けられている。織布６の開口部２３と機能素子５との間には、機能素子５の厚さの０．５倍〜１．５倍の間隙が設けられている。また、織布６は、低弾性率樹脂層４の材料によって上面、下面及び開口部２３の内面を覆われている。
内蔵層貫通ビア１０は、高弾性率樹脂層７、低弾性率樹脂層４及び織布６を貫通しており、配線層１２と配線層２とを接続している。
本実施形態では、低弾性率樹脂層１４、４、１３の室温における弾性率は、機能素子５の弾性率の１００分の１以下である。一方、高弾性率樹脂層１６、７、１５の室温における弾性率は、低弾性率樹脂層１４、４、１３の弾性率の１００倍以上である。
低弾性率樹脂層４は、第１実施形態で前述した有機材料で形成されており、また、補強材として織布６を含んでいる。織布６は薄型でも剛性が確保されていることが好ましい。織布６の材料としては、例えば、ガラス繊維、有機材料繊維を使用することができる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などの繊維が剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。
上記構成により、低弾性率樹脂層１４、４、１３が高弾性率樹脂層１６、７、１５よりも低弾性となることで、一般に周囲の絶縁材よりも低熱膨張率である半導体素子などの機能素子５の周りに生じる熱応力を吸収できる。更に、低弾性率樹脂層１４、４、１３が機能素子内蔵基板２００の略全面にわたって配置されていることで、応力緩和に必要となる変形の確保が可能となる。また、充分に寸法安定性のある高弾性率樹脂層１６、７、１５を配線層２２、１２、２、２１に隣接して又はその近くに配置することで、破断応力の配線層２２、１２、２、２１への集中を避けることができる。また、織布６と機能素子５の間に低弾性率樹脂層４の低弾性率材料が入り込む間隙を設けることで、補強材である織布６に伴う応力の増大を避けることができる。更に、機能素子内蔵基板２００の略全面にわたって高弾性率樹脂層１６、７、１５が配置され、かつ比較的厚い低弾性率樹脂層４にも織布６による補強構造が入ることで、機能素子内蔵基板２００全体の剛性を確保することができる。
（第３実施形態）
本発明の第３実施形態に係る機能素子内蔵基板３００は、図３に示すように、機能素子５と、第１絶縁層４と、第２絶縁層７、１５、１６、３と、第３絶縁層１４、１３と、配線層１２、２、２２、２１と、内蔵層貫通ビア１０と、層間ビア２０、１９と、電極端子１１と、織布６と、を備えている。以下、第１絶縁層４及び第３絶縁層１４、１３は、低弾性率樹脂層ともいう。また、第２絶縁層７、１５、１６、３は、高弾性率樹脂層ともいう。なお、本実施形態では、以下で説明するものを除いて第１及び第２実施形態と共通の部分には同一の参照符号を付し、その詳細な説明は省略する。
高弾性率樹脂層３は、低弾性率樹脂層４の下面を覆うように形成されている。即ち、本実施形態では、高弾性率樹脂層３が低弾性率樹脂層４と配線層２との間に設けられている。高弾性率樹脂層３には、高弾性率樹脂層７、１５、１６と同様の有機材料を使用することができる。
第１及び第２実施形態とは異なり、本実施形態では、低弾性率樹脂層１３が配線層２の下面を覆うように高弾性率樹脂層３の下面上に形成されている。高弾性率樹脂層１５は、低弾性率樹脂層１３の下面を覆うように形成されている。そして、配線層２１は、高弾性率樹脂層１５の下面上に形成されている。なお、配線層２１を図１の如く隣接する絶縁層に埋め込まれるように形成することとしてもよい。同様に、図１の配線層２１を図３の如く隣接する絶縁層の平面上に形成することとしてもよい。
内蔵層貫通ビア１０は、高弾性率樹脂層７、低弾性率樹脂層４、織布６及び高弾性率樹脂層３を貫通しており、配線層１２と配線層２とを接続している。層間ビア１９は、低弾性率樹脂層１３及び高弾性率樹脂層１５を貫通しており、配線層２と配線層２１とを接続している。
本実施形態では、低弾性率樹脂層１４、４、１３の室温における弾性率は、機能素子５の弾性率の１００分の１以下である。一方、高弾性率樹脂層１６、７、１５、３の室温における弾性率は、低弾性率樹脂層１４、４、１３の弾性率の１００倍以上である。
上記構成により、低弾性率樹脂層１４、４、１３が高弾性率樹脂層１６、７、３、１５よりも低弾性となることで、一般に周囲の絶縁材よりも低熱膨張率である半導体素子などの機能素子５の周りに生じる熱応力を吸収できる。更に、低弾性率樹脂層１４、４、１３が機能素子内蔵基板３００の略全面にわたって配置されていることで、応力緩和に必要となる変形の確保が可能となる。また、充分に寸法安定性のある高弾性率樹脂層１６、７、３、１５を配線層２２、１２、２、２１に隣接して又はその近くに配置することで、破断応力の配線層２２、１２、２、２１への集中を避けることができる。また、織布６と機能素子５の間に低弾性率樹脂層４の低弾性率材料が入り込む間隙を設けることで、補強材である織布６に伴う応力の増大を避けることができる。また、機能素子内蔵基板３００の略全面にわたって高弾性率樹脂層１６、７、３、１５が配置され、かつ比較的厚い低弾性率樹脂層４にも織布６による補強構造が入ることで、機能素子内蔵基板３００全体の剛性を確保することができる。更に、上下方向の積層構造が対称となっていることで、機能素子５と樹脂材料との熱応力の差による反りだけでなく、機能素子５の上面側の樹脂層４、７、１４、１６と下面側の樹脂層４、３、１３、１５との熱応力の差による反りも抑制できる。
（第４実施形態）
本発明の第４実施形態に係る機能素子内蔵基板４００は、図４に示すように、機能素子５と、第１絶縁層４と、第２絶縁層７、３と、配線層１２、２と、内蔵層貫通ビア１０と、電極端子１１と、織布６と、を備えている。以下、第１絶縁層４は、低弾性率樹脂層ともいう。また、第２絶縁層７、３は、高弾性率樹脂層ともいう。なお、本実施形態では、以下で説明するものを除いて第１乃至第３実施形態と共通の部分には同一の参照符号を付し、その詳細な説明は省略する。
内蔵層貫通ビア１０は、高弾性率樹脂層７、低弾性率樹脂層４、織布６及び高弾性率樹脂層３を貫通しており、配線層１２と配線層２とを接続している。
本実施形態において、低弾性率樹脂層４は、室温における弾性率が、機能素子５に対し、１００分の１以下である。一方、高弾性率樹脂層７、３は、室温における弾性率が、低弾性率樹脂層４に対し、１００倍以上である。
上記構成により、低弾性率樹脂層４が高弾性率樹脂層７、３よりも低弾性となることで、一般に周囲の絶縁材よりも低熱膨張率である半導体素子などの機能素子５の周りに生じる熱応力を吸収できる。更に、低弾性率樹脂層４が機能素子内蔵基板４００の略全面にわたって配置されていることで、応力緩和に必要となる変形の確保が可能となる。また、充分に寸法安定性のある高弾性率樹脂層７、３を配線層１２、２に隣接して又はその近くに配置することで、破断応力の配線層１２、２への集中を避けることができる。また、織布６と機能素子５の間に低弾性率樹脂層４の低弾性率材料が入り込む間隙を設けることで、補強材である織布６に伴う応力の増大を避けることができる。また、機能素子内蔵基板４００の略全面にわたって高弾性率樹脂層７、３が配置され、かつ比較的厚い低弾性率樹脂層４にも織布６による補強構造が入ることで、機能素子内蔵基板４００全体の剛性を確保することができる。また、上下方向の積層構造が対称となっていることで、機能素子５と樹脂材料との熱応力の差による反りだけでなく、機能素子５の上面側の樹脂層４、７と下面側の樹脂層４、２との熱応力の差による反りも抑制できる。更に、上下に１つずつしか配線層１２、２がないことで、機能素子内蔵基板４００を更に薄化することが可能となる。
（第５実施形態）
本発明の第５実施形態に係る機能素子内蔵基板５００は、図５に示すように、機能素子５と、第１絶縁層４と、第２絶縁層７、３と、配線層１２、２と、内蔵層貫通ビア１０と、電極端子１１と、を備えている。以下、第１絶縁層４は、低弾性率樹脂層ともいう。また、第２絶縁層７、３は、高弾性率樹脂層ともいう。なお、本実施形態では、以下で説明するものを除いて第１乃至第３実施形態と共通の部分には同一の参照符号を付し、その詳細な説明は省略する。
内蔵層貫通ビア１０は、高弾性率樹脂層７、低弾性率樹脂層４及び高弾性率樹脂層３を貫通しており、配線層１２と配線層２とを接続している。
本実施形態において、低弾性率樹脂層４の室温における弾性率は、機能素子５の弾性率の１００分の１以下である。一方、高弾性率樹脂層７、３の室温における弾性率は、低弾性率樹脂層の弾性率の１００倍以上である。
上記構成により、低弾性率樹脂層４が高弾性率樹脂層７、３よりも低弾性となることで、一般に周囲の絶縁材よりも低熱膨張率である半導体素子などの機能素子５の周りに生じる熱応力を吸収できる。更に、低弾性率樹脂層４が機能素子内蔵基板５００の略全面にわたって配置されていることで、応力緩和に必要となる変形の確保が可能となる。また、充分に寸法安定性のある高弾性率樹脂層７、３を配線層１２、２に隣接して又はその近くに配置することで、破断応力の配線層１２、２への集中を避けることができる。加えて、織布等の補強材の代替として高弾性率樹脂層７、３が機能素子内蔵基板５００全体の剛性を確保する。このため、補強材に伴う応力の増大を回避でき、更に、機能素子内蔵基板５００全体の剛性を確保することができる。また、上下方向の積層構造が対称となっていることで、機能素子５と樹脂材料との熱応力の差による反りだけでなく、機能素子５の上面側の樹脂層４、７と、機能素子の下面側の樹脂層４、２との熱応力の差による反りも抑制できる。また、上下に１つずつしか配線層１２、２がないことで、機能素子内蔵基板５００を更に薄化することが可能となる。更に、織布を用いないため、材料コストの低減を図ることができる。
（第６実施形態）
以下、本発明の第６実施形態に係る機能素子内蔵基板の製造方法について、図６（ａ）〜図１１（ｃ）を参照して具体的に説明する。本実施形態では、前述の第２実施形態に係る機能素子内蔵基板２００についての製造方法として説明する。なお、以下に説明する各工程においては適宜洗浄や熱処理を行ってもよい。
まず、図６（ａ）に示したとおり支持体１を用意する。必要であれば、支持体１の表面にウェット洗浄、ドライ洗浄、平坦化、粗化などの処理を施す。支持体１は適度な剛性を有していることが望ましいため、たとえば、シリコン、ＧａＡｓ等の半導体ウエハ材料、金属、石英、ガラス、セラミック、プリント板を材料として用いることができるが、これらに限定されない。本実施形態では、支持体１の支持基板として例えば０．５ｍｍ厚さの銅板を用いる。そして、銅板の機能素子内蔵基板２００が形成される側の表面にエッチングバリアとしてＮｉめっきによる例えば３μｍ厚のＮｉ層を形成する。
次に、図６（ｂ）に示したとおり、支持体１上に配線層２１を形成する。配線層２１は、例えばサブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成することができる。サブトラクティブ法は、例えば特開平１０−５１１０５号公報に開示されているように、基板又は樹脂上に設けられた銅箔を、銅箔上に所望のパターンで形成したレジストをエッチングマスクとしてエッチングし、その後にレジストを除去することで、所望の配線パターンを得る方法である。セミアディティブ法は、例えば特開平９−６４４９３号公報に開示されているように、無電解めっき、スパッタ法、ＣＶＤ（Chemical Vapor Deposition）法等で給電層を形成した後、給電層上に所望のパターンに対応する開口部を有するレジストを形成し、レジスト開口部内に電解めっきを析出させ、レジストを除去後に給電層をエッチングすることで、所望の配線パターンを得る方法である。フルアディティブ法は、例えば特開平６−３３４３３４号公報に開示されているように、基板又は樹脂の表面に無電解めっき触媒を吸着させた後に、所望のパターンに対応する開口部を有するレジストを形成し、このレジストを絶縁層として残したまま触媒を活性化して無電解めっき法により絶縁層の開口部に金属を析出させることで、所望の配線パターンを得る方法である。さらに、より密着力を高める手段として、配線層２１をスパッタ法にて形成することとしてもよい。本実施形態では、セミアディティブ法により銅を用いた電解めっきで配線層２１を形成する。その際、銅のスパッタ膜を給電層として形成してもよい。しかし、本実施形態のように、支持体１が導電性の材料により構成されている場合、またはその表面に予め導電性の膜が形成されている場合には、給電層を形成することは必ずしも必要ではない。従って、銅のスパッタ膜による給電層の上に、または支持体１が導電体の材料で構成されている場合または支持体１の表面に導電性の膜が形成されている場合には、直接支持体１の上に、フォトレジストをパターンレジストとして用い、配線層２１を形成することができる。本実施形態では、銅の支持体１の上に直接、フォトレジストをパターンレジストとして用いて、膜厚１０μmの配線層２１を形成する。
次に、図６（ｃ）に示したとおり、配線層２１上に低弾性率樹脂層１３を形成する。低弾性率樹脂層１３は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料から形成することができる。低弾性率樹脂層１３の材料が液状の有機材料であれば、低弾性率樹脂層１３は、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成することができる。また、フィルム状の有機材料の場合は、低弾性率樹脂層１３は、ラミネート法、プレス法等により形成することができ、これらの方法を真空中で実施してもよい。もし次に積層する高弾性率樹脂層１５が硬化済みシートである場合には、未硬化状態で真空ラミネート法等により低弾性率樹脂層１３を積層し、これを接着層として用いて、その上にラミネート法、プレス法等により高弾性率樹脂層１５を積層することもできる。本実施形態では、低弾性率樹脂層１３として、例えば、１０μｍ厚さで硬化後弾性率が１５ＭＰａの未硬化シート状エポキシ樹脂を用いて、真空ラミネータにより積層を行う。なお、低弾性率樹脂層１３を次の工程で高弾性率樹脂層１５との接着層として用いる場合、この段階では低弾性率樹脂層１３に対してキュア工程による熱処理は行わなくてもよい。即ち、この段階では低弾性率樹脂層１３を硬化させなくてもよい。
次に、図６（ｄ）に示したとおり、低弾性率樹脂層１３上に高弾性率樹脂層１５を形成する。高弾性率樹脂層１５は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料を用いて形成することができる。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。有機材料は、感光性、非感光性のいずれを用いてもよい。本実施形態では、高弾性率樹脂層１５として、例えば、厚さが１０μｍで弾性率が８ＧＰａの硬化済みシート状ポリイミド樹脂を用いて、低弾性率樹脂層１３を接着層として用い、真空ラミネータにより積層を行う。その後、低弾性率樹脂層１３に対してキュア工程の熱処理を実施する。
次に、図７（ａ）に示したとおり、低弾性率樹脂層１３及び高弾性率樹脂層１５を貫通する層間ビアホール１７を形成する。低弾性率樹脂層１３及び高弾性率樹脂層１５に感光性の有機材料を用いた場合、フォトリソグラフィー法などにより層間ビアホール１７を形成することができる。低弾性率樹脂層１３及び高弾性率樹脂層１５に非感光性の有機材料、又は感光性でパターン解像度が低い有機材料を用いた場合は、レーザ、ドライエッチング法、ブラストなどにより層間ビアホール１７を形成することができる。このとき、低弾性率樹脂層１３と高弾性率樹脂層１５とで層間ビアホール１７の加工方法が異なっていてもよい。本実施形態では、低弾性率樹脂層１３及び高弾性率樹脂層１５に対し、一括してレーザにて層間ビアホール１７を形成する。
次に、図７（ｂ）に示したとおり、層間ビアホール１７内の層間ビア１９、及び高弾性率樹脂層１５上の配線層２を形成する。この工程では、層間ビア１９を配線層２と同じ工程で形成するか、層間ビア１９を、層間ビアホール１７の内部を電解めっき法、無電解めっき法、印刷法等により導電材料で埋めることで形成してから配線層２を形成してもよい。あるいは、配線層２１上に層間ビア１９となる金属ポストをめっき法や印刷法等により予め形成しておき、金属ポストを埋設するように低弾性率樹脂層１３及び高弾性率樹脂層１５を形成し、高弾性率樹脂層１５の表面をバフ研磨、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより除去して金属ポストを露出させることで、層間ビア１９を形成してもよい。また、図７（ｂ）は、層間ビア１９の開口部を垂直な壁で示しているが、テーパ角を付けてもよい。本実施形態では、層間ビア１９は、レーザにより開口を形成し、支持体１の銅板から給電を行うことで開口内部を銅メッキで充填することで形成する。配線層２は、銅から形成し、その厚さは例えば１０μｍとする。配線層２は、前述の通り、サブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成することができる。微細な配線を形成する場合は、セミアディティブ法を選択し、給電層をスパッタ法、無電解めっき法、ＣＶＤ法、エアロゾル法等により形成する。本実施形態では、セミアディティブ法により、銅のスパッタ膜を給電層として形成し、フォトレジストをパターンレジストとして用い、電解めっきにより銅を１０μｍ厚さで形成することで、配線層２を形成する。
次に、図７（ｃ）に示したとおり、配線層２上に低弾性率樹脂層４ａを形成する。低弾性率樹脂層４ａは、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料から形成する。低弾性率樹脂層４ａには補強繊維を保有する材料を用いてもよい。補強繊維には、例えば、ガラス繊維、有機材料繊維を用いることができる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。有機材料は、感光性、非感光性のいずれを用いてもよい。低弾性率樹脂層４ａが熱硬化性樹脂である場合は、所望の絶縁性、機械特性を得るために加熱硬化させるが、低弾性率樹脂層４ａを次の工程で機能素子５との接着層として用いる場合にはこの段階では硬化させない。本実施形態では、例えば１０μｍ厚さで硬化後弾性率が１５ＭＰａであり、織布を含まないエポキシ樹脂を真空ラミネータ法で積層することで、低弾性率樹脂層４ａを形成する。
次に、図７（ｄ）に示したとおり、機能素子５を低弾性率樹脂層４ａ上に設置する。硬化前の低弾性率樹脂層４ａを接着層として用いる場合など、機能素子５及び／又は低弾性率樹脂層４ａに所望の接着機能が備わっている場合には、その接着機能を利用して機能素子５と低弾性率樹脂層４ａとを接着すればよい。そのような接着機能が備わっていない場合や、接着力が不安定である場合には、液状やシート状の接着剤を用いて機能素子５と低弾性率樹脂層４ａとを接着してもよい。接着剤には、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂などを使用することができる。また、機能素子５には電極端子が設けられていてもよい。この場合、電極端子の接続にはハンダ材料や樹脂成分、つまり、ペースト材料や異方性導電材料を使用してもよい。また、機能素子５は、機能素子内蔵基板２００の薄型化のために薄く仕上がっていることが望ましい。例えば、３００μｍ以下の厚さ、好ましくは１５０μｍ以下の厚さ、より好ましくは１００μｍ以下の厚さである。本実施形態では、例えば５０μｍ厚さで弾性率が１９０ＧＰａの機能素子５を、キュア処理前の低弾性率樹脂層４ａ上に設置する。
次に、図８（ａ）及び図８（ｂ）に示したとおり、織布６を含む低弾性率樹脂層６ｂを積層し、さらにその上に低弾性率樹脂層４ｂを積層して機能素子内蔵層（低弾性率樹脂層）４を形成する。低弾性率樹脂層６ｂは、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料から形成することができる。また、低弾性率樹脂層６ｂは、補強材として機能素子５が配置される開口部２３を設けた織布６を含んでいる。織布６により、機能素子内蔵基板２００は薄型でも剛性を確保することができる。織布６の材料としては、例えば、ガラス繊維、有機材料繊維を用いる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。低弾性率樹脂層６ｂは、織布６を含む材料となるため、機能素子５が配置される開口部２３はレーザ、ドライエッチング法、ブラスト、プレス裁断などにより形成する。低弾性率樹脂層６ｂには、硬化済みの材料を用いても構わなく、未硬化の材料を用いてもよい。また、低弾性率樹脂層４ｂは、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料から形成することができる。低弾性率樹脂層４ｂにもガラス繊維、有機材料繊維等の補強繊維を保有する材料を用いてもよい。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。
硬化前の低弾性率樹脂層６ｂ及び／又は４ｂを接着層として用いる場合など、低弾性率樹脂層６ｂ及び／又は４ｂに所望の接着機能が備わっている場合には、その接着機能を利用して低弾性率樹脂層６ｂ及び４ｂを接着すればよい。そのような接着機能が備わっていない場合や、接着力が不安定である場合には、液状やシート状の接着剤を用いて低弾性率樹脂層６ｂ及び４ｂを接着してもよい。また、低弾性率樹脂層６ｂ及び／又は４ｂの材料自体に接着性がある場合は、低弾性率樹脂層６ｂ及び４ｂをそのまま接着してもよい。低弾性率樹脂層４ｂは、図７（ｃ）で記載した低弾性率樹脂層４ａと同様の方法により積層することができる。本実施形態では、低弾性率樹脂層６ｂとしてガラスクロスにエポキシ樹脂を含浸した例えば５０μｍ厚さのプリプレグ材を用い、真空ラミネータにより積層を行う。エポキシ樹脂自体の弾性率は例えば１５ＭＰａである。また、低弾性率樹脂層４ｂとしては、例えば１０μｍ厚さで弾性率が１５ＭＰａであり、織布を含まないシート状エポキシ樹脂を用いて、真空ラミネータにより積層する。その際、低弾性率樹脂層６ｂ及び４ｂを続くプロセスにて高弾性率樹脂層７との接着層として用いるため、この段階では低弾性率樹脂層６ｂ及び４ｂに対してキュア工程の熱処理を実施しなくてもよい。
次に、図８（ｃ）に示したように、低弾性率樹脂層４上に高弾性率樹脂層７を形成する。高弾性率樹脂層７は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料から形成することができる。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。また、高弾性率樹脂層７に補強繊維を保有する材料を用いてもよい。補強繊維には、例えば、ガラス繊維、有機材料繊維を用いる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。高弾性率樹脂層７は、液状の有機材料であれば、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成することができる。また、高弾性率樹脂層７は、フィルム状の有機材料の場合は、ラミネート法、プレス法等により形成することができ、これらの方法を真空中で実施してもよい。本実施形態では、高弾性率樹脂層７として、例えば１０μｍ厚さで弾性率が８ＧＰａの硬化済みシート状ポリイミド樹脂を用いて、真空ラミネータにより積層を行う。その後、低弾性率樹脂層６ｂ及び４ｂに対し、キュア工程の熱処理を実施する。
次に、図９（ａ）に示したとおり、高弾性率樹脂層７と低弾性率樹脂層４の機能素子５の上面の側の層とを貫通する電極端子ビアホール９、及び高弾性率樹脂層７と低弾性率樹脂層４と織布６とを貫通する内蔵層貫通ビアホール８を形成する。形成方法としては、レーザ、ドライエッチング法、ブラストなどが好適に用いられる。図９（ａ）では、電極端子ビアホール９及び内蔵層貫通ビアホール８を垂直な壁で示しているが、テーパ角を付けてもよい。本実施形態では、レーザにより電極端子ビアホール９及び内蔵層貫通ビアホール８を形成する。
次に、図９（ｂ）に示したとおり、電極端子ビアホール９内の電極端子１１、内蔵層貫通ビアホール８内の内蔵層貫通ビア１０、及び高弾性率樹脂層７上の配線層１２を形成する。電極端子１１、内蔵層貫通ビア１０は、配線層１２と同じ工程で形成するか、電極端子ビアホール９、内蔵層貫通ビアホール８の内部を電解めっき法、無電解めっき法、印刷法等により導電材料で埋めることで電極端子１１、内蔵層貫通ビア１０を形成してから配線層１２を形成してもよい。あるいは、機能素子５及び配線層２上に電極端子１１及び内蔵層貫通ビア１０となる金属ポストをめっき法や印刷法等により予め形成しておき、金属ポストを埋設するように織布６を含む低弾性率樹脂層４及び高弾性率樹脂層７を形成し、高弾性率樹脂層７の表面をバフ研磨、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより除去して金属ポストを露出させることで、電極端子１１及び内蔵層貫通ビア１０を形成してもよい。この場合、織布６には、内蔵層貫通ビア１０が貫通する位置に、予め開口部を設ける必要がある。配線層１２は、例えば銅を用いて形成する。配線層１２は、例えば前述の通り、サブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成することができる。微細な配線を形成する場合は、セミアディティブ法を選択し、給電層をスパッタ法、無電解めっき法、ＣＶＤ法、エアロゾル法等により形成する。配線層１２を電極端子１１及び内蔵層貫通ビア１０と同時に形成する場合、給電層は電極端子ビアホール９、内蔵層貫通ビアホール８にも形成する必要がある。本実施形態では、スパッタによる銅を給電層として、電極端子ビアホール９の内側、内蔵層貫通ビアホール８の内側及び高弾性率樹脂層７の表面に形成する。その後、フォトレジストをパターンレジストとして用いて電解銅めっきにより電極端子１１、内蔵層貫通ビア１０及び配線層１２を形成する。配線層１２の厚さは例えば１０μｍとする。
次に、図１０（ａ）に示したとおり、配線層１２を覆うように低弾性率樹脂層１４を形成する。低弾性率樹脂層１４は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料から形成することができる。また、低弾性率樹脂層１４に補強繊維を保有する材料を用いてもよい。補強繊維には、例えば、ガラス繊維、有機材料繊維を用いる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。低弾性率樹脂層１４は、液状の有機材料であれば、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成することができる。また、低弾性率樹脂層１４は、フィルム状の有機材料の場合は、ラミネート法、プレス法等により形成することができ、これらの方法を真空中で実施してもよい。本実施形態では、低弾性率樹脂層１４として、例えば、１０μｍ厚さで弾性率が１５ＭＰａの織布を含まないシート状エポキシ樹脂を用いて、真空ラミネータにより積層を行う。なお、続くプロセスにおける高弾性率樹脂層１６との接着層として用いるため、低弾性率樹脂層１４には熱処理によるキュア工程をこの段階では実施しなくてもよい。
次に、図１０（ｂ）に示したとおり、低弾性率樹脂層１４上に高弾性樹脂層１６を形成する。高弾性樹脂層１６は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料から形成することができる。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。また、高弾性樹脂層１６に補強繊維を保有する材料を用いてもよい。補強繊維には、例えば、ガラス繊維、有機材料繊維を用いる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。高弾性樹脂層１６は、液状の有機材料であれば、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成することができる。また、フィルム状の有機材料の場合は、高弾性樹脂層１６は、ラミネート法、プレス法等により形成することができ、これらの方法を真空中で実施してもよい。本実施形態では、高弾性樹脂層１６として、例えば、１０μｍ厚さで弾性率が８ＧＰａのシート状エポキシ樹脂を用いて、低弾性樹脂層１４を接着層として用い、真空ラミネータにより積層を行う。その後、熱処理によるキュア工程を低弾性率樹脂層１４に対し実施する。
次に、図１１（ａ）に示したとおり、高弾性率樹脂層１６及び低弾性率樹脂層１４を貫通する層間ビアホール１８を形成する。形成方法としては、レーザ、ドライエッチング法、ブラストなどが好適に用いられる。本実施形態では、レーザにより層間ビアホール１８を形成する。なお、図１１（ａ）では層間ビアホール１８を垂直な壁で示しているが、テーパ角を付けてもよい。
次に、図１１（ｂ）に示したとおり、層間ビアホール１８内の層間ビア２０、及び高弾性率樹脂層１６上の配線層２２を形成する。層間ビア２０は、配線層２２と同じ工程で形成するか、層間ビアホール１８の内部を電解めっき法、無電解めっき法、印刷法等により導電材料で埋めることで層間ビア２０を形成してから配線層２２を形成してもよい。あるいは、配線層１２上に層間ビア２０となる金属ポストをめっき法や印刷法等により予め形成しておき、金属ポストを埋設するように低弾性率樹脂層１４、高弾性率樹脂層１６を形成し、高弾性率樹脂層１６の表面をバフ研磨、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより除去して金属ポストを露出させることで、層間ビア２０を形成してもよい。配線層２２は、サブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成することができる。微細な配線を形成する場合は、セミアディティブ法を選択し、給電層をスパッタ法、無電解めっき法、ＣＶＤ法、エアロゾル法等により形成する。配線層２２を層間ビア２０と同時に形成する場合、給電層は層間ビアホール１８にも形成する必要がある。本実施形態では、レーザにより層間ビアホール１８を形成したのち、スパッタによる銅膜を給電層として、層間ビアホール１８の内側及び高弾性率樹脂層１６の表面に形成し、その後フォトレジストをパターンレジストとして用いて電解銅めっきにより層間ビア２０及び配線層２２を形成する。配線層２２の厚さは例えば１０μｍとする。
次に、図１１（ｃ）のように、支持体１を除去する。支持体１の除去方法は、ウェットエッチング法、ドライエッチング法、及び研磨法などのいずれかもしくはこれらの組み合わせにより行う。また、支持体１内に低密着力の剥離が容易な部分を設けていれば、剥離により行ってもよい。また、剥離後にウェットエッチング法、ドライエッチング法、及び研磨法などのいずれか又はこれらの組み合わせによる処理を行ってもよい。本実施形態では、まず、ウェットエッチングにより支持体１の銅板を除去する。その際、支持体１のＮｉ層を銅板エッチング時のエッチングバリアとして使用する。その後、最終的に支持体１のＮｉ層をウェットエッチングにて除去する。
なお、本発明の第１実施形態に係る機能素子内蔵基板１００についての製造方法は、織布６に関わる工程を除く全ての工程において、以上で説明した本実施形態と同一である。従って、低弾性率樹脂層６ｂについて織布６を含まないとして読み替えればよい。
（第７実施形態）
以下、本発明の第７実施形態に係る機能素子内蔵基板の製造方法について、図１２（ａ）〜図１６（ｂ）を参照して具体的に説明する。本実施形態では、前述の第３実施形態に係る機能素子内蔵基板３００についての製造方法として説明する。なお、以下に説明する各工程においては適宜洗浄や熱処理を行ってもよい。
まず、図１２（ａ）に示したとおり、支持体１を用意する。必要であれば、支持体１の表面にウェット洗浄、ドライ洗浄、平坦化、粗化などの処理を施す。支持体１は、導電性の材料、又は、表面に導電性の膜が形成された材料から形成されている。支持体１は適度な剛性を有していることが望ましいため、シリコン、ＧａＡｓ等の半導体ウエハ材料、金属、石英、ガラス、セラミック、プリント板を材料として用いることができる。導電性の材料は、金属、半導体材料、及び所望の電気伝導度を有する有機材料のいずれか又は複数により形成することができる。本実施形態では、支持体１の支持基板として例えば０．５ｍｍ厚さの銅板を用いる。そして、銅板の機能素子内蔵基板３００が形成される側の表面にエッチングバリアとしてＮｉめっきによる例えば３μｍ厚のＮｉ層を形成する。
次に、図１２（ｂ）に示したとおり、支持体１上に配線層２１を形成する。配線層２１は、例えばサブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成することができる。本実施形態では、セミアディティブ法により銅を用いた電解めっきで配線層２１を形成する。その際、銅のスパッタ膜を給電層として形成し、フォトレジストをパターンレジストとして用いる。配線層２１の膜厚は、例えば１０μｍとする。
次に、図１２（ｃ）に示したとおり、配線層２１上に高弾性率樹脂層３を形成する。高弾性率樹脂層３は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料から形成することができる。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。また、高弾性率樹脂層３に補強繊維を保有する材料を用いてもよい。補強繊維には、例えば、ガラス繊維、有機材料繊維を使用することができる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。高弾性率樹脂層３は、液状の有機材料であれば、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成することができる。また、高弾性率樹脂層３は、フィルム状の有機材料の場合は、ラミネート法、プレス法等により形成することができ、これらの方法を真空中で実施してもよい。本実施形態では、液状のポリイミド樹脂の前駆体を、スピンコート法により配線層２１の表面に塗付したのち、熱処理によるキュア工程を実施し、硬化させることで、高弾性率樹脂層３を形成する。硬化後の高弾性率樹脂層３は、例えば、厚さが１０μｍで弾性率が８ＧＰａである。
次に、図１２（ｄ）のように、高弾性率樹脂層３上に低弾性率樹脂層４ａを形成する。低弾性率樹脂層４ａは、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料から形成することができる。また、低弾性率樹脂層４ａには補強繊維を保有する材料を用いてもよい。補強繊維には、例えば、ガラス繊維、有機材料繊維を用いる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。低弾性率樹脂層４ａは、液状の有機材料であれば、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成することができる。また、低弾性率樹脂層４ａは、フィルム状の有機材料の場合は、ラミネート法、プレス法等により形成することができ、これらの方法を真空中で実施してもよい。本実施形態では、低弾性率樹脂層４ａとして、例えば、１０μｍ厚さで硬化後弾性率が１５ＭＰａのシート状エポキシ樹脂を用いて、真空ラミネータにより積層を行う。なお、続くプロセスにおいて低弾性率樹脂層４ａを接着層として用いるため、低弾性率樹脂層４ａに対して熱処理によるキュア工程はこの段階では実施しなくてもよい。
次に、図１３（ａ）のように、機能素子５を低弾性率樹脂層４ａ上に設置する。硬化前の低弾性率樹脂層４ａを接着層として用いる場合など、機能素子５及び／又は低弾性率樹脂層４ａに所望の接着機能が備わっている場合には、その接着機能を利用して機能素子５と低弾性率樹脂層４ａとを接着すればよい。そのような接着機能が備わっていない場合や、接着力が不安定である場合には、液状やシート状の接着剤を用いて機能素子５と低弾性率樹脂層４ａとを接着してもよい。接着剤は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂などから形成することができる。また、機能素子５には電極端子が設けられていてもよい。この場合、電極端子の接続にはハンダ材料や樹脂成分、つまり、ペースト材料や異方性導電材料は使用しない。これにより、安定して剛性のある接続部分が設けられる。また、機能素子５は、機能素子内蔵基板３００の薄型化のために薄く仕上がっていることが望ましい。例えば、３００μｍ以下の厚さ、好ましくは１５０μｍ以下の厚さ、より好ましくは１００μｍ以下の厚さである。本実施形態では、例えば、５０μｍ厚さで弾性率が１９０ＧＰａの機能素子５を、キュア処理前の低弾性率樹脂層４ａ上に設置し、低弾性率樹脂層４ａの接着性により接着を行う。
次に、図１３（ｂ）及び図１３（ｃ）に示したとおり、低弾性率樹脂層４ａ上に織布６を含む低弾性率樹脂層６ｂを積層し、さらにその上に低弾性率樹脂層４ｂを積層して機能素子内蔵層（低弾性率樹脂層）４を形成する。低弾性率樹脂層６ｂは、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料から形成することができる。補強材である織布６は、低弾性率樹脂層６ｂに用いられる有機材料と機能素子５との熱膨張係数差を小さくすることに加え、薄型でも剛性を確保することができる。織布６の材料としては、例えば、ガラス繊維、有機材料繊維を使用することができる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。低弾性率樹脂層６ｂは、織布６を含む材料となるため、機能素子５が配置される開口部２３はレーザ、ドライエッチング法、ブラスト、プレス裁断などにより形成する。低弾性率樹脂層６ｂには、硬化済みの材料を用いてもよく、未硬化の材料を用いてもよい。硬化前の低弾性率樹脂層６ｂ及び／又は４ｂを接着層として用いる場合など、低弾性率樹脂層６ｂ及び／又は４ｂに所望の接着機能が備わっている場合には、その接着機能を利用して低弾性率樹脂層６ｂ及び４ｂを接着すればよい。そのような接着機能が備わっていない場合や、接着力が不安定である場合には、液状やシート状の接着剤を用いて低弾性率樹脂層６ｂ及び４ｂを接着してもよい。また、低弾性率樹脂層６ｂ及び／又は４ｂの材料自体に接着性がある場合は、低弾性率樹脂層６ｂ及び４ｂをそのまま接着してもよい。低弾性率樹脂層４ｂは、図１２（ｄ）で記載した低弾性率樹脂層４ａと同様の方法により積層することができる。本実施形態では、例えば、低弾性率樹脂層６ｂとしてガラスクロスに硬化後弾性率１５ＭＰａのエポキシ樹脂を含浸した５０μｍ厚さのプリプレグ材を用い、真空ラミネータにより積層を行う。また、低弾性率樹脂層６ｂ上の低弾性率樹脂層４ｂは、例えば１０μｍ厚さで硬化後弾性率が１５ＭＰａのシート状エポキシ樹脂を用いて、真空ラミネータにより積層する。以後、これらの樹脂層４ａ、６ｂ、４ｂは一体とみなせるので、低弾性率樹脂層４とし、特に区別しない。但し、織布６については、低弾性率樹脂層４の一部でなく、低弾性率樹脂層４とは区別された別の構成要素として説明する。
次に、図１４（ａ）に示したとおり、低弾性率樹脂層４上に高弾性率樹脂層７を形成する。高弾性率樹脂層７は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料から形成することができる。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。また、高弾性率樹脂層７に補強繊維を保有する材料を用いてもよい。補強繊維には、例えばガラス繊維、有機材料繊維を用いる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。高弾性率樹脂層７は、液状の有機材料であれば、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成することができる。また、高弾性率樹脂層７は、フィルム状の有機材料の場合は、ラミネート法、プレス法等により形成することができ、これらの方法を真空中で実施してもよい。本実施形態では、高弾性率樹脂層７として、例えば、１０μｍ厚さで弾性率が８ＧＰａのシート状硬化済みポリイミド樹脂を用いて、真空ラミネータにより、低弾性率樹脂層４の表面の接着性を活かして積層を行う。高弾性率樹脂層７の積層後、低弾性率樹脂層４のキュア工程の熱処理を実施する。
次に、図１４（ｂ）に示したとおり、高弾性率樹脂層７と低弾性率樹脂層４の機能素子５の上面の側の層とを貫通する電極端子ビアホール９、及び高弾性率樹脂層７と低弾性率樹脂層４と織布６とを貫通する内蔵層貫通ビアホール８を形成する。形成方法としては、レーザ、ドライエッチング法、ブラストなどが好適に用いられる。図１４（ｂ）では、電極端子ビアホール９及び内蔵層貫通ビアホール８を垂直な壁で示しているが、テーパ角を付けてもよい。本実施形態では、レーザにより電極端子ビアホール９及び内蔵層貫通ビアホール８を形成する。
次に、図１４（ｃ）に示したとおり、電極端子ビアホール９内の電極端子１１、内蔵層貫通ビアホール８内の内蔵層貫通ビア１０、高弾性率樹脂層７上の配線層１２を形成する。電極端子１１、内蔵層貫通ビア１０は、配線層１２と同じ工程で形成するか、電極端子ビアホール９、内蔵層貫通ビアホール８の内部を電解めっき法、無電解めっき法、印刷法等により導電材料で埋めることで電極端子１１、内蔵層貫通ビア１０を形成してから配線層１２を形成してもよい。あるいは、機能素子５及び配線層２上に電極端子１１及び内蔵層貫通ビア１０となる金属ポストをめっき法や印刷法等により予め形成しておき、金属ポストを埋設するように織布６を含む低弾性率樹脂層４及び高弾性率樹脂層７を形成し、高弾性率樹脂層７の表面をバフ研磨、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより除去して金属ポストを露出させることで、電極端子１１及び内蔵層貫通ビア１０を形成してもよい。この場合、織布６には、特に内蔵層貫通ビア１０が貫通する位置に、予め開口部を設ける必要がある。配線層１２は、例えば前述の通り、サブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成することができる。微細な配線を形成する場合は、セミアディティブ法を選択し、給電層スパッタ法、無電解めっき法、ＣＶＤ法、エアロゾル法等により形成する。配線層１２を電極端子１１及び内蔵層貫通ビア１０と同時に形成する場合、給電層は電極端子ビアホール９、内蔵層貫通ビアホール８にも形成する必要がある。本実施形態では、レーザにより電極端子ビアホール９、内蔵層貫通ビアホール８を形成したのち、スパッタによる銅膜を給電層として、電極端子ビアホール９の内側、内蔵層貫通ビアホール８の内側及び高弾性率樹脂層７の表面に形成する。その後、フォトレジストをパターンレジストとして用いて電解銅めっきにより電極端子１１、内蔵層貫通ビア１０及び配線層１２を形成する。配線層１２の厚さは例えば１０μｍとする。
次に、図１５（ａ）に示したとおり、支持体１を除去する。支持体１の除去方法は、ウェットエッチング法、ドライエッチング法、及び研磨法などのいずれかもしくはこれらの組み合わせにより行う。また、支持体１内に低密着力の剥離が容易な部分を設けていれば、剥離により行ってもよく、剥離後にウェットエッチング法、ドライエッチング法、及び研磨法などのいずれかもしくはこれらの組み合わせによる処理を行ってもよい。本実施形態では、まず、ウェットエッチングにより支持体１の銅板を除去する。その際、支持体１のＮｉ層を銅板エッチング時のエッチングバリアとして使用する。その後、最終的には支持体１のＮｉ層をウェットエッチングにて除去する。
次に、図１５（ｂ）に示したとおり、配線層２、１２を覆うように低弾性率樹脂層１３、１４を形成する。低弾性率樹脂層１３、１４は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料から形成することができる。また、低弾性率樹脂層１３、１４に補強繊維を保有する材料を用いてもよい。補強繊維には、例えば、ガラス繊維、有機材料繊維を用いる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。低弾性率樹脂層１３、１４は、液状の有機材料であれば、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成する。また、低弾性率樹脂層１３、１４は、フィルム状の有機材料の場合は、ラミネート法、プレス法等により形成することができ、これらの方法を真空中で実施してもよい。本実施形態では、低弾性率樹脂層１３、１４として、例えば１０μｍ厚さで硬化後弾性率が１５ＭＰａのシート状エポキシ樹脂を用いて、真空ラミネータにより積層を行う。ただし、続く工程における高弾性率樹脂層１５、１６との接着層として用いるため、低弾性率樹脂層１３、１４のキュア工程はこの段階では実施しなくてもよい。
次に、図１５（ｃ）に示したとおり、低弾性率樹脂層１３、１４上に高弾性率樹脂層１５、１６を形成する。高弾性率樹脂層１５、１６は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の有機材料から形成することができる。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。また、高弾性率樹脂層１５、１６に補強繊維を保有する材料を用いてもよい。補強繊維には、例えば、ガラス繊維、有機材料繊維を使用することができる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。高弾性率樹脂層１５、１６は、液状の有機材料であれば、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成する。また、高弾性率樹脂層１５、１６は、フィルム状の有機材料の場合は、ラミネート法、プレス法等により形成することができ、これらの方法を真空中で実施してもよい。本実施形態では、高弾性率樹脂層１５、１６として、例えば、硬化済みの１０μｍ厚さで弾性率８ＧＰａのシート状ポリイミド樹脂を用いて、低弾性率樹脂層１３、１４を接着層として用い、真空ラミネータにより積層を行う。その後、低弾性率樹脂層１３、１４に対して、キュア工程の熱処理を実施する。
次に、図１６（ａ）に示したとおり、高弾性率樹脂層１６及び低弾性率樹脂層１４を貫通する層間ビアホール１７、並びに高弾性率樹脂層１５及び低弾性率樹脂層１３を貫通する層間ビアホール１８を形成する。形成方法としては、レーザ、ドライエッチング法、ブラストなどが好適に用いられる。本実施形態では、レーザにより層間ビアホール１７、１８を形成する。なお、図１６（ａ）では層間ビアホール１７、１８を垂直な壁で示しているが、テーパ角を付けてもよい。
次に、図１６（ｂ）に示したとおり、層間ビアホール１７、１８内の層間ビア１９、２０、及び高弾性率樹脂層１５、１６上の配線層２１、２２を形成する。層間ビア１９、２０は、配線層２１、２２と同じ工程で形成することができる。その他に、層間ビアホール１７、１８の内部を電解めっき法、無電解めっき法、印刷法等により導電材料で埋めることで層間ビア１９、２０を形成してから配線層２１、２２を形成してもよい。あるいは、配線層２、１２上に層間ビア１９、２０となる金属ポストをめっき法や印刷法等により予め形成しておき、金属ポストを埋設するように低弾性率樹脂層１３、１４、高弾性率樹脂層１５、１６を形成し、高弾性率樹脂層１５、１６の表面をバフ研磨、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより除去して金属ポストを露出させることで、層間ビア１９、２０を形成してもよい。配線層２１、２２は、例えば前述の通り、サブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成することができる。微細な配線を形成する場合は、セミアディティブ法を選択し、給電層をスパッタ法、無電解めっき法、ＣＶＤ法、エアロゾル法等により形成する。層間ビア１９、２０を、配線層２１、２２と同時に形成する場合、給電層は層間ビアホール１７、１８にも形成する必要がある。本実施形態では、スパッタ法により、給電層となる銅膜を層間ビアホール１７、１８の内側及び高弾性率樹脂層１５、１６の表面に形成する。その後、フォトレジストをパターンレジストとして用いて電解銅めっきにより層間ビア１９、２０及び配線層２１、２２を形成する。配線層２１、２２の厚さは、例えば、ともに１０μｍとする。
なお、本発明の第４実施形態に係る機能素子内蔵基板４００についての製造方法は、図１２（ａ）から図１５（ａ）のプロセスまで本実施形態と同一であり、図１５（ｂ）以降のプロセスを実施しない場合である。更に、本発明の第５実施形態に係る機能素子内蔵基板５００についての製造方法は、図１２（ａ）から図１５（ａ）のプロセスのうち織布６に関わる工程を除く全ての工程で本実施形態と同一である。従って、低弾性率樹脂層６ｂについて織布６を含まないとして読み替えればよい。
尚、図１７は、機能素子５の材料と、第１絶縁層（低弾性率樹脂層）４の候補として選ばれた複数の材料との間の、上記材料を適切な条件で硬化した場合の残留応力の測定値を示すグラフである。図１８は、それぞれ弾性率の比率が異なる第１絶縁層（低弾性率樹脂層）４と第２絶縁層（高弾性率樹脂層）１６、７、１５、３とを含む複数の、本発明の第３実施形態の機能素子内蔵基板における、機能素子５を含む基板全体の歪みの値を示すグラフであり、複数のサンプルの測定結果データを片対数グラフ上の回帰直線でフィッティングしたものである。
図１７のグラフから、第１絶縁層の材料の弾性率が、機能素子の材料の弾性率の１００分の１以下である場合、それ以上の値のときよりも著しく残留応力が低下することが分かる。
また、図１８のグラフから、第２絶縁層の材料の弾性率が、第１絶縁層の材料の弾性率よりも１００倍以上であるとき、第２絶縁層の高い弾性率により機能素子内蔵基板の平坦性が確保され、歪みの値は数百ミクロン以下となることが分かる。一般に機能素子内蔵基板をＢＧＡ（Ball Grid Array）等の方法によりシステムボードに搭載する場合、ＢＧＡボールの直径が機能素子内蔵基板の歪みの制約条件となる。機能素子内蔵基板の歪みは、ＢＧＡボールの直径よりも充分に小さくなければならない。ＢＧＡボールの直径は一般に１ミリ以下であるため、機能素子内蔵基板の歪みの上限は数百ミクロンであることが望ましい。このような観点から、第２絶縁層の弾性率が第１絶縁層の弾性率よりも１００倍以上大きいとき、機能素子内蔵基板の平坦性について望ましい値が得られることが分かる。
上述の実施形態に係る機能素子内蔵基板１００、２００、３００、４００、５００、並びに本発明に係る機能性素子内蔵基板は、例えば、図１９に示す携帯電話機６００の他、ＰＤＡ（Personal Digital Assistant）、ノートパソコン等、種々の電子機器に搭載することができ、これにより電子機器の小型化、薄型化、及び信頼性の向上に貢献することができる。
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
機能素子内蔵基板であって、
機能素子と、
前記機能素子を包囲するように、前記基板の略全面にわたって配置された第１絶縁層と、
前記機能素子と電気的に接続された１又は複数層の配線層と、
前記配線層に接するように配置された１又は複数層の第２絶縁層と、を備え、
前記第１絶縁層は、前記機能素子の弾性率の１００分の１以下の弾性率を有する材料で形成され、
前記第２絶縁層は、前記第１絶縁層の材料の弾性率の１００倍以上の弾性率を有する材料で形成されている、
ことを特徴とする機能素子内蔵基板。
（付記２）
前記第１絶縁層内に前記基板の略全面にわたって配置されるとともに、前記機能素子が配置される開口部を有する補強体をさらに備え、
前記補強体の前記開口部と前記機能素子との間には前記第１絶縁層の材料が介在している、
ことを特徴とする付記１に記載の機能素子内蔵基板。
（付記３）
少なくとも前記第１絶縁層の一部を貫通し、前記機能素子と前記配線層とを電気的に接続するビアをさらに備える、
ことを特徴とする付記１又は２に記載の機能素子内蔵基板。
（付記４）
前記補強体は織布で形成されている、
ことを特徴とする付記２に記載の機能素子内蔵基板。
（付記５）
前記補強体は金属で形成されている、
ことを特徴とする付記２に記載の機能素子内蔵基板。
（付記６）
前記機能素子を中心として、前記第１絶縁層、複数の前記第２絶縁層及び複数の前記配線層が、積層方向において対称になるように配置されている、
ことを特徴とする付記１乃至５のいずれか１項に記載の機能素子内蔵基板。
（付記７）
互いに接する前記第２絶縁層と前記配線層とが他の前記第２絶縁層又は前記配線層に接することがないように、互いに接する前記第２絶縁層と前記配線層との少なくとも一方と、他の前記第２絶縁層又は前記配線層と、を隔離する１又は複数層の第３絶縁層をさらに備え、
前記第３絶縁層は、前記第２絶縁層の材料よりも弾性率が低い材料で形成されている、
ことを特徴とする付記１乃至６のいずれか１項に記載の機能素子内蔵基板。
（付記８）
付記１乃至７のいずれか１項に記載の機能素子内蔵基板を備えることを特徴とする電子機器。
（付記９）
機能性素子内蔵基板の製造方法であって、
支持体上に、機能素子を包囲する第１絶縁層と、１又は複数層の第２絶縁層と、を含む積層体を形成する工程と、
前記支持体を除去する工程と、を備え、
前記第１絶縁層は、前記機能素子の弾性率の１００分の１以下の弾性率を有する材料で形成され、
前記第２絶縁層は、前記第１絶縁層の材料の弾性率の１００倍以上の弾性率を有する材料で形成される、
ことを特徴とする機能素子内蔵基板の製造方法。
（付記１０）
前記積層体を形成する工程は、
前記支持体上又は上方に１の前記第２絶縁層を形成する工程と、
該第２絶縁層上又は上方に、前記機能素子を包囲するように前記第１絶縁層を形成する工程と、
該第１絶縁層上又は上方に他の前記第２絶縁層を形成する工程と、を含む、
ことを特徴とする付記９に記載の機能素子内蔵基板の製造方法。
（付記１１）
前記積層体を形成する工程は、前記機能素子と電気的に接続された１又は複数層の配線層を形成する工程を含み、
前記第２絶縁層と前記配線層とは、互いに接するように形成される、
ことを特徴とする付記９又は１０に記載の機能素子内蔵基板の製造方法。
（付記１２）
前記積層体を形成する工程は、前記第１絶縁層内に、前記機能素子と、前記基板の略全面にわたって配置されるとともに、前記機能素子が配置される開口部を有する補強体と、を埋設する工程を含み、
前記第１絶縁層は、前記補強体の前記開口部と前記機能素子との間に前記第１絶縁層の材料が介在するように形成される、
ことを特徴とする付記９乃至１１のいずれか１項に記載の機能素子内蔵基板の製造方法。
（付記１３）
前記積層体を形成する工程は、少なくとも前記第１絶縁層の一部を貫通し、前記機能素子と前記配線層とを電気的に接続するビアを形成する工程を含む、
ことを特徴とする付記１１に記載の機能素子内蔵基板の製造方法。
（付記１４）
前記補強体は織布で形成されている、
ことを特徴とする付記１２に記載の機能素子内蔵基板の製造方法。
（付記１５）
前記補強体は金属で形成されている、
ことを特徴とする付記１２に記載の機能素子内蔵基板の製造方法。
（付記１６）
前記機能素子を中心として、前記第１絶縁層、複数の前記第２絶縁層及び複数の前記配線層が、積層方向において対称になるように配置される、
ことを特徴とする付記１１に記載の機能素子内蔵基板の製造方法。
（付記１７）
前記積層体を形成する工程は、互いに接する前記第２絶縁層と前記配線層とが他の前記第２絶縁層又は前記配線層に接することがないように、互いに接する前記第２絶縁層と前記配線層との少なくとも一方と、他の前記第２絶縁層又は前記配線層と、を隔離する１又は複数層の第３絶縁層を形成する工程を含み、
前記第３絶縁層は、前記第２絶縁層の材料よりも弾性率が低い材料で形成される、
ことを特徴とする付記１１に記載の機能素子内蔵基板の製造方法。
本出願は、２０１１年３月３０日に出願された日本国特許出願２０１１−０７６０１１号を基礎とする優先権の主張を伴い、本明細書中に、日本国特許出願２０１１−０７６０１１号の明細書、特許請求の範囲、図面全体を参照として取りこむものとする。
１ 支持体
２、１２、２１、２２ 配線層
３、７、１５、１６ 高弾性率樹脂層
４、４ａ、４ｂ、６ｂ、１３、１４ 低弾性率樹脂層
５ 機能素子
６ 織布
８ 内蔵層貫通ビアホール
９ 電極端子ビアホール
１０ 内蔵層貫通ビア
１１ 電極端子
１７、１８ 層間ビアホール
１９、２０ 層間ビア
２３ 開口部
１００、２００、３００、４００、５００ 機能素子内蔵基板
６００ 携帯電話機

Claims (10)

  1. 機能素子内蔵基板であって、
    機能素子と、
    前記機能素子を包囲するように、前記基板の略全面にわたって配置された第１絶縁層と、
    前記機能素子と電気的に接続された１又は複数層の配線層と、
    前記配線層に接するように配置された１又は複数層の第２絶縁層と、を備え、
    前記第１絶縁層は、前記機能素子の弾性率の１００分の１以下の弾性率を有する材料で形成され、
    前記第２絶縁層は、前記第１絶縁層の材料の弾性率の１００倍以上の弾性率を有する材料で形成されている、
    ことを特徴とする機能素子内蔵基板。
  2. 前記第１絶縁層内に前記基板の略全面にわたって配置されるとともに、前記機能素子が配置される開口部を有する補強体をさらに備え、
    前記補強体の前記開口部と前記機能素子との間には前記第１絶縁層の材料が介在している、
    ことを特徴とする請求項１に記載の機能素子内蔵基板。
  3. 少なくとも前記第１絶縁層の一部を貫通し、前記機能素子と前記配線層とを電気的に接続するビアをさらに備える、
    ことを特徴とする請求項１又は２に記載の機能素子内蔵基板。
  4. 前記補強体は織布で形成されている、
    ことを特徴とする請求項２に記載の機能素子内蔵基板。
  5. 前記補強体は金属で形成されている、
    ことを特徴とする請求項２に記載の機能素子内蔵基板。
  6. 前記機能素子を中心として、前記第１絶縁層、複数の前記第２絶縁層及び複数の前記配線層が、積層方向において対称になるように配置されている、
    ことを特徴とする請求項１乃至５のいずれか１項に記載の機能素子内蔵基板。
  7. 互いに接する前記第２絶縁層と前記配線層とが他の前記第２絶縁層又は前記配線層に接することがないように、互いに接する前記第２絶縁層と前記配線層との少なくとも一方と、他の前記第２絶縁層又は前記配線層と、を隔離する１又は複数層の第３絶縁層をさらに備え、
    前記第３絶縁層は、前記第２絶縁層の材料よりも弾性率が低い材料で形成されている、
    ことを特徴とする請求項１乃至６のいずれか１項に記載の機能素子内蔵基板。
  8. 請求項１乃至７のいずれか１項に記載の機能素子内蔵基板を備えることを特徴とする電子機器。
  9. 機能性素子内蔵基板の製造方法であって、
    支持体上に、機能素子を包囲する第１絶縁層と、１又は複数層の第２絶縁層と、を含む積層体を形成する工程と、
    前記支持体を除去する工程と、を備え、
    前記第１絶縁層は、前記機能素子の弾性率の１００分の１以下の弾性率を有する材料で形成され、
    前記第２絶縁層は、前記第１絶縁層の材料の弾性率の１００倍以上の弾性率を有する材料で形成される、
    ことを特徴とする機能素子内蔵基板の製造方法。
  10. 前記積層体を形成する工程は、
    前記支持体上又は上方に１の前記第２絶縁層を形成する工程と、
    該第２絶縁層上又は上方に、前記機能素子を包囲するように前記第１絶縁層を形成する工程と、
    該第１絶縁層上又は上方に他の前記第２絶縁層を形成する工程と、を含む、
    ことを特徴とする請求項９に記載の機能素子内蔵基板の製造方法。
JP2013507821A 2011-03-30 2012-03-30 機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法 Pending JPWO2012133839A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011076011 2011-03-30
JP2011076011 2011-03-30
PCT/JP2012/058711 WO2012133839A1 (ja) 2011-03-30 2012-03-30 機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法

Publications (1)

Publication Number Publication Date
JPWO2012133839A1 true JPWO2012133839A1 (ja) 2014-07-28

Family

ID=46931532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013507821A Pending JPWO2012133839A1 (ja) 2011-03-30 2012-03-30 機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法

Country Status (2)

Country Link
JP (1) JPWO2012133839A1 (ja)
WO (1) WO2012133839A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102281460B1 (ko) * 2015-01-22 2021-07-27 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
JP6574576B2 (ja) * 2015-02-02 2019-09-11 株式会社フジクラ 伸縮性配線基板
US10276467B2 (en) 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10763031B2 (en) 2016-08-30 2020-09-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an inductor
KR101952864B1 (ko) * 2016-09-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
WO2018066254A1 (ja) * 2016-10-06 2018-04-12 株式会社村田製作所 固体電解コンデンサ
CN109804446B (zh) 2016-10-06 2021-05-07 株式会社村田制作所 固体电解电容器
JP6870796B1 (ja) * 2019-09-10 2021-05-12 昭和電工マテリアルズ株式会社 半導体パッケージ及びその製造方法、並びに半導体装置
CN113130408A (zh) 2019-12-31 2021-07-16 奥特斯奥地利科技与系统技术有限公司 部件承载件及制造部件承载件的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3978623B2 (ja) * 1997-06-10 2007-09-19 日立化成工業株式会社 多層配線板
JP4248157B2 (ja) * 2000-12-15 2009-04-02 イビデン株式会社 多層プリント配線板
JP5211570B2 (ja) * 2007-04-24 2013-06-12 日立化成株式会社 半導体装置用ビルドアップ配線板
WO2010101167A1 (ja) * 2009-03-05 2010-09-10 日本電気株式会社 半導体装置及びその製造方法
US8692364B2 (en) * 2009-08-07 2014-04-08 Nec Corporation Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
WO2012133839A1 (ja) 2012-10-04

Similar Documents

Publication Publication Date Title
WO2012133839A1 (ja) 機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法
JP5617846B2 (ja) 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
JP5496445B2 (ja) 半導体装置の製造方法
JP5451719B2 (ja) 配線基板及び半導体パッケージ
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
WO2010041630A1 (ja) 半導体装置及びその製造方法
US8552570B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board and semiconductor device
WO2011122228A1 (ja) 半導体内蔵基板
WO2011089936A1 (ja) 機能素子内蔵基板及び配線基板
JP4921354B2 (ja) 半導体パッケージ及びその製造方法
WO2008056499A1 (en) Semiconductor device and method for manufacturing same
JPWO2010010911A1 (ja) 半導体装置及びその製造方法
JP2005327780A (ja) 配線基板及びそれを用いた半導体パッケージ
WO2011114766A1 (ja) 機能素子内蔵基板
WO2010101167A1 (ja) 半導体装置及びその製造方法
JPWO2010134511A1 (ja) 半導体装置及び半導体装置の製造方法
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
WO2011118572A1 (ja) 半導体装置の製造方法
JP2011253879A (ja) 半導体素子及び半導体内蔵基板
JP5589735B2 (ja) 電子部品内蔵基板及びその製造方法
JP3841079B2 (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP4439001B2 (ja) 層形成用基板、配線基板及びその製造方法、並びに半導体装置の製造方法
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP2008288388A (ja) 電子部品の実装方法および電子部品内蔵基板の製造方法
JP4457943B2 (ja) 配線基板、及び配線基板の製造方法