JP2000323613A - 半導体装置用多層基板及びその製造方法 - Google Patents

半導体装置用多層基板及びその製造方法

Info

Publication number
JP2000323613A
JP2000323613A JP11370984A JP37098499A JP2000323613A JP 2000323613 A JP2000323613 A JP 2000323613A JP 11370984 A JP11370984 A JP 11370984A JP 37098499 A JP37098499 A JP 37098499A JP 2000323613 A JP2000323613 A JP 2000323613A
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
pad
insulating layer
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11370984A
Other languages
English (en)
Other versions
JP3635219B2 (ja
Inventor
Akio Mutsukawa
昭雄 六川
Masayuki Sasaki
正行 佐々木
Yuichi Matsuda
勇一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP37098499A priority Critical patent/JP3635219B2/ja
Priority to US09/523,149 priority patent/US6418615B1/en
Publication of JP2000323613A publication Critical patent/JP2000323613A/ja
Priority to US09/815,047 priority patent/US6441314B2/en
Priority to US10/207,259 priority patent/US6931724B2/en
Priority to US10/920,270 priority patent/US7763809B2/en
Application granted granted Critical
Publication of JP3635219B2 publication Critical patent/JP3635219B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49345—Catalytic device making

Abstract

(57)【要約】 【課題】 半導体素子が搭載される搭載面を可及的に平
坦に形成でき、且つ厚さを可及的に薄く形成し得る半導
体装置用多層基板を提供する。 【解決手段】 導体配線１２が絶縁層１４を介して多層
に形成されて成る多層基板の一面側が、搭載される半導
体素子１６の電極端子１８と接続される半導体素子用パ
ッド２０ａが形成された半導体素子搭載面であり、且つ
前記多層基板の他面側が、外部接続端子用パッド２４が
形成された外部接続端子装着面である半導体装置用多層
基板１０において、該絶縁層１４の両面に形成された導
体配線１２及び／又はパッド２０を電気的に接続するヴ
ィア２８が、絶縁層１４を貫通して形成され、且つ絶縁
層１４の外部接続端子装着面側に開口されていると共
に、前記半導体素子搭載面側に形成された導体配線１２
又はパッド２０の外部接続端子装着面側の内面に底面が
形成された、開口面積が底面面積よりも大の円錐台状の
凹部３０に形成されていることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置用多層基
板及びその製造方法に関し、更に詳細には導体配線が絶
縁層を介して多層に形成されて成る多層基板の一面側
が、搭載される半導体素子の電極端子と接続される半導
体素子用パッドが形成された半導体素子搭載面であり、
且つ前記多層基板の他面側が、外部接続端子用パッドが
形成された外部接続端子装着面である半導体装置用多層
基板及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置に用いる半導体装置用多層基
板には、図１８に示す半導体装置用多層基板（以下、単
に多層基板と称することがある）がある。図１８に示す
多層基板は、コア基板としての樹脂基板１０２を貫通す
るスルーホールヴィア１１０、１１０・・によって、樹
脂基板１０２の両面に形成された上層部１０６ａ及び下
層部１０６ｂの各々に形成された導体配線１０４、１０
４・・等は電気的に接続されている。また、上層部１０
６ａ及び下層部１０６ｂの各層においても、樹脂製の絶
縁層の両面に形成された導体配線１０４、１０４・・等
の電気的な接続は、各絶縁層を貫通して形成されたヴィ
ア１１８、１１８・・によってなされている。更に、上
層部１０６ａの最上層には、搭載される半導体素子１２
０の電極端子１２２、１２２・・と電気的に接続される
パッド１２４、１２４・・が形成されており、かかる最
上層の上面は、パッド１２４、１２４・・を除きソルダ
レジスト１２６によって覆われている。一方、下層部１
０６ｂの最下層には、外部接続端子としてのはんだボー
ル１２８、１２８・・が装着されるパッド１３０、１３
０・・が形成されており、かかる最下層の下面は、パッ
ド１３０、１３０・・を除きソルダレジスト１３２によ
って覆われている。
【０００３】図１８に示す半導体装置用多層基板は、図
１９に示すビルドアップ法によって製造できる。かかる
ビルドアップ法によれば、図１８に示す上層部１１６ａ
と下層部１１６ｂとは同時に形成される。このため、図
１９では、上層部１１６ａの形成工程を示し、下層部１
１６ｂの形成工程を省略した。図１９に示す製造方法で
は、先ず、銅箔１００が両面に形成された樹脂基板１０
２に、ドリル等によってヴィア用のスルーホールを穿設
した後、スルーホールに、その内壁面に無電解めっきに
よって形成した銅薄膜層を形成し、必要に応じて電解め
っきによって所定厚さとするスルーホールめっきを施
し、スルーホールヴィア１１０を形成する〔図１９
（ａ）の工程〕。次いで、銅箔１００にサブトラクティ
プ法によって導体配線１０４、１０４・・及びパッド１
０５等を形成した後〔図１９（ｂ）の工程〕、樹脂基板
１０２の導体配線形成面（樹脂基板１０２の両面）に、
熱硬化樹脂であるポリイミド樹脂から成る樹脂フィルム
１０６の片面に銅箔１０８が形成された片面金属箔フィ
ルムを接着し〔図１９（ｃ）の工程〕、ヴィア形成箇所
に導体配線１０４のランド部に達する凹部１０７、１０
７・・をレーザ光によって形成する〔図１９（ｄ）の工
程〕。形成された凹部１０７は、導体配線１０４の表面
によって底面が形成された、開口面積が底面面積よりも
大となる円錐台形状である。尚、スルーホールヴィア１
１０内にも、樹脂基板１０２と片面金属箔フィルムとを
接着する際に、ポリイミド樹脂等が充填される。
【０００４】この凹部１０７の各内壁面には、銅箔１０
８と電気的に接続される銅層１１２を形成する〔図１９
（ｅ）の工程〕。かかる銅層１１２は、凹部１０７を除
いて銅箔１０８をレジスト１１４によって覆っておき、
凹部１０７の内壁面のみに無電解銅めっき又は銅スパッ
タ等によって形成した銅薄膜層を、必要に応じて電解め
っきによって所定厚さとしたものである。その後、レジ
スト１１４を除去し、銅箔１０８にサブトラクティブ法
によって導体配線１１６等を形成する。この様にして形
成された下層の導体配線１１４と上層の導体配線１１６
とは、ヴィア１１８によって電気的に接続される。かか
る（ｃ）〜（ｆ）の工程を繰り返すことによって、図１
８に示す半導体装置用多層基板を得ることができる。
【０００５】
【発明が解決しようとする課題】図１９に示すビルドア
ップ法によって得られた図１８に示す多層基板によれ
ば、集積度が進展した半導体素子１２０でも搭載可能で
ある。しかし、図１８の多層基板の上層部１０６ａで
は、樹脂基板１０２から半導体素子１２０を搭載する最
上層面（半導体素子１２０の搭載面）の方向に各層を順
次形成するため、半導体素子１２０の搭載面の平坦性が
低下し易い。このため、図１８の多層基板の搭載面に、
例えばフリップチップ方式で半導体素子１２０を搭載し
た際に、半導体素子１２０の電極端子１２２、１２２・
・のうち、多層基板の最上層面に形成されたパッド１２
４、１２４・・と当接しないものが発生するおそれがあ
る。また、図１９に示すビルドアップ法においては、コ
ア基板としての樹脂基板１０２の両面に同時に各層を積
み上げる。樹脂基板１０２の片面のみに各層を形成する
と、得られた多層基板が反ってしまうことがあるからで
ある。このため、上層部１０６ａのみで十分な場合であ
っても、得られる多層基板の反り防止として下層部１０
６ｂを形成することを要し、得られた多層基板が厚くな
る。そこで、本発明の課題は、半導体素子が搭載される
搭載面を可及的に平坦に形成でき、且つ厚さを可及的に
薄く形成し得る半導体装置用多層基板及びその製造方法
を提供することにある。
【０００６】
【課題を解決するための手段】本発明者等は、前記課題
を解決すべく、検討した結果、半導体素子を搭載する半
導体素子搭載面側から外部接続端子装着面の方向に順次
導体配線及び絶縁層を形成することによって、コア基板
を用いることなく多層基板を形成できること、及び多層
基板の半導体素子搭載面を可及的に平坦にできることが
判明し、本発明に到達した。すなわち、本発明は、導体
配線が絶縁層を介して多層に形成されて成る多層基板の
一面側が、搭載される半導体素子の電極端子と接続され
る半導体素子用パッドが形成された半導体素子搭載面で
あり、且つ前記多層基板の他面側が、外部接続端子用パ
ッドが形成された外部接続端子装着面である半導体装置
用多層基板において、該絶縁層の両面に形成された導体
配線及び／又はパッドを電気的に接続するヴィアが、前
記絶縁層を貫通して形成され、且つ前記絶縁層の外部接
続端子装着面側に開口されていると共に、前記絶縁層の
半導体素子搭載面側に形成された導体配線又はパッドの
外部接端子装着面側の内面に底面が形成された、開口面
積が底面面積よりも大となる円錐台状の凹部に形成され
ていることを特徴とする半導体装置用多層基板にある。
【０００７】また、本発明は、導体配線が絶縁層を介し
て多層に形成されて成る多層基板の一面側が、搭載され
る半導体素子の電極端子と接続される半導体素子用パッ
ドが形成された半導体素子搭載面であり、且つ前記多層
基板の他面側が、外部接続端子用パッドが形成された外
部接続端子装着面である半導体装置用多層基板を製造す
る際に、該半導体素子用パッドが形成される半導体素子
搭載面側から前記外部接続端子用パッドが形成される外
部接続端子装着面側に順次導体配線及び絶縁層を形成す
ると共に、前記導体配線及び絶縁層を順次形成する際
に、前記絶縁層の半導体素子搭載面側に形成する導体配
線及び／又はパッドと、前記絶縁層の外部接続端子装着
面側に形成する導体配線及び／又はパッドとを、前記絶
縁層を貫通して電気的に接続するヴィアを、前記絶縁層
の外部接続端子装着面側に開口され、且つ前記絶縁層の
半導体素子搭載面側に形成された導体配線及び／又はパ
ッドの外部端子接続装着面側の内面が底面に露出する、
開口面積が底面面積よりも大の円錐台状の凹部に形成す
ることを特徴とする半導体装置用多層基板の製造方法に
ある。
【０００８】かかる本発明において、半導体素子用パッ
ドを覆う絶縁層を金属板の一面側に形成した後、前記絶
縁層の表面に開口され、且つ前記半導体素子用パッドが
底面に露出された、開口面積が底面面積よりも大の円錐
台状の凹部にヴィアを形成すると共に、前記凹部の周縁
部を形成する絶縁層の表面に所定の導体配線及び／又は
パッドを形成し、次いで、外部接続端子装着層を形成し
た後、前記金属板をエッチングして除去することによっ
て半導体素子搭載用層を形成すること、或いは金属板の
一面側に、前記金属板をエッチングするエッチング液に
よって実質的にエッチングされない金属から成る金属層
を形成した後、前記金属層上に形成した半導体素子用パ
ッドを覆う絶縁層の表面に開口され、且つ前記半導体素
子用パッドが底面に露出された、開口面積が底面面積よ
りも大の円錐台状の凹部にヴィアを形成すると共に、前
記凹部の周縁部を形成する絶縁層の表面に所定の導体配
線及び／又はパッドを形成し、次いで、外部接続端子装
着層を形成した後、前記金属板及び金属層をエッチング
して除去することによって半導体素子搭載用層を形成す
ることによって、多層基板の製造工程において、金属板
を補強板として使用でき基板の搬送等を容易に行うこと
ができる。
【０００９】ここで、金属板の一面側に、前記金属板を
エッチングするエッチング液によって実質的にエッチン
グされない樹脂から成る樹脂層を形成した後、前記金属
板上に形成した半導体素子用パッドを覆う樹脂層の表面
に開口され、且つ前記半導体素子用パッドが底面に露出
された、開口面積が底面面積よりも大の円錐台状の凹部
にヴィアを形成すると共に、前記凹部の周縁部を形成す
る樹脂層の表面に所定の導体配線及び／又はパッドを形
成し、次いで、外部接続端子装着層を形成した後、前記
金属板をエッチングして除去することによって半導体素
子搭載用層を形成することによって、半導体装置用多層
基板の製造工程の省略を可能とすることができる。
【００１０】また、金属板をエッチングして除去する際
に、半導体素子搭載面の周縁部に金属枠体が形成される
ように、前記金属板をエッチングすることによって、得
られた多層基板の強度を向上でき、搬送等を容易にする
ことができる。更に、ヴィアを形成する際に、絶縁層に
形成した円錐台状の凹部の内壁面に沿って凹状の金属層
を電解めっきによって形成することによって、凹状のヴ
ィアを容易に形成できる。他方、ヴィアを形成する際
に、絶縁層に形成した円錐台状の凹部に円錐台状のヴィ
アを電解めっきによって金属を充填して形成した後、前
記円錐台状のヴィアの端面を含む絶縁層の開口面側を平
坦面に研摩するすることによって、中実ヴィアを形成し
た絶縁層の凹部の開口面側を平坦面に形成できる。
【００１１】この様な本発明において、半導体素子用パ
ッドを、少なくとも二層のめっき金属層によって形成
し、その際に、搭載する半導体素子の電極端子と当接す
るめっき金属層を貴金属めっきによって形成することに
よって、下層のめっき金属層の酸化等を防止できる。或
いは半導体素子用パッドを、少なくとも二層のめっき金
属層によって形成し、その際に、搭載する半導体素子の
電極端子と当接するめっき金属層を、前記半導体素子の
電極端子と半導体素子用パッドとを電気的に接続するリ
フロー工程において溶融する低融点金属によって形成す
ることにより、半導体素子のフリップチップボンディン
グを容易とすることができる。
【００１２】従来のビルドアップ法による多層基板は、
外部接続端子装着面を具備する外部接続端子装着層側か
ら半導体素子搭載面を具備する半導体素子搭載層の方向
に順次導体配線及び絶縁層を形成するため、最後に形成
する半導体素子搭載層は、それまでに形成した層の凹凸
が積層されて拡大し、半導体素子搭載面の平坦性が劣る
ことがある。この点、本発明によれば、半導体素子搭載
面を具備する半導体素子搭載層側から外部接続端子装着
面を具備する外部接続端子装着層の方向に順次導電配線
及び接続層を形成するため、半導体素子搭載層を最初に
形成できる結果、半導体素子搭載面を可及的に平坦面と
することができる。ところで、最後に形成する外部接続
端子装着層は、それまでに形成した絶縁層等の凹凸の影
響を受けているが、外部接続端子のサイズは半導体素子
の電極端子よりも大きく、外部接続端子装着面の多少の
凹凸は吸収可能である。このため、外部接続端子装着面
の平坦性の要求は、半導体素子搭載面の平坦性の要求よ
りも緩和されており問題とならない。
【００１３】
【発明の実施の形態】本発明に係る半導体装置用多層基
板の一例を図１に示す。図１は、半導体装置用多層基板
の部分断面図である。この図１に示す半導体装置用多層
基板１０は、導体配線１２、１２・・がポリイミド樹脂
やポリフェニレンエーテル等の樹脂から成る絶縁層１
４、１４・・を介して多層に配されて成る多層基板（以
下、多層基板１０と称することがある）である。かかる
多層基板１０の一面側は、搭載する半導体素子１６の電
極端子１８を接続する半導体素子用パッド２０ａ、２０
ａ・・が形成された半導体素子搭載面であり、多層基板
１０の他面側は、外部接続端子としてのはんだボール２
２、２２・・を装着する外部接続端子用パッド２４、２
４・・が形成された外部接続端子装着面である。この多
層基板１０の半導体素子搭載面及び外部接続端子装着面
には、半導体素子用パッド２０ａ及び外部接続端子用パ
ッド２４を除き、ソルダレジスト２６、２６によって覆
われている。
【００１４】この様な多層基板１０において、絶縁層１
４、１４・・の各層の両面に形成された導体配線１２及
び／又は半導体素子用パッド２０ａ等のパッド２０は、
絶縁層１４を貫通して形成されたヴィア２８によって電
気的に接続されている。かかるヴィア２８は、絶縁層１
４の外部接続端子装着面側に開口されていると共に、半
導体素子搭載面側に形成された導体配線１２又はパッド
２０の面によって底面が形成された凹部３０内に形成さ
れている。この凹部３０は、開口面積が底面面積よりも
大の円錐台状である。図１に示すヴィア２８は、円錐台
状の凹部３０の内壁面に沿って金属層が所定厚さに形成
されて成る凹状ヴィアである。
【００１５】図１に示す多層基板１０は、図２〜図５に
示す製造方法によって、半導体素子搭載面が形成された
半導体素子搭載層から外部接続端子装着面が形成された
外部接続端子装着層の方向に順次導線配線及び絶縁層を
形成して製造できる。先ず、金属板としての銅板４０の
一面側にシードレイヤ４２を形成する〔図２（ａ）〕。
このシードレイヤ４２を形成する銅板４０の面の平均粗
さ（Ｒａ）は０．１μｍ以下であることが好ましい。シ
ードレイヤ４２の形成面の平均粗さ（Ｒａ）が０．１μ
ｍを越える場合、平均粗さ（Ｒａ）が０．１μｍ以下と
なるように、銅板４０のシードレイヤ４２の形成面に研
摩を施すことが好ましい。かかる銅板４０の一面側に形
成されたシードレイヤ４２は、その拡大図に示す様に、
銅板４０の面に直接接触する厚さ０．０１μｍのクロム
（Ｃｒ）層４１ａと、クロム（Ｃｒ）層４１ａ上に形成
した厚さ０．１μｍの銅（Ｃｕ）層４１ｂとから成る。
かかるクロム（Ｃｒ）層４１ａは、後述する様に、銅板
４０をエッチングする際に、銅板４０をエッチングする
エッチング液によってエッチングされない金属から成る
金属層である。また、銅（Ｃｕ）層４１ｂは、後述する
電解めっきの際の給電層である。これらクロム（Ｃｒ）
層４１ａ及び銅（Ｃｕ）層４１ｂは、スパッタ、蒸着、
或いは無電解めっきによって形成できる。尚、クロム
（Ｃｒ）層４１ａに代えて、銅板４０をエッチングする
エッチング液によってエッチングされるものの、エッチ
ング速度が著しく遅い金属層を形成してもよい。
【００１６】銅板４０の一面側に形成したシードレイヤ
４２上には、半導体素子１６の電極端子１８が接続され
る銅から成る、厚さ１０μｍ程度の半導体素子用パッド
２０ａ、２０ａ・・を形成する〔図２（ｂ）〕。この半
導体素子用パッド２０ａは、シードレイヤ４２上に形成
したフォトレジスト層にパターニングを施し、半導体素
子用パッド２０ａ等を形成する部分のシードレイヤ４２
を露出させた後、シードレイヤ４２、特に銅層４１
（ｂ）を給電層とする電解めっきによって形成できる。
半導体素子用パッド２０ａ、２０ａ・・を形成した銅板
４０の面には、厚さ１０μｍ程度の半導体素子用パッド
２０ａ、２０ａ・・を覆うように、熱硬化性樹脂である
ポリイミド樹脂を印刷等によって塗布し硬化して絶縁層
１４を形成する〔図２（ｃ）〕。この絶縁層１４に、Ｙ
ＡＧレーザや炭酸ガスレーザ等のレーザ光によってヴィ
ア形成用の凹部３０を形成する。形成した凹部３０は、
絶縁層１４の表面に開口されていると共に、半導体素子
用パッド２０ａの面によって底面が形成された凹部であ
って、開口面積が底面面積よりも大の円錐台状である
〔図２（ｄ）〕。ここで、凹部３０をＹＡＧレーザ等の
レーザ光によって形成しているが、エッチングでも形成
できる。尚、凹部３０は、絶縁層１４を感光性樹脂によ
って形成してフォトリソ法によって形成してもよい。
【００１７】形成された凹部３０の内壁面を含む絶縁層
１４の全表面に、シードレイヤ４２ａを形成する〔図２
（ｅ）〕。このシードレイヤ４２ａも、凹部３０の内壁
面を形成する絶縁層１４の面に直接接触する厚さ０．０
１μｍのクロム（Ｃｒ）層４１ａと、クロム（Ｃｒ）層
４１ａ上に形成した厚さ０．１μｍの銅（Ｃｕ）層４１
ｂとから成る。かかるクロム（Ｃｒ）層４１ａ及び銅
（Ｃｕ）層４１ｂはスパッタによって形成できる。更
に、図３（ａ）に示す様に、シードレイヤ４２ａ上に形
成したフォトレジスト層４４にパターニングを施し、ヴ
ィアや導体配線を形成する部分のシードレイヤ４２ａを
露出する。次いで、シードレイヤ４２ａを給電層とする
電解めっきによって、シードレイヤ４２ａが露出する部
分に所定厚さの銅層４６を形成してヴィア２８や厚さ１
０μｍ程度の導体配線を形成する。このヴィア２８は、
凹部３０の内壁面に沿って所定厚さの銅層４６が形成さ
れた凹状ヴィアである。その後、フォトレジスト層４４
を除去し、ヴィア２８と導体配線との間等のシードレイ
ヤ４２ａをエッチングして除去することによって、図２
（ｆ）に示す様に、絶縁層１４の表面にヴィア２８、２
８・・及び導体配線１２、１２・・を形成できる。尚、
図２（ａ）や図２（ｅ）に示すシードレイヤ４２ａを構
成するクロム（Ｃｒ）層４１ａは、クロム（Ｃｒ）層４
１ａに代えてチタン（Ｔｉ）層をスパッタによって形成
してもよく、シードレイヤ４２ａに代えて無電解めっき
によって薄膜状の銅層を形成してもよい。
【００１８】更に、図２（ｃ）〜（ｆ）及び図３の工程
を繰り返すことによって、半導体素子搭載面を具備する
半導体素子搭載層側から外部接続端子装着面を具備する
外部接続端子装着層の方向に順次導体配線及び絶縁層を
形成し、図４に示す多層基板１０の中間体１０ａを得る
ことができる。得られた中間体１０ａの一面側には、半
導体素子用パッド２０ａ、２０ａ・・が形成された半導
体素子搭載面に、シードレイヤ４２を介して銅板４０が
接合され、中間体１０ａの他面側には、外部接続端子用
パッド２４、２４・・が形成されている。かかる銅板４
０は、中間体１０ａ等の補強板としての役割を奏し、中
間体１０ａ等の搬送等の取扱を容易にできる。唯、最終
的に図１に示す多層基板１０を得るためには、中間体１
０ａの銅板４０をエッチングによって除去することが必
要である。この銅板４０のエッチングは、銅板４０を形
成する銅をエッチングするエッチング液によって行う
が、銅板４０のエッチングの完了時期を厳格に管理する
ことは困難である。このため、シードレイヤ４２に、銅
板４０のエッチング液にエッチングされないクロム（Ｃ
ｒ）層４１ａ〔図２（ａ）〕を形成しておくことによっ
て、銅板４０のエッチングが完了した際に、半導体素子
用パッド２０ａ等が更にエッチングされることを防止で
きる。
【００１９】つまり、図５（ａ）に示す銅版４０のエッ
チングは、銅板４０の全面を一様な速度でエッチングす
ることは至難のことであり、エッチング面に凹凸が形成
され易い。この点、シードレイヤ４２に銅板４０のエッ
チング液にエッチングされないクロム（Ｃｒ）層４１ａ
を形成しておくことによって、銅板４０のエッチングが
速く進行する個所においても、エッチングがシードレイ
ヤー４２のクロム（Ｃｒ）層４１ａに到達したとき、エ
ッチングがストップする。このため、銅版４０のエッチ
ングがストップする個所が経時と共に順次拡大し、図５
（ｂ）に示す様に、シードレイヤー４２のクロム（Ｃ
ｒ）層４１ａの全面が露出した時点で銅板４０のエッチ
ングが終了する。次いで、シードレイヤー４２をエッチ
ングによって除去することによって、図５（ｃ）に示す
様に、半導体素子用パッド２０ａの表面が露出する。か
かるシードレイヤー４２をエッチングによって除去する
際には、先ず、クロム（Ｃｒ）層４１ａを、クロム（Ｃ
ｒ）をエッチングするが銅（Ｃｕ）をエッチングしない
エッチング液によってエッチングし、その後、銅（Ｃ
ｕ）層４１ｂもエッチングによって除去する。尚、シー
ドレイヤ４２の銅層４１ｂをエッチングする場合は、同
時に銅製の半導体素子用パッド２０ａも同時にエッチン
グがなされるが、銅層４１ｂの厚さは０．１μｍ程度で
あり、半導体素子用パッド２０ａの厚さは１０μｍ程度
であるため問題とはならない。
【００２０】この様に、図５に示す様に、図４に示す多
層基板１０ａの銅板４０及びシードレイヤ４２を除去し
た後、半導体素子用パッド２０ａ及び外部接続端子用パ
ッド２４を除き半導体素子搭載面及び外部接続端子装着
面に、ソルダレジスト２６、２６を塗布することによっ
て、図１に示す多層基板１０を得ることができる。銅板
４０及びシードレイヤ４２を除去した、半導体素子用パ
ッド２０ａの表面を含む絶縁層１４の表面を極めて平坦
面に形成でき、半導体素子１６の電極端子１８と半導体
素子用パッド２０ａとを確実に当接させることができ
る。ところで、図３に示す工程において、凹部３０の内
壁面を含む絶縁層１４の表面に形成したシードレイヤ４
２ａ上にフォトレジスト層４４を形成した後、フォトレ
ジスト層４４にパターニングを施し、ヴィアや導体配線
を形成する部分のシードレイヤ４２ａを露出させている
が、形成するヴィアが小径になるにしたがって凹部３０
の内径も小径となり、凹部３０の底面に充分な光量が届
き難くなる。このため、凹部３０内に充填されたフォト
レジスト、特に凹部３０の底面近傍のフォトレジストが
充分に感光され難くなり、凹部３０内のフォトレジスト
を完全に除去することが困難となる傾向にある。このた
め、図６（ａ）に示す様に、シードレイヤ４２ａを給電
層とする電解めっきによって、シードレイヤ４２ａ上に
銅層４７を形成して凹部３０を浅くし、凹部３０の底面
に充分な光量が届くようにした後、凹部３０にフォトレ
ジストを充填してフォトレジスト層４４をシードレイヤ
４２ａ上に形成する。
【００２１】次いで、図６（ｂ）に示す様に、フォトレ
ジスト層４４にパターニングを施し、ヴィアや導体配線
を形成する部分の銅層４７を露出させる。このパターニ
ングの際に、凹部３０に充填されたフォトレジストは充
分に感光されるため、完全に除去できる。その後、シー
ドレイヤ４２ａ及び銅層４７を給電層としての電解めっ
きを施し、所定厚さの銅層４６から成る導体配線、及び
／又は凹部３０の内壁面に沿って形成された所定厚さの
銅層４６から成る凹状のヴィア２８を形成する。更に、
ヴィア２８や導体配線の間に形成されたシードレイヤ４
２ａ及び銅層４７をエッチングして除去することによっ
て、図２（ｆ）に示す様に、絶縁層１４の表面にヴィア
２８、２８・・及び導体配線１２、１２・・を形成でき
る。尚、図２〜図６において、クロム（Ｃｒ）層４１ａ
と銅（Ｃｕ）層４１ｂとから成るシードレイヤ４２ａを
形成しているが、クロム（Ｃｒ）層４１ａに代えてチタ
ン（Ｔｉ）層をスパッタによって形成してもよく、銅板
４０に代えてアルミ板又はステンレス板を用いてもよ
い。
【００２２】ここで、図６に示す方法によって形成した
ヴィアよりも更に小径のヴィアを形成する場合には、図
７に示す方法を採用することが好ましい。先ず、図７
（ａ）に示す様に、薄膜状銅層５４をスパッタ又は無電
解めっき等によって形成し、この薄膜状銅層５４を給電
層として電解めっきによって、薄膜状銅層５４上に凹部
３０を銅によって充填し得る厚さの銅層５６を形成する
〔図７（ｂ）〕。かかる銅層５６の上面には、凹部３０
に対応する位置に小凹部５５が形成されるが、形成する
ヴィアが小径となるにしたがって凹部３０も小径とな
り、銅層５６の上面に形成される小凹部５５も微小とな
るため、銅銅５６の上面は実質的に平坦面に形成され
る。次いで、図７（ｃ）に示す様に、銅層５６にパター
ニングを施し、ヴィア２８及び導体配線１２を形成す
る。尚、薄膜状銅層５４は、シードレイヤ４２を形成す
るクロム（Ｃｒ）層４１ａ又はチタン（Ｔｉ）層を形成
した後、スパッタ又は無電解めっき等によって形成して
もよい。
【００２３】図１〜図７において、半導体素子用パッド
２０ａは銅層のみによって形成されているが、互いに異
なる種類の金属から成る少なくとも二層の金属層によっ
て形成されていてもよい。図８には、半導体素子用パッ
ド２０ａが、銅層２１と金層２３によって形成されてい
る例を示す。この金層２３は、半導体素子用パッド２０
ａの表層を形成し、銅層２１の酸化防止等の保護層とし
ての役割を奏する。かかる金層２３も、金（Ａｕ）−パ
ラジウム（Ｐｄ）ーニッケル（Ｎｉ）或いは金（Ａｕ）
ーニッケル（Ｎｉ）の複合構造であってもよい。かかる
図８に示す半導体素子用パッド２０ａを形成するには、
図９（ａ）に示す様に、図２（ａ）に示すシードレイヤ
４２の表面に形成した樹脂層４３の所定の個所に、レー
ザ或いはエッチングによって半導体素子用パッド２０ａ
形成用の凹部４５を形成する。この凹部４５には、シー
ドレイヤ４２を給電層として電解金めっきによって、シ
ードレイヤ４２に接触する金層２３を形成した後、電解
銅めっきによって銅層２１を形成する［図９（ｂ）］。
更に、樹脂層４３を除去することによって、二層構造の
半導体素子用パッド２０ａを形成できる［図９
（ｃ）］。尚、その後は、図２（ｃ）以降と同様な工程
で多層基板を得ることができる。
【００２４】ここで、図８に示す半導体素子用パッド２
０ａの金層２３を、図１０（ａ）に示す様に、はんだ層
２５としてもよい。はんだ層２５を形成するはんだは、
リフロー工程の加熱雰囲気下で溶融する低融点金属であ
って、溶融はんだは、搭載された半導体素子の電極端子
と半導体素子用パッド２０ａとを電気的に接続すること
ができる。このはんだ層２５を形成するはんだとして
は、リフロー工程の加熱雰囲気下で溶融するものであれ
ばよいが、錫（Ｓｎ）−銀（Ａｇ）等の鉛（Ｐｂ）フリ
ーの合金が好ましい。この様に、半導体素子用パッド２
０ａの表層にはんだ層２５を形成しておくことによっ
て、図１０（ａ）に示す様に、搭載された半導体素子１
６の電極端子１８のうち、半導体素子用パッド２０ａの
表面に当接しない電極端子１８が存在しても、リフロー
工程を通過した半導体素子１６の電極端子１８と半導体
素子用パッド２０ａとは、図１０（ｂ）に示す様に、は
んだ層２５によって電気的に接続され、最終的に得られ
た半導体装置の信頼性を向上できる。つまり、リフロー
工程の加熱雰囲気下ではんだ層２５が溶融して溶融はん
だとなったとき、溶融はんだは表面張力で楕円球状とな
って、絶縁層１４の表面から楕円球状の溶融はんだの一
部が突出して電極端子１８と接触するためである。尚、
図１０（ａ）に示す半導体素子用パッド２０ａは、図９
に示す工程において、金層２３を形成する電解金めっき
に代えて、電解はんだめっきによってはんだ層２５を形
成する他は、図９に示す工程と同様にして形成できる。
【００２５】これまで説明してきた図１〜図１０では、
銅板４０の一面側にシードレイヤ４２を形成してきた
が、図８に示す様に、半導体素子用パッド２０ａの表層
を金層２３によって形成されている場合には、銅板４０
をエッチングするエッチング液によって金層２３はエッ
チングされないため、シードレイヤ４２の形成を不要に
できる。一方、図１０（ａ）に示す様に、半導体素子用
パッド２０ａの表層をはんだ層２５によって形成されて
いる場合には、銅板４０をエッチングするエッチング液
によってはんだ層２５もエッチングされるが、そのエッ
チング速度が銅板４０のエッチング速度よりも著しく遅
く、実質的にはんだ層２５はエッチングされないため、
この場合も、シードレイヤ４２の形成を不要にできる。
また、半導体素子用パッド２０ａを銅層のみで形成する
場合でも、多層基板の製造工程の短縮を図るべく、図１
１に示す様に、シードレイヤ４２を省略して多層基板を
形成することができる。図１１に示す製造方法では、先
ず、金属板としての銅板４０の一面側に樹脂層４３を形
成する〔図１１（ａ）〕。この銅板４０の樹脂層４３を
形成する面は、図２に示す製造方法と同様に、平均粗さ
（Ｒａ）は０．１μｍ以下であることが好ましい。樹脂
４３の形成面の平均粗さ（Ｒａ）が０．１μｍを越える
場合、平均粗さ（Ｒａ）が０．１μｍ以下となるよう
に、銅板４０の樹脂層４３の形成面に研摩を施すことが
好ましい。この樹脂層４３は、銅板４０をエッチングす
るエッチング液にエッチングされない樹脂又は実質的に
エッチングされないエポキシ、ポリイミド、ポリフェニ
レンエーテル等の樹脂によって形成されている。
【００２６】銅板４０の一面側に形成した樹脂層４３の
所定個所には、図１１（ｂ）に示す様に、レーザ或いは
エッチングによって半導体素子用パッド２０ａ形成用の
凹部４５を形成する。この凹部４５には、銅板４０を給
電層として電解金めっきによって、銅板４０に接触する
金層２３を形成した後、電解銅めっきによって銅層２１
を形成することによって、二層構造の半導体素子用パッ
ド２０ａを形成できる［図１１（ｃ）］。次いで、樹脂
層４３の上面に、半導体素子用パッド２０ａを覆うよう
に樹脂層を積層する。この樹脂層４３の上面に積層する
樹脂は、図１１（ｄ）に示す様に、樹脂層４３を形成す
る樹脂と同一樹脂を用い、樹脂層４３と一体化された絶
縁層４５を形成する。かかる絶縁層４５には、ＹＡＧレ
ーザや炭酸ガスレーザ等のレーザ光によってヴィア形成
用の凹部３０を形成する。形成した凹部３０は、絶縁層
４５の表面に開口されていると共に、半導体素子用パッ
ド２０ａの面によって底面が形成された凹部であって、
開口面積が底面面積よりも大の円錐台状である〔図１１
（ｅ）〕。ここで、凹部３０をＹＡＧレーザ等のレーザ
光によって形成しているが、エッチングでも形成でき
る。尚、凹部３０は、絶縁層４５を感光性樹脂によって
形成してフォトリソ法によって形成してもよい。
【００２７】形成された凹部３０の内壁面を含む絶縁層
４５の全表面に、無電解銅めっき、スパッタ、或いは蒸
着によって薄膜状銅層４３ａを形成する〔図１１
（ｆ）〕。この薄膜状銅層４３ａの厚さは３０の内壁面
を形成する絶縁層４５の面に直接接触する厚さは０．１
μｍ程度である。更に、図３（ａ）に示す様に、薄膜状
銅層４３ａ上に形成したフォトレジスト層４４にパター
ニングを施し、ヴィアや導体配線を形成する部分の薄膜
状銅層４３ａを露出する。次いで、薄膜状銅層４３ａを
給電層とする電解めっきによって、薄膜状銅層４３ａが
露出する部分に所定厚さの銅層４６を形成してヴィア２
８や厚さ１０μｍ程度の導体配線を形成する。このヴィ
ア２８は、凹部３０の内壁面に沿って所定厚さの銅層４
６が形成された凹状ヴィアである。その後、フォトレジ
スト層４４を除去し、ヴィア２８と導体配線との間等の
シードレイヤ４２ａをエッチングして除去することによ
って、図１１（ｇ）に示す様に、絶縁層４５の表面にヴ
ィア２８、２８・・及び導体配線１２、１２・・を形成
できる。
【００２８】図１〜図１１に示す多層基板１０のヴィア
２８は、円錐台状の凹部３０の内壁面に沿って金属層が
所定厚さに形成されて成る凹状であるため、多層基板１
０の外部接続端子装着面の多少の凹凸が形成され易い。
かかる凹凸は、外部接続端子用パッド２４、２４・・に
装着される、外部接続端子としてのはんだボール２２、
２２・・が、半導体素子１６の電極端子１８よりも大き
いため、ある程度は吸収可能である。しかし、はんだボ
ール２２の小粒化が進展すると、外部接続端子装着面も
平坦性が要求される。この様に、外部接続端子装着面の
平坦性が要求される多層基板としては、図１２に示す多
層基板５０が好ましい。図１２に示す多層基板５０で
は、図１の多層基板１０と共通する構成部材は同一番号
を付けて詳細な説明を省略した。
【００２９】図１２に示す多層基板５０において、ヴィ
ア５２は、円錐台状の凹部３０内に銅が充填されて成る
円錐台状の中実体であり、ヴィア５２の端面を含む絶縁
層１４の凹部３０の開口面側に研摩が施されている点
が、図１の多層基板１０と相違する点である。この様
に、ヴィア５２の端面を含む絶縁層１４の凹部３０の開
口面側に研摩を施すことによって、多層基板５０の外部
接続端子装着面を、図１に示す多層基板１０の外部接続
端子装着面よりも平坦面に形成できる。このため、外部
接続端子用パッド２４、２４・・に装着するはんだボー
ル２２、２２・・の小粒化を更に図ることができる。図
１２に示す多層基板５０は図１３及び図１４に示す製造
方法によって形成できる。図１３に示す製造方法におい
ても、図２（ａ）〜（ｄ）に示す工程を採用し、ＹＡＧ
レーザ等のレーザ光を用いて絶縁層１４にヴィア形成用
の凹部３０を形成する〔図２（ｄ）〕。この凹部３０
は、絶縁層１４の外部接続端子装着面側に開口されてい
ると共に、半導体素子用パッド２０ａの面によって底面
が形成された、開口面積が底面面積よりも大となる円錐
台状である。
【００３０】かかる凹部３０の内壁面を含むて絶縁層１
４の表面には、図１３（ａ）に示す様に、薄膜状銅層５
４をスパッタ等によって形成し、この薄膜状銅層５４を
給電層として電解めっきによって、凹部３０を銅によっ
て充填し得る厚さの銅層５６を薄膜状銅層５４上に形成
する〔図１３（ｂ）〕。かかる銅層５６の上面には、凹
部３０に対応する位置に、小凹部５５が形成される。こ
のため、絶縁層１４の凹部３０の開口面側に研摩を施す
る。この研摩によって、銅層５６を除去すると共に、凹
部３０に銅が充填されて形成されたヴィア５２の端面も
研摩されるため、凹部３０の開口面側である絶縁層１４
の表面は平坦面に形成できる〔図１３（ｃ）〕。次い
で、研摩を施した絶縁層１４の研摩面に電解めっき、無
電解めっき、或いはスパッタ等によって所定厚さに形成
した銅層に、フォトリソ法等によってパッド２０及び導
体配線１２を形成した後〔図１３（ｄ）〕、図１３
（ａ）〜（ｄ）の工程を繰り返すことによって、半導体
素子搭載面を具備する半導体素子搭載層から外部接続端
子装着面を具備する外部接続端子装着層の方向に順次各
層を形成し、図１４に示す中間体５０ａを得ることがで
きる。
【００３１】得られた中間体５０ａには、図４に示す多
層基板１０ａと同様に、半導体素子搭載面に、シードレ
イヤ４２を介して銅板４０が接合されている。この銅板
４０は、中間体５０ａ等の補強板の役割を奏し、中間体
５０ａ等の搬送等の取扱を容易とすることができる。か
かる中間体５０ａの銅板４０をエッチングして除去する
際には、銅をエッチングするエッチング液によって銅板
４０をエッチングし、シードレイヤ４２を形成するクロ
ム（Ｃｒ）層４１〔図２（ａ）〕に銅板４０のエッチン
グが到達したとき、銅板４０のエッチングを終了する。
更に、クロム（Ｃｒ）層４１も、銅板４０のエッチング
が完了した後、クロム（Ｃｒ）をエッチングするが銅
（Ｃｕ）をエッチングしないエッチング液によってエッ
チングし、その後、シードレイヤ４２を形成する銅層４
１ｂもエッチングによって除去される。この様に、図１
４に示す多層基板５０ａの銅板４０及びシードレイヤ４
２を除去した後、半導体素子用パッド２０ａ及び外部接
続端子用パッド２４を除き半導体素子搭載面及び外部接
続端子装着面に、ソルダレジスト２６、２６を塗布する
ことによって、図１２に示す多層基板５０を得ることが
できる。
【００３２】以上、説明してきた図１〜図１４に示す多
層基板では、銅板４０を完全に除去しているが、図１５
に示す様に、銅板４０の多層基板１０の周縁に沿う部分
を残留することによって枠体４１が形成される。この枠
体４１は、多層基板１０の補強材として作用し、多層基
板１０の搬送等の取扱等の取扱性を向上できる。また、
金属製の枠体４１が、シードレイヤ４２を介して多層基
板１０に設けられているため、枠体４１とシードレイヤ
４２との間に、薄膜状の高誘電体皮膜を形成することに
よって薄膜コンデンサを形成することも可能であり、図
１６に示す様に、多層基板５０に薄膜コンデンサ５１を
作り込むことも可能である。図１６は、図１２に示す多
層基板５０であり、搭載する半導体素子１６の電極端子
１８の直近に薄膜コンデンサ５１を形成した例である。
この薄膜コンデンサ５１は、図１７（ａ）に示す様に、
銅板４０の一面側に形成されたシードレイヤ４２に形成
する。先ず、シードレイヤ４２の表面にスパッタで形成
した半導体素子用パッド２０ａの表面に、チタン酸スト
ロンチウム（ＳｒＴｉＯ3)やチタン酸バリウム（ＢａＴ
ｉＯ3)等の高誘電体材料から成る高誘電体層５３をスパ
ッタによって形成した後、この高誘電体層５３の表面に
スパッタで薄膜銅層５７を形成することにより、薄膜コ
ンデンサ５１を形成できる。次いで、薄膜コンデンサ５
１及び半導体素子用パッド２０ａが形成された銅板４０
には、図１３（ａ）〜（ｄ）の工程を繰り返すことによ
って図１７（ｂ）に示すヴィア５２等を形成できる。
【００３３】更に、図２〜図９、図１１、図１３〜図１
５、図１７には、銅板４０を用いていたが、銅板４０に
代えてアルミニウム製の金属板又はステンレス製の金属
板を使用できる。この様に、アルミニウム製又はステン
レス製の金属板を用いる場合にも、半導体素子用パッド
２０ａ等と金属板との密着性等を向上すべく金属板と半
導体素子用パッド２０ａ等との間にシールドレイヤ４２
を形成してもよい。ここで、半導体素子用パッド２０ａ
等を銅製とし、金属板をアルミニウム製とした場合、エ
ッチング液を選択することによって、銅から成る半導体
素子用パッド２０ａをエッチングすることなく金属板を
エッチングでき、シードレイヤ４２を不要とすることが
できる。尚、多層基板１０の搬送等の取扱性等を更に一
層向上せんとする場合には、図１に示す様に、多層基板
１０の周縁部に所定の強度を有する金属製の枠体１７を
別体に形成して接合してもよい。
【００３４】
【発明の効果】本発明によれば、多層基板の半導体素子
搭載面を可及的に平坦面とすることができ、搭載する半
導体素子の電極端子と多層基板の半導体素子用パッドと
を確実に接続することができる。また、コア基板を不要
とすることができ、更に薄い多層基板を形成できる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置用多層基板の一例を示
す部分断面図である。
【図２】図１に示す半導体装置用多層基板の製造工程を
示す工程図である。
【図３】図１に示す半導体装置用多層基板の製造工程の
一部について説明する説明図である。
【図４】図１に示す半導体装置用多層基板の中間体を示
す部分断面図である。
【図５】図３に示す半導体装置用多層基板の製造工程の
次の工程を説明するための工程図である。
【図６】図３に示す半導体装置用多層基板の製造工程の
一部についての他の方法を説明する説明図である。
【図７】図３に示す半導体装置用多層基板の製造工程の
一部についての他の方法を説明する説明図である。
【図８】図１に示す半導体装置用多層基板の他の例を示
す部分断面図である。
【図９】図８に示す半導体装置用多層基板の製造方法を
説明するための部分工程図である。
【図１０】図１に示す半導体装置用多層基板の他の例を
示す部分断面図である。
【図１１】図２に示す半導体装置用多層基板の製造方法
の他の例を説明するための工程図である。
【図１２】本発明に係る半導体装置用多層基板の他の例
を示す部分断面図である。
【図１３】図１２に示す半導体装置用多層基板の製造工
程を示す工程図である。
【図１４】図１２に示す半導体装置用多層基板の中間体
を示す部分断面図である。
【図１５】本発明に係る半導体装置用多層基板の他の例
を示す部分断面図である。
【図１６】薄膜コンデンサを作り込んだ半導体装置用多
層基板の一例を説明する部分断面図である。
【図１７】図１６に示す半導体装置用多層基板の製造方
法を説明する工程図である。
【図１８】従来の半導体装置用多層基板を示す部分断面
図である。
【図１９】図１８に示す従来の半導体装置用多層基板の
製造工程を示す工程図である。
【符号の説明】
１０、５０ 半導体装置用基板 １０ａ、５０ａ 中間体 １２ 導体配線 １４ 絶縁層 １６ 半導体素子 １８ 電極端子 ２０ パッド ２０ａ 半導体素子用パッド ２２ 外部接続端子 ２４ 外部接続端子用パッド ２６ ソルダレジスト ２８、５２ ヴィア ３０ 凹部 ４０ 金属板（銅板） ４１ａ クロム（Ｃｒ）層 ４１ｂ 銅（Ｃｕ）層 ４２、４２ａ シードレイヤ ４４ フォトレジスト層 ４６、４７ 銅層
フロントページの続き (72)発明者 松田 勇一 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Ｆターム(参考） 5E346 AA12 AA15 AA43 BB01 BB16 CC08 CC38 CC40 CC52 CC58 CC60 DD25 DD33 DD44 DD46 DD47 EE33 FF14 FF45 GG01 GG15 GG17 HH11 HH24 HH32

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 導体配線が絶縁層を介して多層に形成さ
    れて成る多層基板の一面側が、搭載される半導体素子の
    電極端子と接続される半導体素子用パッドが形成された
    半導体素子搭載面であり、且つ前記多層基板の他面側
    が、外部接続端子用パッドが形成された外部接続端子装
    着面である半導体装置用多層基板において、 該絶縁層の両面に形成された導体配線及び／又はパッド
    を電気的に接続するヴィアが、前記絶縁層を貫通して形
    成され、且つ前記絶縁層の外部接続端子装着面側に開口
    されていると共に、前記絶縁層の半導体素子搭載面側に
    形成された導体配線又はパッドの外部接端子装着面側の
    内面に底面が形成された、開口面積が底面面積よりも大
    となる円錐台状の凹部に形成されていることを特徴とす
    る半導体装置用多層基板。
  2. 【請求項２】 半導体素子搭載面の周縁部に金属枠体が
    装着されている請求項１記載の半導体装置用多層基板。
  3. 【請求項３】 ヴィアが、絶縁層に形成された円錐台状
    の凹部の内壁面に沿って凹状に形成された金属層から成
    る請求項１又は請求項２記載の半導体装置用多層基板。
  4. 【請求項４】 ヴィアが、絶縁層に形成された円錐台状
    の凹部内に、円錐台状に充填された金属から成り、前記
    ヴィアの端面を含む絶縁層の開口面側が平坦面に形成さ
    れている請求項１又は請求項２記載の半導体装置用多層
    基板。
  5. 【請求項５】 半導体素子用パッドが、少なくとも二層
    のめっき金属層によって形成され、搭載される半導体素
    子の電極端子と当接するめっき金属層が、貴金属から成
    る請求項１〜４のいずれか一項記載の半導体装置用多層
    基板。
  6. 【請求項６】 半導体素子用パッドが、少なくとも二層
    のめっき金属層によって形成され、搭載される半導体素
    子の電極端子と当接するめっき金属層が、前記半導体素
    子の電極端子と半導体素子用パッドとを電気的に接続す
    るリフロー工程において溶融する低融点金属から成る請
    求項１〜４のいずれか一項記載の半導体装置用多層基
    板。
  7. 【請求項７】 導体配線が絶縁層を介して多層に形成さ
    れて成る多層基板の一面側が、搭載される半導体素子の
    電極端子と接続される半導体素子用パッドが形成された
    半導体素子搭載面であり、且つ前記多層基板の他面側
    が、外部接続端子用パッドが形成された外部接続端子装
    着面である半導体装置用多層基板を製造する際に、 該半導体素子用パッドが形成される半導体素子搭載面側
    から前記外部接続端子用パッドが形成される外部接続端
    子装着面側に順次導体配線及び絶縁層を形成すると共
    に、 前記導体配線及び絶縁層を順次形成する際に、前記絶縁
    層の半導体素子搭載面側に形成する導体配線及び／又は
    パッドと、前記絶縁層の外部接続端子装着面側に形成す
    る導体配線及び／又はパッドとを、前記絶縁層を貫通し
    て電気的に接続するヴィアを、前記絶縁層の外部接続端
    子装着面側に開口され、且つ前記絶縁層の半導体素子搭
    載面側に形成された導体配線及び／又はパッドの外部端
    子接続装着面側の内面が底面に露出する、開口面積が底
    面面積よりも大の円錐台状の凹部に形成することを特徴
    とする半導体装置用多層基板の製造方法。
  8. 【請求項８】 半導体素子用パッドを覆う絶縁層を金属
    板の一面側に形成した後、 前記絶縁層の表面に開口され、且つ前記半導体素子用パ
    ッドが底面に露出された、開口面積が底面面積よりも大
    の円錐台状の凹部にヴィアを形成すると共に、前記凹部
    の周縁部を形成する絶縁層の表面に所定の導体配線及び
    ／又はパッドを形成し、 次いで、外部接続端子装着層を形成した後、前記金属板
    をエッチングして除去することによって半導体素子搭載
    用層を形成する請求項７記載の半導体装置用多層基板の
    製造方法。
  9. 【請求項９】 金属板の一面側に、前記金属板をエッチ
    ングするエッチング液によって実質的にエッチングされ
    ない金属から成る金属層を形成した後、 前記金属層上に形成した半導体素子用パッドを覆う絶縁
    層の表面に開口され、且つ前記半導体素子用パッドが底
    面に露出された、開口面積が底面面積よりも大の円錐台
    状の凹部にヴィアを形成すると共に、前記凹部の周縁部
    を形成する絶縁層の表面に所定の導体配線及び／又はパ
    ッドを形成し、 次いで、外部接続端子装着層を形成した後、前記金属板
    及び金属層をエッチングして除去することによって半導
    体素子搭載用層を形成する請求項７記載の半導体装置用
    多層基板の製造方法。
  10. 【請求項１０】 金属板の一面側に、前記金属板をエッ
    チングするエッチング液によって実質的にエッチングさ
    れない樹脂から成る樹脂層を形成した後、 前記金属板上に形成した半導体素子用パッドを覆う樹脂
    層の表面に開口され、且つ前記半導体素子用パッドが底
    面に露出された、開口面積が底面面積よりも大の円錐台
    状の凹部にヴィアを形成すると共に、前記凹部の周縁部
    を形成する樹脂層の表面に所定の導体配線及び／又はパ
    ッドを形成し、 次いで、外部接続端子装着層を形成した後、前記金属板
    をエッチングして除去することによって半導体素子搭載
    用層を形成する請求項７記載の半導体装置用多層基板の
    製造方法。
  11. 【請求項１１】 金属板をエッチングして除去する際
    に、半導体素子搭載面の周縁部に金属枠体が形成される
    ように、前記金属板をエッチングする請求項７〜１０の
    いずれか一項記載の半導体装置用多層基板の製造方法。
  12. 【請求項１２】 ヴィアを形成する際に、絶縁層に形成
    した円錐台状の凹部の内壁面に沿って凹状の金属層を電
    解めっきによって形成する請求項７〜１１のいずれか一
    項記載の半導体装置用多層基板の製造方法。
  13. 【請求項１３】 ヴィアを形成する際に、絶縁層に形成
    した円錐台状の凹部に円錐台状のヴィアを電解めっきに
    よって金属を充填して形成した後、前記円錐台状のヴィ
    アの端面を含む絶縁層の開口面側を平坦面に研摩する請
    求項７〜１１のいずれか一項記載の半導体装置用多層基
    板の製造方法。
  14. 【請求項１４】 半導体素子用パッドを、少なくとも二
    層のめっき金属層によって形成し、その際に、搭載する
    半導体素子の電極端子と当接するめっき金属層を貴金属
    めっきによって形成する請求項７〜１３のいずれか一項
    記載の半導体装置用多層基板の製造方法。
  15. 【請求項１５】 半導体素子用パッドを、少なくとも二
    層のめっき金属層によって形成し、その際に、搭載する
    半導体素子の電極端子と当接するめっき金属層を、前記
    半導体素子の電極端子と半導体素子用パッドとを電気的
    に接続するリフロー工程において溶融する低融点金属に
    よって形成する請求項７〜１３のいずれか一項記載の半
    導体装置用多層基板の製造方法。
JP37098499A 1999-03-11 1999-12-27 半導体装置用多層基板及びその製造方法 Expired - Lifetime JP3635219B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP37098499A JP3635219B2 (ja) 1999-03-11 1999-12-27 半導体装置用多層基板及びその製造方法
US09/523,149 US6418615B1 (en) 1999-03-11 2000-03-10 Method of making multilayered substrate for semiconductor device
US09/815,047 US6441314B2 (en) 1999-03-11 2001-03-23 Multilayered substrate for semiconductor device
US10/207,259 US6931724B2 (en) 1999-03-11 2002-07-30 Insulated multilayered substrate having connecting leads for mounting a semiconductor element thereon
US10/920,270 US7763809B2 (en) 1999-03-11 2004-08-18 Multilayered substrate for semiconductor device and method of manufacturing same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-64248 1999-03-11
JP6424899 1999-03-11
JP37098499A JP3635219B2 (ja) 1999-03-11 1999-12-27 半導体装置用多層基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000323613A true JP2000323613A (ja) 2000-11-24
JP3635219B2 JP3635219B2 (ja) 2005-04-06

Family

ID=26405372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37098499A Expired - Lifetime JP3635219B2 (ja) 1999-03-11 1999-12-27 半導体装置用多層基板及びその製造方法

Country Status (2)

Country Link
US (4) US6418615B1 (ja)
JP (1) JP3635219B2 (ja)

Cited By (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261447A (ja) * 2001-03-02 2002-09-13 Hitachi Chem Co Ltd 配線板とその製造方法とその配線板を用いた半導体搭載用基板とその製造方法と半導体パッケージ並びにその製造方法
JP2004006989A (ja) * 2000-06-30 2004-01-08 Nec Corp 半導体パッケージ基板の製造方法及び半導体装置の製造方法
JP2004111544A (ja) * 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd 多層配線基板
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2004186223A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US6759739B2 (en) 2001-10-31 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayered substrate for semiconductor device
JP2004221618A (ja) * 2004-04-21 2004-08-05 Nec Corp 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
US6861757B2 (en) 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
JP2005243990A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005243986A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005302943A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板
JP2005302969A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板
JP2005302968A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板
US7019404B2 (en) 2002-01-24 2006-03-28 Shinko Electric Industries Co., Ltd. Multilayered circuit substrate, semiconductor device and method of producing same
US7060604B2 (en) 2002-09-17 2006-06-13 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of producing same
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
US7222421B2 (en) 2004-01-19 2007-05-29 Shinko Electric Industries Co., Ltd. Circuit substrate manufacturing method
WO2007072872A1 (ja) 2005-12-21 2007-06-28 Ibiden Co., Ltd. プリント配線板の製造方法
US7285856B2 (en) 2003-05-30 2007-10-23 Shinko Electric Industries Co., Ltd. Package for semiconductor devices
JP2008193121A (ja) * 2008-04-24 2008-08-21 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
US7474538B2 (en) 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
EP2066160A2 (en) 2007-11-29 2009-06-03 Shinko Electric Industries Co., Ltd. Wiring board and electronic component device
KR100919797B1 (ko) * 2001-12-26 2009-10-01 신꼬오덴기 고교 가부시키가이샤 반도체 장치용 패키지 및 그의 제조 방법과 반도체 장치
JP2009231792A (ja) * 2008-03-24 2009-10-08 Samsung Electro-Mechanics Co Ltd 多層基板の製造方法及び多層基板
JP2009231635A (ja) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置及びその製造方法
US7649749B2 (en) 2006-07-14 2010-01-19 Nec Electronics Corporation Wiring substrate, semiconductor device, and method of manufacturing the same
US7745736B2 (en) 2005-02-07 2010-06-29 Nec Electronics Corporation Interconnecting substrate and semiconductor device
KR101005504B1 (ko) 2002-09-17 2011-01-04 신꼬오덴기 고교 가부시키가이샤 배선 기판의 제조 방법
US7882626B2 (en) 2008-02-29 2011-02-08 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board having a semiconductor thereon
US7915088B2 (en) 2007-04-13 2011-03-29 Shinko Electric Industries Co., Ltd. Wiring board manufacturing method, semiconductor device manufacturing method and wiring board
US7937828B2 (en) 2005-08-26 2011-05-10 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board
US7985663B2 (en) 2008-05-27 2011-07-26 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
JP2011166177A (ja) * 2011-05-30 2011-08-25 Shinko Electric Ind Co Ltd 配線基板
US8027169B2 (en) 2005-11-02 2011-09-27 Ibiden Co., Ltd. Multilayer printed wiring board for semiconductor devices and method for manufacturing the board
US8039756B2 (en) 2005-10-12 2011-10-18 Nec Corporation Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same
CN101399248B (zh) * 2007-09-27 2011-12-28 新光电气工业株式会社 配线基板及其制造的方法
US8108993B2 (en) 2008-03-24 2012-02-07 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate, and method of manufacturing semiconductor device
US8119930B2 (en) 2007-11-14 2012-02-21 Shinko Electric Industries Co., Ltd. Wiring board and method for manufacturing the same
US8119929B2 (en) 2007-11-08 2012-02-21 Shinko Electric Industries Co., Ltd. Wiring board and method for manufacturing the same
US8143531B2 (en) 2007-12-05 2012-03-27 Shinko Electric Industries Co., Ltd. Electronic component mounting package
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8225502B2 (en) 2007-04-17 2012-07-24 Shinko Electric Industries Co., Ltd. Wiring board manufacturing method
JP2012146793A (ja) * 2011-01-11 2012-08-02 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8237056B2 (en) 2008-11-12 2012-08-07 Ibiden Co., Ltd. Printed wiring board having a stiffener
US8379401B2 (en) 2007-08-24 2013-02-19 Shinko Electric Industries Co., Ltd. Wiring board, method of manufacturing the same, and semiconductor device having wiring board
US8410375B2 (en) 2007-10-05 2013-04-02 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
US8487192B2 (en) 2009-12-10 2013-07-16 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8502398B2 (en) 2007-10-05 2013-08-06 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor apparatus and method of manufacturing them
US8609997B2 (en) 2009-07-06 2013-12-17 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate
US8609998B2 (en) 2009-01-15 2013-12-17 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
US8686300B2 (en) 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8959758B2 (en) 2011-03-26 2015-02-24 Fujitsu Limited Method of manufacturing circuit board, method of manufacturing electronic device, and electronic device
US9236334B2 (en) 2011-03-04 2016-01-12 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing wiring substrates
JP2016046519A (ja) * 2014-08-19 2016-04-04 インテル コーポレイション コアレスパッケージの両面ソルダーレジスト層、及び埋込インターコネクトブリッジを有するパッケージ、並びにそれらの製造方法
US9554456B2 (en) 2012-12-28 2017-01-24 Hitachi Chemical Company, Ltd. Layered body with support substrate, method for fabricating same, and method for fabricating multi-layer wiring substrate
US10194525B2 (en) 2012-09-26 2019-01-29 Hitachi Chemical Company, Ltd. Multilayer wiring board, and method for manufacturing multilayer wiring board
US11083086B2 (en) 2018-02-07 2021-08-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US11304307B2 (en) 2019-07-30 2022-04-12 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
WO2022244266A1 (ja) * 2021-05-21 2022-11-24 昭和電工マテリアルズ株式会社 半導体装置の製造方法、及び、半導体装置

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884944B1 (en) * 1998-01-14 2005-04-26 Mitsui Mining & Smelting Co., Ltd. Multi-layer printed wiring boards having blind vias
EP1843649A3 (en) * 1998-09-03 2007-10-31 Ibiden Co., Ltd. Multilayered printed circuit board and manufacturing method therefor
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6762921B1 (en) * 1999-05-13 2004-07-13 Ibiden Co., Ltd. Multilayer printed-circuit board and method of manufacture
JP3450238B2 (ja) 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
GB2385465A (en) * 1999-11-04 2003-08-20 Nec Corp Flip-chip stress aborbing layers and connections
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
JP2002026515A (ja) * 2000-07-07 2002-01-25 Toshiba Corp プリント配線板およびその製造方法
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100882663B1 (ko) * 2001-03-14 2009-02-06 이비덴 가부시키가이샤 다층 프린트 배선판
JP3530149B2 (ja) * 2001-05-21 2004-05-24 新光電気工業株式会社 配線基板の製造方法及び半導体装置
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
US6988312B2 (en) * 2001-10-31 2006-01-24 Shinko Electric Industries Co., Ltd. Method for producing multilayer circuit board for semiconductor device
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
US6622380B1 (en) * 2002-02-12 2003-09-23 Micron Technology, Inc. Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards
US20030178388A1 (en) * 2002-03-22 2003-09-25 Phillips Kenneth L. Inverted micro-vias
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
JP3591524B2 (ja) * 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects
JP3910907B2 (ja) 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
US20040079643A1 (en) * 2002-10-29 2004-04-29 Noritaka Ban Method for manufacturing wiring substrates
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
WO2004055110A1 (ja) * 2002-12-13 2004-07-01 Kaneka Corporation 熱可塑性ポリイミド樹脂フィルム、積層体およびそれからなるプリント配線板の製造方法
US6806563B2 (en) * 2003-03-20 2004-10-19 International Business Machines Corporation Composite capacitor and stiffener for chip carrier
US7265300B2 (en) 2003-03-21 2007-09-04 Commscope Solutions Properties, Llc Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes
TWI221667B (en) * 2003-05-29 2004-10-01 Advanced Semiconductor Eng Substrate and process for fabricating the same
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP2005026316A (ja) * 2003-06-30 2005-01-27 Tohoku Pioneer Corp プリント基板及び電子機器
DE10334575B4 (de) * 2003-07-28 2007-10-04 Infineon Technologies Ag Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
US20050121769A1 (en) * 2003-12-05 2005-06-09 Watts Nicholas R. Stacked integrated circuit packages and methods of making the packages
JP3855992B2 (ja) * 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005183720A (ja) * 2003-12-19 2005-07-07 Brother Ind Ltd 素子実装基板の製造方法及びプリント基板
US7342181B2 (en) * 2004-03-12 2008-03-11 Commscope Inc. Of North Carolina Maximizing capacitance per unit area while minimizing signal transmission delay in PCB
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
US7190594B2 (en) * 2004-05-14 2007-03-13 Commscope Solutions Properties, Llc Next high frequency improvement by using frequency dependent effective capacitance
US7980900B2 (en) * 2004-05-14 2011-07-19 Commscope, Inc. Of North Carolina Next high frequency improvement by using frequency dependent effective capacitance
EP1775761A4 (en) * 2004-07-06 2007-08-29 Tokyo Electron Ltd SUBSTRATE AND INTERMEDIATE AND METHOD FOR PRODUCING A SUBSTRATE
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
TWI315657B (en) * 2005-06-07 2009-10-01 Phoenix Prec Technology Corp Reverse build-up structure of circuit board
US7838779B2 (en) * 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8227703B2 (en) * 2007-04-03 2012-07-24 Sumitomo Bakelite Company, Ltd. Multilayered circuit board and semiconductor device
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US7918018B2 (en) * 2007-06-12 2011-04-05 Texas Instruments Incorporated Method of fabricating a semiconductor device
TWI360205B (en) * 2007-06-20 2012-03-11 Princo Corp Multi-layer substrate and manufacture method there
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
KR100929839B1 (ko) * 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법
JP5306634B2 (ja) * 2007-11-22 2013-10-02 新光電気工業株式会社 配線基板及び半導体装置及び配線基板の製造方法
KR20090056077A (ko) * 2007-11-29 2009-06-03 엘지전자 주식회사 인쇄회로기판과 그 제조방법 및 인쇄회로기판 제조용 패널
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US9460951B2 (en) * 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
US20090189296A1 (en) * 2008-01-30 2009-07-30 Chipmos Technologies Inc. Flip chip quad flat non-leaded package structure and manufacturing method thereof and chip package structure
KR100924559B1 (ko) * 2008-03-07 2009-11-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
JP5284147B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板
JP5284146B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板、及びその製造方法
JP5281346B2 (ja) * 2008-09-18 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
JP5313626B2 (ja) * 2008-10-27 2013-10-09 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
KR101022903B1 (ko) * 2008-11-26 2011-03-16 삼성전기주식회사 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR101025520B1 (ko) * 2008-11-26 2011-04-04 삼성전기주식회사 다층 인쇄회로기판 제조방법
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US8047879B2 (en) * 2009-01-26 2011-11-01 Commscope, Inc. Of North Carolina Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor
KR101042060B1 (ko) 2009-05-27 2011-06-16 주식회사 코리아써키트 회로기판의 제조방법
JP5231340B2 (ja) * 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
KR101067199B1 (ko) * 2009-07-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20110114372A1 (en) * 2009-10-30 2011-05-19 Ibiden Co., Ltd. Printed wiring board
KR101203965B1 (ko) * 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP2011204765A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置の製造方法及び半導体装置
TWI495051B (zh) * 2011-07-08 2015-08-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
TWI492680B (zh) * 2011-08-05 2015-07-11 Unimicron Technology Corp 嵌埋有中介層之封裝基板及其製法
TW201352078A (zh) * 2012-06-05 2013-12-16 Hon Hai Prec Ind Co Ltd 印刷電路板
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263376B2 (en) * 2013-04-15 2016-02-16 Intel Deutschland Gmbh Chip interposer, semiconductor device, and method for manufacturing a semiconductor device
JP2015082645A (ja) * 2013-10-24 2015-04-27 イビデン株式会社 フレックスリジッド配線板及びフレックスリジッド配線板の製造方法
TWI525769B (zh) * 2013-11-27 2016-03-11 矽品精密工業股份有限公司 封裝基板及其製法
US9693455B1 (en) * 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
JP2015195305A (ja) * 2014-03-31 2015-11-05 イビデン株式会社 導体ポストを有するプリント配線板の製造方法ならびに導体ポストを有するプリント配線板
KR102268781B1 (ko) * 2014-11-12 2021-06-28 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR20160127226A (ko) * 2015-04-23 2016-11-03 에스케이하이닉스 주식회사 지지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법
US10440836B2 (en) * 2016-04-26 2019-10-08 Kinsus Interconnect Technology Corp. Double layer circuit board
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
JP7085328B2 (ja) * 2017-09-29 2022-06-16 日東電工株式会社 配線回路基板、その製造方法および撮像装置
US11081392B2 (en) * 2018-09-28 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for stacked semiconductor devices
TWI692846B (zh) * 2019-03-21 2020-05-01 旭德科技股份有限公司 散熱基板及其製作方法
CN110112126A (zh) * 2019-05-16 2019-08-09 深圳市兆驰节能照明股份有限公司 显示器件和显示模组及其制造方法
JP2021036554A (ja) * 2019-08-30 2021-03-04 イビデン株式会社 プリント配線板の製造方法
US11195788B2 (en) * 2019-10-18 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid dielectric scheme in packages
KR20220014075A (ko) * 2020-07-28 2022-02-04 삼성전자주식회사 반도체 패키지

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
US4902610A (en) * 1985-08-02 1990-02-20 Shipley Company Inc. Method for manufacture of multilayer circuit board
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
US5344893A (en) * 1991-07-23 1994-09-06 Ibiden Co., Ltd. Epoxy/amino powder resin adhesive for printed circuit board
CA2074648C (en) * 1991-07-26 1999-02-23 Hisashi Ishida Polyimide multilayer wiring substrate and method for manufacturing the same
CA2083072C (en) * 1991-11-21 1998-02-03 Shinichi Hasegawa Method for manufacturing polyimide multilayer wiring substrate
JPH05259639A (ja) 1992-03-13 1993-10-08 Toshiba Corp プリント配線板の製造方法
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
US5519177A (en) * 1993-05-19 1996-05-21 Ibiden Co., Ltd. Adhesives, adhesive layers for electroless plating and printed circuit boards
JP3360882B2 (ja) 1993-06-30 2003-01-07 株式会社ニデック レンズメ−タ
JP3632981B2 (ja) * 1993-08-16 2005-03-30 株式会社東芝 多層配線基板および多層配線装置の製造方法
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
TW323432B (ja) * 1995-04-28 1997-12-21 Victor Company Of Japan
US5765279A (en) * 1995-05-22 1998-06-16 Fujitsu Limited Methods of manufacturing power supply distribution structures for multichip modules
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
US6217987B1 (en) * 1996-11-20 2001-04-17 Ibiden Co. Ltd. Solder resist composition and printed circuit boards
KR100452255B1 (ko) * 1997-04-15 2004-10-12 이비덴 가부시키가이샤 무전해 도금용 접착제, 무전해 도금용 접착제 조제용의 원료조성물 및 프린트 배선판
KR100448561B1 (ko) * 1997-04-15 2004-09-13 이비덴 가부시키가이샤 무전해 도금용 접착제, 무전해 도금용 접착제 조제용의 원료조성물 및 프린트 배선판
US6049122A (en) * 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6274821B1 (en) * 1998-09-16 2001-08-14 Denso Corporation Shock-resistive printed circuit board and electronic device including the same
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2000277912A (ja) * 1999-03-29 2000-10-06 Clover Denshi Kogyo Kk 多層プリント配線基板の製造方法
JP2001015930A (ja) * 1999-06-30 2001-01-19 Kyocera Corp 多層配線基板およびその製造方法
JP2001068802A (ja) * 1999-08-31 2001-03-16 Kyocera Corp 配線基板用絶縁シートおよびそれを用いた配線基板の製造方法

Cited By (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006989A (ja) * 2000-06-30 2004-01-08 Nec Corp 半導体パッケージ基板の製造方法及び半導体装置の製造方法
JP2002261447A (ja) * 2001-03-02 2002-09-13 Hitachi Chem Co Ltd 配線板とその製造方法とその配線板を用いた半導体搭載用基板とその製造方法と半導体パッケージ並びにその製造方法
US6861757B2 (en) 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US7164198B2 (en) * 2001-10-31 2007-01-16 Shinko Electric Industres, Co., Ltd. Multilayered substrate for semiconductor device
US6759739B2 (en) 2001-10-31 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayered substrate for semiconductor device
US7196426B2 (en) 2001-10-31 2007-03-27 Shinko Electric Industries Co., Ltd. Multilayered substrate for semiconductor device
KR100919797B1 (ko) * 2001-12-26 2009-10-01 신꼬오덴기 고교 가부시키가이샤 반도체 장치용 패키지 및 그의 제조 방법과 반도체 장치
US7019404B2 (en) 2002-01-24 2006-03-28 Shinko Electric Industries Co., Ltd. Multilayered circuit substrate, semiconductor device and method of producing same
US7250355B2 (en) 2002-01-24 2007-07-31 Shinko Electric Industries Co., Ltd. Multilayered circuit substrate, semiconductor device and method of producing same
US7474538B2 (en) 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
US7233066B2 (en) 2002-09-17 2007-06-19 Nec Electronics Corporation Multilayer wiring substrate, and method of producing same
KR101005504B1 (ko) 2002-09-17 2011-01-04 신꼬오덴기 고교 가부시키가이샤 배선 기판의 제조 방법
US7060604B2 (en) 2002-09-17 2006-06-13 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of producing same
JP2004111544A (ja) * 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd 多層配線基板
JP2004186223A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US7696617B2 (en) 2003-05-30 2010-04-13 Shinko Electric Industries Co., Ltd. Package for semiconductor devices
US7285856B2 (en) 2003-05-30 2007-10-23 Shinko Electric Industries Co., Ltd. Package for semiconductor devices
US7222421B2 (en) 2004-01-19 2007-05-29 Shinko Electric Industries Co., Ltd. Circuit substrate manufacturing method
US7716826B2 (en) 2004-01-19 2010-05-18 Shinko Electric Industries Co., Ltd. Circuit substrate manufacturing method
JP4549692B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP4549693B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP2005243986A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005243990A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005302943A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板
JP2005302969A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板
JP2005302968A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板
JP2004221618A (ja) * 2004-04-21 2004-08-05 Nec Corp 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
US7745736B2 (en) 2005-02-07 2010-06-29 Nec Electronics Corporation Interconnecting substrate and semiconductor device
US7937828B2 (en) 2005-08-26 2011-05-10 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board
US8039756B2 (en) 2005-10-12 2011-10-18 Nec Corporation Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same
US7880295B2 (en) 2005-10-12 2011-02-01 Nec Corporation Wiring board, semiconductor device in which wiring board is used, and method for manufacturing the same
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
US7791186B2 (en) 2005-10-12 2010-09-07 Nec Corporation Wiring board, semiconductor device in which wiring board is used, and method for manufacturing the same
US8624121B2 (en) 2005-11-02 2014-01-07 Ibiden Co., Ltd. Multilayer printed wiring board for semiconductor devices and method for manufacturing the board
US8027169B2 (en) 2005-11-02 2011-09-27 Ibiden Co., Ltd. Multilayer printed wiring board for semiconductor devices and method for manufacturing the board
US8085546B2 (en) 2005-11-02 2011-12-27 Ibiden Co., Ltd. Multilayer printed wiring board for semiconductor devices and method for manufacturing the board
US7736457B2 (en) 2005-12-21 2010-06-15 Ibiden Co., Ltd. Printed wiring board manufacturing method
WO2007072872A1 (ja) 2005-12-21 2007-06-28 Ibiden Co., Ltd. プリント配線板の製造方法
US7701726B2 (en) 2006-07-14 2010-04-20 Nec Electronics Corporation Method of manufacturing a wiring substrate and semiconductor device
US7649749B2 (en) 2006-07-14 2010-01-19 Nec Electronics Corporation Wiring substrate, semiconductor device, and method of manufacturing the same
US7915088B2 (en) 2007-04-13 2011-03-29 Shinko Electric Industries Co., Ltd. Wiring board manufacturing method, semiconductor device manufacturing method and wiring board
US8237270B2 (en) 2007-04-13 2012-08-07 Shinko Electric Industries Co., Ltd. Wiring board manufacturing method, semiconductor device manufacturing method and wiring board
US8225502B2 (en) 2007-04-17 2012-07-24 Shinko Electric Industries Co., Ltd. Wiring board manufacturing method
US8379401B2 (en) 2007-08-24 2013-02-19 Shinko Electric Industries Co., Ltd. Wiring board, method of manufacturing the same, and semiconductor device having wiring board
CN101399248B (zh) * 2007-09-27 2011-12-28 新光电气工业株式会社 配线基板及其制造的方法
US8779602B2 (en) 2007-10-05 2014-07-15 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor apparatus and method of manufacturing them
US8410375B2 (en) 2007-10-05 2013-04-02 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
TWI469287B (zh) * 2007-10-05 2015-01-11 Shinko Electric Ind Co 佈線板及其製造方法
US8502398B2 (en) 2007-10-05 2013-08-06 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor apparatus and method of manufacturing them
US8119929B2 (en) 2007-11-08 2012-02-21 Shinko Electric Industries Co., Ltd. Wiring board and method for manufacturing the same
US8119930B2 (en) 2007-11-14 2012-02-21 Shinko Electric Industries Co., Ltd. Wiring board and method for manufacturing the same
EP2066160A2 (en) 2007-11-29 2009-06-03 Shinko Electric Industries Co., Ltd. Wiring board and electronic component device
US8334461B2 (en) 2007-11-29 2012-12-18 Shinko Electric Industries Co., Ltd. Wiring board and electronic component device
US8143531B2 (en) 2007-12-05 2012-03-27 Shinko Electric Industries Co., Ltd. Electronic component mounting package
US7882626B2 (en) 2008-02-29 2011-02-08 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board having a semiconductor thereon
US8051559B2 (en) 2008-03-24 2011-11-08 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a multi-layer board
US8108993B2 (en) 2008-03-24 2012-02-07 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate, and method of manufacturing semiconductor device
JP2009231792A (ja) * 2008-03-24 2009-10-08 Samsung Electro-Mechanics Co Ltd 多層基板の製造方法及び多層基板
JP2009231635A (ja) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置及びその製造方法
JP2008193121A (ja) * 2008-04-24 2008-08-21 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
US7985663B2 (en) 2008-05-27 2011-07-26 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
US8237056B2 (en) 2008-11-12 2012-08-07 Ibiden Co., Ltd. Printed wiring board having a stiffener
US9021692B2 (en) 2008-12-24 2015-05-05 Ibiden Co., Ltd. Method for manufacturing a printed wiring board
US8686300B2 (en) 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US9363891B2 (en) 2008-12-24 2016-06-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8418360B2 (en) 2008-12-29 2013-04-16 Ibiden Co., Ld. Method for manufacturing a printed wiring board
US8609998B2 (en) 2009-01-15 2013-12-17 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
US8609997B2 (en) 2009-07-06 2013-12-17 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate
US8487192B2 (en) 2009-12-10 2013-07-16 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2012146793A (ja) * 2011-01-11 2012-08-02 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US9236334B2 (en) 2011-03-04 2016-01-12 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing wiring substrates
US8959758B2 (en) 2011-03-26 2015-02-24 Fujitsu Limited Method of manufacturing circuit board, method of manufacturing electronic device, and electronic device
US9386700B2 (en) 2011-03-26 2016-07-05 Fujitsu Limited Method of manufacturing circuit board, method of manufacturing electronic device, and electronic device
JP2011166177A (ja) * 2011-05-30 2011-08-25 Shinko Electric Ind Co Ltd 配線基板
US10194525B2 (en) 2012-09-26 2019-01-29 Hitachi Chemical Company, Ltd. Multilayer wiring board, and method for manufacturing multilayer wiring board
US9554456B2 (en) 2012-12-28 2017-01-24 Hitachi Chemical Company, Ltd. Layered body with support substrate, method for fabricating same, and method for fabricating multi-layer wiring substrate
JP2016046519A (ja) * 2014-08-19 2016-04-04 インテル コーポレイション コアレスパッケージの両面ソルダーレジスト層、及び埋込インターコネクトブリッジを有するパッケージ、並びにそれらの製造方法
US10629469B2 (en) 2014-08-19 2020-04-21 Intel Corporation Solder resist layers for coreless packages and methods of fabrication
US11443970B2 (en) 2014-08-19 2022-09-13 Intel Corporation Methods of forming a package substrate
US11083086B2 (en) 2018-02-07 2021-08-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US11304307B2 (en) 2019-07-30 2022-04-12 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
WO2022244266A1 (ja) * 2021-05-21 2022-11-24 昭和電工マテリアルズ株式会社 半導体装置の製造方法、及び、半導体装置

Also Published As

Publication number Publication date
US20020195272A1 (en) 2002-12-26
US20050017271A1 (en) 2005-01-27
US6441314B2 (en) 2002-08-27
US20010013425A1 (en) 2001-08-16
US7763809B2 (en) 2010-07-27
US6418615B1 (en) 2002-07-16
JP3635219B2 (ja) 2005-04-06
US6931724B2 (en) 2005-08-23

Similar Documents

Publication Publication Date Title
JP3635219B2 (ja) 半導体装置用多層基板及びその製造方法
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5101169B2 (ja) 配線基板とその製造方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US7696007B2 (en) Semiconductor package board using a metal base
US10892216B2 (en) Wiring substrate and semiconductor device
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20030011070A1 (en) Semiconductor package, method of manufacturing the same, and semiconductor device
JP2007109825A (ja) 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
JP2017112209A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4170266B2 (ja) 配線基板の製造方法
JP2002043752A (ja) 配線基板，多層配線基板およびそれらの製造方法
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
JP4549692B2 (ja) 配線基板の製造方法
JP4445778B2 (ja) 配線基板の製造方法
JP2001024090A (ja) パッケージ基板
US20230300990A1 (en) Component-containing substrate
JP2004200608A (ja) プリント配線基板およびその製造方法
JP3883497B2 (ja) 半導体パッケージの製造方法
JP2001223315A (ja) パッケージ基板
JP6223858B2 (ja) 配線基板及び配線基板の製造方法
JP4097364B2 (ja) パッケージ基板
JP5511922B2 (ja) 配線基板とその製造方法
JPH11145622A (ja) 多層配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040608

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040728

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041228

R150 Certificate of patent or registration of utility model

Ref document number: 3635219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 9

EXPY Cancellation because of completion of term