TWI469287B - 佈線板及其製造方法 - Google Patents

佈線板及其製造方法 Download PDF

Info

Publication number
TWI469287B
TWI469287B TW97138058A TW97138058A TWI469287B TW I469287 B TWI469287 B TW I469287B TW 97138058 A TW97138058 A TW 97138058A TW 97138058 A TW97138058 A TW 97138058A TW I469287 B TWI469287 B TW I469287B
Authority
TW
Taiwan
Prior art keywords
wiring
wiring board
reinforcing member
reinforcing
forming
Prior art date
Application number
TW97138058A
Other languages
English (en)
Other versions
TW200919671A (en
Inventor
Matsushita Yoshitaka
Oshima Kazuhiro
Horiuchi Akio
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200919671A publication Critical patent/TW200919671A/zh
Application granted granted Critical
Publication of TWI469287B publication Critical patent/TWI469287B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

佈線板及其製造方法
本揭露係有關於一種佈線板及一種製造該佈線板之方法。更特別地，本揭露係有關於一種佈線板，其中在一藉由在一支撐物上堆疊一佈線層及一絕緣層及然後移除該支撐物所形成之佈線構件上提供一強化構件，以及有關於一種製造該佈線板之方法。
在用於半導體封裝體中之佈線板方面，已使用一種具有一佈線層及一絕緣層之增層佈線板，其中該佈線層及該絕緣層係堆疊在一芯板之上下兩個表面上，以便增加佈線圖案之密度。
然而，已提高所要提供之半導體晶片的密度之增加。對於一增層佈線板，已有進一步增加佈線圖案之密度及進一步減少佈線板之厚度的需求。為了符合該需求，已發展專利文件1所述之一種增層佈線板(一種無芯板)。
在該無芯板中，在一支撐物上堆疊預定數目之佈線層及絕緣層以及然後移除該支撐物。因此，不同於一相關技藝增層佈線板之處在於：該芯板係不存在的及可達成該佈線板之厚度的減少。此外，該佈線層係形成於一平坦支撐物上。因此，可提高製造準確性及亦可達成佈線圖案之密度的增加。
圖1A顯示一由該製造方法所製造之佈線板(用以做為一半導體封裝體)的一實施例。圖1A所示之一佈線板100具有一種結構，其中堆疊一佈線層102及一絕緣層103，以形成一佈線構件101，以及在該佈線構件101之上部上形成一上電極墊107及在該佈線構件101之下部上形成一下電極墊108。此外，在該上電極墊107上形成一焊料凸塊110，以及從一在該佈線構件101之下表面上所形成之防焊膜109暴露該下電極墊108。
在已完全移除該支撐物之佈線板100中，該芯板係不存在的。因此，可達成厚度減少之需求。然而，該佈線板本身具有小的機械強度。於是，會有下面問題：在如圖1B所示施加外力之情況中，容易使該佈線板100變形。使用玻璃環氧樹脂之一般佈線板中，已提出在一佈線板上形成一由密封樹脂所構成之框狀強化構件及藉此增加該佈線板之機械強度。更特別地，沿著該佈線板之一安裝有一像半導體晶片之電子元件的側之周圍來形成該框狀強化構件(專利文件2)。
[專利文件1]日本專利未審查申請案公告第2000-323613號刊物。
[專利文件2]日本專利未審查申請案公告第2000-243867號刊物。
因為可由一使用金屬模具之模具輕易且便宜地形成該強化構件，所以如上述由該樹脂形成該強化構件之方法係有效的。在一相關技藝框狀強化構件中，提高設置有該強化構件之部分的機械強度。然而，會有下面問題：在中間部分中所形成之開口中施加外力之情況中，在該佈線板上仍然會產生變形。
本發明之示範性具體例提供一種佈線板，該佈線板使用樹脂做為一強化構件及能可靠地防止基板之變形，以及提供一種製造該佈線板之方法。
依據本發明之第一態樣，一種佈線板包括：
一佈線構件，具有佈線層及絕緣層，該等佈線層包括一在該佈線構件之第一表面上所形成之第一連接電極及一在該佈線構件之第二表面上所形成之第二連接電極；
一外部連接端，形成於該第二連接電極上；以及
一第一強化構件，由一樹脂所形成且形成於該佈線構件之除了包括該外部連接端的該第二連接電極之外的整個第二表面上。
再者，依據本發明之另一態樣，一種佈線板包括：
一佈線構件，具有佈線層及絕緣層，該等佈線層包括一在該佈線構件之第一表面上所形成之第一連接電極及一在該佈線構件之第二表面上所形成之第二連接電極；
一外部連接端，形成於該第二連接電極上；以及
一第一強化構件，由一樹脂所形成且形成於該佈線構件之包括該外部連接端與該第二連接電極之接合位置及除了該外部連接端之外的整個第二表面上。
此外，在本發明中，亦可使用一種結構，其中在該第二表面上提供一電子組件及以該第一強化構件密封該電子組件。
再者，在本發明中，亦可使用一種結構，其中在除了該第一連接電極之外的該第一表面上形成一由樹脂所構成之第二強化構件。
依據本發明之另一態樣，一種佈線板之製造方法包括下列步驟：
形成一具有佈線層及絕緣層之佈線構件，該等佈線層包括一在該佈線構件之第一表面上所形成之第一連接電極及一在該佈線構件之第二表面上所形成之第二連接電極；
形成一外部連接端於該第二連接電極上；以及
藉由成型一樹脂，以形成一第一強化構件於該佈線構件之包括該外部連接端與該第二連接電極之接合位置之除了該外部連接端之外的整個第二表面上。
依據本發明之另一態樣，一種佈線板之製造方法包括下列步驟：
形成一具有佈線層及絕緣層之佈線構件，該等佈線層包括一在該佈線構件之第一表面上所形成之第一連接電極及一在該佈線構件之第二表面上所形成之第二連接電極；
藉由成型一樹脂，以形成一第一強化構件於該佈線構件之除了該第二連接電極之外的整個第二表面上；以及
在形成該第一強化構件後，形成一外部連接端於該第二連接電極上。
此外，在本發明中，可以進一步提供下列步驟：提供一電子組件於該佈線構件之第二表面上，其中當成型該第一強化構件時，以該第一強化構件密封該電子組件。
再者，在本發明中，當要成型該第一強化構件時，可以在除了該第一連接電極之外的該第一表面上同時成型一第二強化構件。
此外，在本發明中，可以進一步提供下列步驟：在形成該第一強化構件後，一起切割該佈線構件與該第一強化構件，以獲得一佈線板。
再者，在本發明中，可以形成具有大於該佈線構件之形狀的該第一強化構件，以及可以進一步提供下列步驟：在形成該第一強化構件後，切割該第一強化構件，以獲得一佈線板。
依據本發明，在該佈線構件之幾乎整個第二表面上成型該第一強化構件。因此，相較於一相關技藝框狀強化構件，可更可靠地防止在該佈線構件之幾乎整個表面上產生變形。因而，可提高該佈線板之可靠性。
此外，當在該佈線構件之幾乎整個第二表面上形成該第一強化構件時，此形成包含在該第二表面之第二連接電極上所提供之該端。因此，亦可經由該第一強化構固定該端。
可以從下面詳細敘述、所附圖式及申請專利範圍明顯易知其它特徵及優點。
接下來，將參考圖式以描述用以實施本發明之最佳模式。
圖2係典型地顯示依據本發明之第一具體例的一佈線板1A之視圖。依據該具體例之佈線板1A大體上係由一佈線構件30、一第一強化構件50及一第二強化構件51所構成。該佈線構件30具有一種結構，其中如下面在用以製造該佈線板1A之方法中所詳述，堆疊絕緣層及佈線層(見圖5C)。
在該佈線構件30之一表面30a上配置一連接至一第一佈線層18(做為一第一連接端C1)(在敘述中亦稱為一連接墊18)之焊料凸塊29。此外，在該佈線構件30之背面上形成一防焊膜22，以及在該防焊膜22上提供一開口部22X，在該開口部22X中放置一做為一第二連接端C2之第四佈線層18c(該第二連接電極)。
藉由使用一焊料45，將一接腳40接合至該第四佈線層18c。該接腳40做為該佈線板1A之一外部連接端。
該第一及第二強化構件50及51做為該佈線構件30之強化構件(加強件)。如下面所述，藉由使用一金屬模具19A，以成型該第一及第二強化構件50及51。此外，可施加一為塑膠封裝材料之環氧基樹脂(例如，一用以做為一半導體裝置之密封材料的環氧樹脂)，以成為一用以形成該第一及第二強化構件50及51之成型樹脂。在此情況中，可藉由調整像二氧化矽之填充物的含量，以調節該第一及第二強化構件50及51之強度。期望該填充物之含量應該設定為例如85至90wt%。
該第二強化構件51係形成於該佈線構件30之表面30a(第一表面)上。該第二強化構件51具有一在其中間部分上所形成之開口部51X。該連接墊18(該第一連接電極)係構成定位在該開口部51X中。如圖式中之單點鏈線所示，在該開口部51X中安裝一像半導體晶片之電子元件12。為了連接該電子元件12至該連接墊18(該焊料凸塊29)，在該第二強化構件51上形成該開口部51X。
在此情況中，可使用一種結構，其中該第二強化構件51離該佈線構件30之表面30a的高度係設定為等於在該佈線構件30上之安裝狀態中該電子元件12之背面離該佈線構件30之表面30a的高度。藉由該結構，該電子元件12之背面係與該第二強化構件51之表面齊平。例如，該第二強化構件51離該佈線構件30之表面30a的高度為1mm，該佈線構件30之高度為0.7mm，以及該第一強化構件50離該佈線構件30之背面30b的高度為0.3mm。如果必需提供一用以冷卻該電子元件12之散熱片，則可輕易實施該散熱鰭片與該電子元件12間之熱連接。
另一方面，該第一強化構件50係形成於該佈線構件30之背面30b(第二表面)上。該第一強化構件50係形成於該佈線構件30之整個背面30b上。特別地，在該具體例中，在該開口部22X中配置該第一強化構件50。於是，該第一強化構件50係形成於該背面30b上，以包括該第四佈線層18c與該接腳40之接合位置。
將考量具有該結構之佈線板1A的機械強度。
該第二強化構件51係形成於該佈線構件30之表面30a上。結果，可提高該佈線構件30之機械強度。然而，如以上所述，必需在該第二強化構件51上形成該開口部51X，以便安裝該電子元件12。於是，儘管有一種在該佈線構件30之表面30a上簡單地只提供該第二強化構件51的強化結構，會減少該第二強化構件51之機械強度，以致於無法獲得充分強度。
因此，在該具體例中，使用一種結構，其中在該佈線構件30之整個背面30b上形成該第一強化構件50。因而，藉由形成該第一強化構件50及該第二強化構件51，以在其間插入該佈線構件30，可增加該佈線板1A之機械強度。
在此情況中，相應於在該佈線構件30上所產生之翹曲的程度，可適當地設定該第一強化構件50及該第二強化構件51之厚度。例如，亦可設定該第一強化構件50及該第二強化構件51成具有相等厚度。
此外，亦在相對於該第二強化構件51上所形成之開口部51X的位置中形成該第一強化構件50。因此，可由該第一強化構件50更大大地增加該佈線構件30中之相對於該開口部51X的部分之機械強度。結果，增加在該佈線構件30之整個部分上的機械強度。於是，可防止因外力之施加而在該佈線板1A中所產生之變形。
再者，在該具體例中，該第一強化構件50亦進入該防焊膜22之開口部22X，以致於該接腳40與該第四佈線層18c間之接合位置亦覆蓋有該第一強化構件50。基於此理由，亦由該第一強化構件50強化該接腳40與該第四佈線層18c間之接合位置，以致於可增加該接腳40對該第四佈線層18c之接合強度。
接下來，將描述製造該佈線板1A之方法。圖3A至7C係用以說明製造依據本發明之第一具體例的佈線板1A之方法的視圖。
如圖3A所示，為了製造該佈線板1A，先準備一支撐物10。在該具體例中，使用一銅箔做為該支撐物10。該銅箔之厚度為例如35至100μm。如圖3B所示，在該支撐物10上形成一光阻膜16。例如，可使用乾膜光阻作為該光阻膜16。
接下來，如圖3C所示，對該光阻膜16實施一圖案化處理及在一預定部分(對應於下面所述之形成連接墊18的位置之位置)上形成一開口部16X。亦可在採用乾膜光阻的形狀之光阻膜16上事先形成該開口部16X及在該支撐物10上配置上面形成有該開口部16X之該光阻膜16。
然後，如圖4A所示，由使用該支撐物10做為一電鍍饋電層之電解電鍍在該支撐物10上形成做為第一佈線層之該連接墊18。該連接墊18係提供於該光阻膜16上所形成之開口部16X中及係由一墊表面電鍍層25及一墊本體26所構成。
該墊表面電鍍層25具有一種提供一金膜、一鈀膜及一鎳膜之結構。於是，為了形成該連接墊18，先電鍍該金膜、該鈀膜及該鎳膜，以便形成該墊表面電鍍層25，以及隨後經由電鍍在該墊表面電鍍層25上形成由銅所構成之該墊本體26。
因此，當形成該連接墊18時，接著如圖4B所示移除該光阻膜16。該連接墊18做為一連接至一電子元件12之第一連接端C1。
隨後，如圖4C所示，在該支撐物10上形成一用以覆蓋該連接墊18之第一絕緣層20。就該第一絕緣層20之材料而言，使用一像環氧基樹脂或聚亞醯胺基樹脂之樹脂材料。當做形成該第一絕緣層20之方法的一實施例，在該支撐物10上提供一樹脂膜及然後施壓該樹脂膜，以及以130至150℃之溫度熱處理及硬化該樹脂膜，使得可獲得該第一絕緣層20。
之後，如圖4D所示，藉由使用一雷射加工法，以暴露該連接墊18之方式在該支撐物10上所形成之第一絕緣層20上提供一第一介層孔20X。可以藉由經微影技術圖案化一感光樹脂膜來形成該第一絕緣層20，或者可使用一種經網印技術圖案化一設有開口部之樹脂膜的方法。
接下來，如圖4E所示，在該支撐物10上形成一經由該第一介層孔20X連接至該連接墊18(構成該第一佈線層)之第二佈線層18a。該第二佈線層18a係由Cu(銅)所構成及形成於該第一絕緣層20上。該第二佈線層18a係藉由例如一半加法所形成。
將提供詳細敘述。由一非電解電鍍或濺鍍法在該第一介層孔20X中及該第一絕緣層20上先形成一銅種子層(未顯示)及然後形成一包括對應於該第二佈線層18a之開口部的光阻膜(未顯示)。接下來，由使用該銅種子層做為一電鍍饋電層之電解電鍍在該光阻膜之開口部上形成一銅層圖案(未顯示)。
隨後，移除該光阻膜及然後藉由使用該銅層圖案做為一罩幕來蝕刻該銅種子層。因此，獲得該第二佈線層18a。除了該半加成法之外，該第二佈線層18a之形成方法還可使用像一減成法之各種佈線形成方法。
接著，如圖5A所示，重複相同製程。結果，在該支撐物10上形成一覆蓋該第二佈線層18a之第二絕緣層20a及然後在該第二絕緣層20a(其提供於該第二佈線層18a上)的部分中形成一第二介層孔20Y。再者，經由該第二介層孔20Y在該支撐物10之第二絕緣層20a上形成一連接至該第二佈線層18a之第三佈線層18b。
再者，在該支撐物10上形成一覆蓋該第三佈線層18b之第三絕緣層20b及然後在該第三絕緣層20b(其提供於該第三佈線層18b上)的部分中形成一第三介層孔20Z。此外，在該支撐物10之第三絕緣層20b上形成一經由該第三介層孔20Z連接至該第三佈線層18b之第四佈線層18c。
隨後，在該支撐物10之第四佈線層18c上形成一上面提供有開口22X之防焊膜22。結果，在該防焊膜22之開口部22X中所暴露之第四佈線層18c做為一第二連接端C2。
此外，如下面所述，在該佈線構件30中之提供有該第四佈線層18c之側的表面上形成一第一強化構件50。該第一強化構件50做為該防焊膜22。因此，亦可省略該防焊膜22之形成。
如需要的話，亦可在該防焊膜22之開口部22X中的第四佈線層18c上形成一像鎳/金電鍍層之接觸層。
因此，在該支撐物10上所提供之連接墊18(該第一連接端C1)上形成一預定增層佈線層。雖然在該實施例中形成四層增層佈線層(第一至第四佈線層18至18c)，但是可以形成n(n係1或更大之整數)層增層佈線層。
接下來，如圖5B所示，移除該支撐物10。可藉由使用一氯化鐵溶液、氯化銅溶液或一過硫酸銨溶液之濕式蝕刻來移除該支撐物10。在此情況中，該連接墊18之最上表面部分形成有該墊表面電鍍層25。因此，可相對於該第一佈線層18及該第一絕緣層20選擇性地蝕刻及移除該支撐物10。結果，從該第一絕緣層20暴露做為該第一連接端C1之連接墊18，使得形成具有下面結構之佈線構件30：堆疊該等佈線層18、18a、18b及18c以及該等絕緣層20、20a及20b。
接下來，在該具體例中，如圖5C所示，在該連接墊18上形成一焊料凸塊29(一接合金屬)。藉由將一焊料印刷在從該第一絕緣層20所暴露之連接墊18上及使經歷該焊料印刷之佈線構件30附著至一迴焊爐(reflow furnace)，藉此實施一迴焊處理，以獲得該焊料凸塊29。亦可在下面所述在該佈線構件30上提供該等強化構件50及51後形成該焊料凸塊29。
隨後，藉由使用一焊料45，將該接腳40接合至該第四佈線層18c。結果，形成該佈線構件30，其中在圖6A所示之連接墊18上提供焊料凸塊29及在該第四佈線層18c上提供該接腳40。在該支撐物10係一多孔基板的情況中，加入在對應於該個別佈線板1A之區域中切割該佈線構件30之步驟，藉此在圖5B或5C所示之步驟結束後，將該佈線板1A切割成數片。
圖6A係簡單顯示該佈線構件30之視圖。在圖6A後之每一圖式中，為了方便說明，在圖6A中簡單顯示該佈線構件30。
接著，對圖6A所示之佈線構件30實施成型第一強化構件50及第二強化構件51之步驟。為了成型該第一及第二強化構件50及51，如圖6B所示，使該佈線構件30附著至一金屬模具19A。
該金屬模具19A係由一上模19a及一下模19b所構成。在該上模19a及該下模19b之內側上形成對應於所要成型之第一及第二強化構件50及51之形狀的模穴19g及19h。此外，在該上模19a及該下模19b之預定位置中形成一屏障部19d，以及在該下模19b上形成一用以插入在該佈線構件30之背面30b上所提供之接腳40的接腳插入凹部19e。
並且，在該上模19a及該下模19b之內壁(該等模穴19g及19h之內壁)上提供一離型膜62。該離型膜62係提供用以防止一成型樹脂60與該上模19a及該下模19b之內壁直接接觸。
對於該離型膜62，選擇一種對金屬模具之加熱溫度具有抗熱性且可容易從該上模19a及該下模19b之內壁剝離以及具有容易隨著該等模穴19g及19h的形狀變形之彈性及可伸展性的材料。更特別地，例如，該離型膜62可使用PTFE、ETFE、PET及FEP膜、氟浸滲玻璃布、聚丙烯膜及聚偏二氯乙烯。該離型膜62可以具有這樣可自動地被供給至該金屬模具19A之結構。
在使該佈線構件30附著至該金屬模具19A之狀態中，該屏障部19d鄰接該佈線構件30之表面30a及背面30b的預定位置。該接腳40衝破該離型膜62及因而插入該接腳插入凹部19e。
在該具體例中，該屏障部19d鄰接該佈線構件30之表面30a及背面30b。於是，從該金屬模具19A暴露一側面30c。此外，該屏障部19d之一部分係提供用以包圍該焊料凸塊29。因此，可防止該焊料凸塊29被該成型樹脂60密封。
再者，該接腳40衝破該離型膜62及因而插入該接腳插入凹部19e。然而，該離型膜62維持對該接腳40之黏附狀態。因此，可防止該成型樹脂60進入該接腳插入凹部19e。在圖式之右端的該佈線構件30與該金屬模具19A間形成一用以注入該成型樹脂60至該等模穴19g及19h中之樹脂注入部19c。
當使該佈線構件30附著至該金屬模具19A時，如圖6C所示，從一樹脂供給裝置(未顯示)經由該樹脂注入部19c注入該成型樹脂60至該金屬模具19A中。
如以上所述，該上模19a設有用以阻擋該成型樹脂60之行進的屏障部19d，以便包圍形成該焊料凸塊29之區域。因此，可防止該焊料凸塊29被該成型樹脂60密封。結果，在該佈線構件30之表面30a上成型具有包圍該焊料凸塊29之開口部51X的第二強化構件51。
另一方面，在該下模19b上所形成之屏障部19d鄰接在該佈線構件30之外周圍上的背面30b。結果，將從該樹脂注入部19c所注入之成型樹脂60供應至該佈線構件30之整個背面30b。因此，該第一強化構件50係成型以覆蓋該整個背面30b(包括該第二連接端C2與該接腳40之接合位置)。
圖7A顯示在該金屬模具19A中成型該第一強化構件50及該第二強化構件51之狀態。因此，當成型該第一及第二強化構件50及51時，從該金屬模具19A釋放成型有該等強化構件50及51之佈線構件30。圖7B顯示從該金屬模具19A取出之佈線構件30。隨後，在一對應於該佈線板1A之形狀的預定切割位置(圖中之A1-A2所示)中實施用以切割該佈線構件30及該等強化構件50及51之處理。結果，製造圖7C所示之佈線板1A。
如以上所述，依據該具體例之製造方法，可同時成型該第一及第二強化構件50及51。因此，可如上所述輕易製造具有增加機械強度的佈線板1A。此外，亦在設有該接腳40之佈線構件30中，在該下模19b上形成該接腳插入凹部19e及提供該離型膜62，以及再者，實施一樹脂成型處理。結果，可防止該成型樹脂60進入該接腳插入凹部19e，因而沒有必要維護(諸如，該接腳插入凹部19e之清潔)。此外，當成型該第一及第二強化構件50及51時，可防止該成型樹脂60黏附至該接腳40。
接下來，將描述依據本發明之第二具體例的一佈線板及一製造該佈線板之方法。圖8A係顯示依據該第二具體例之一佈線板1B的剖面圖及圖9係用以說明製造該佈線板1B之方法的視圖。在下面敘述中所使用之圖8A至29B所示之結構中，對應於圖2至7C所示之結構(依據該第一具體例之結構)的結構具有相同元件符號及將省略其敘述。
依據該第二具體例之佈線板1B的基本結構係幾乎相同於參考圖2至7C所述之依據第一具體例的佈線板1A之基本結構。然而，依據該具體例之佈線板1B的特徵在於：在一佈線構件32之背面30b上提供一電子組件及以一第一強化構件50密封該電子組件。
在該具體例中，將描述一實施例，其中使用一晶片電容器70做為一電子組件。該電子組件並非侷限於該晶片電容器，而是亦可提供像電阻器或電感器之另一電子組件。
藉由使用一焊料45，將該晶片電容器70接合至一第四佈線層18c。亦在該具體例中，在該整個背面30b上成型該第一強化構件50。然而，在該成型狀態中，將該晶片電容器70埋入該第一強化構件50。藉由該結構，可提高與該晶片電容器70之絕緣特性及可增加一所謂晶片集成板(chip integrated board)之可靠性。
為了製造具有該結構之依據該第二具體例的佈線板1B，如圖9A所示，藉由使用該焊料45，在該佈線板32之背面30b上事先提供該晶片電容器70。該晶片電容器70係一小尺寸晶片型組件。因此，縱使在該佈線構件32之背面30b上提供該晶片電容器70，沒有大大地從該背面30b突出。
圖9B顯示使上面提供有該晶片電容器70之佈線構件32附著至該金屬模具19A之狀態。在此狀態中，該晶片電容器70係位於下側之一模穴19h中及在該模穴19h之內壁與該晶片電容器70間形成間隙。
因此，當使該佈線構件32附著至該金屬模具19A時，實施相同於參考圖6C及7所述之用以注入該成型樹脂60至該金屬模具19A中之處理，使得成型該第一及第二強化構件50及51。結果，製造圖8A所示之佈線板1B。因此，亦在該佈線構件32上提供該晶片電容器70之結構中，可由相同於該第一具體例之成型方法製造該佈線板1B。
提供該晶片電容器70之位置並非侷限於該佈線構件32之背面30b，而是如圖8B所示，亦可在該佈線構件32之表面30a上配置該晶片電容器70。為了製造具有該結構之佈線板，如圖9C所示，最好在該佈線構件32之表面30a及背面30b的佈線層之預定位置中事先配置該等晶片電容器70。然後，如圖9D所示，使設有該等晶片電容器70之佈線構件32附著至該金屬模具19A，以及成型該第一及第二強化構件50及51，以便覆蓋(密封)該晶片電容器70。
接下來，將描述依據本發明之第三具體例的一佈線板及一製造該佈線板之方法。圖10係顯示依據該第三具體例之一佈線板1C的剖面圖，以及圖11及12係用以說明製造該佈線板1C之方法的視圖。
依據該第三具體例之佈線板1C亦具有相同於參考圖2至7C所述之依據該第一具體例的佈線板1A之基本結構。然而，依據該第三具體例之佈線板1C的特徵在於：在相對於一佈線構件30之側面30c的位置中提供一第三強化構件52。
依據該第一及第二具體例之佈線板1A及1B具有下面結構：在該等佈線板30及32之表面30a上形成該第二強化構件51，在該背面30b上形成該第一強化構件50，以及暴露該側面30c。然而，儘管有彼此分離之該第一強化構件50及該第二強化構件51的結構，在需要較大機械強度之情況中可能無法提供充分強度。
另一方面，依據該具體例之佈線板1C具有一種結構，其中亦在一佈線構件30之側面30c上形成一第三強化構件52及經由該第三強化構件52整合地連接一第一強化構件50及一第二強化構件51。結果，除了相對於該開口部51X的區域之外，以該第一至第三強化構件50-52密封該佈線構件30。因此，可更大地增加該佈線板1C之機械強化。
隨後，將描述一製造具有該結構之依據該第三具體例的佈線板1C之方法。該佈線構件30之製程係相同於該第一具體例中之製程(圖3A至5C所示之步驟)。因此，在下面敘述中，將只描述相對於該佈線構件30成型該第一至第三強化構件50-52之步驟。
圖11A顯示使該佈線構件30附著至一金屬模具19B之狀態。不同於圖6B所示之金屬模具19A，在該具體例中所使用之金屬模具19B係構成用以完全容納該佈線構件30於模穴19g及19h中。更特別地，該實施例之特徵在於：在使該佈線構件30附著至該金屬模具19B之狀態中，該佈線構件30之側面30c係構成沒有暴露至該金屬模具19B之外部。
因此，當使該佈線構件30附著至該金屬模具19B時，如圖11B所示，從一樹脂注入部19c注入一成型樹脂60至該金屬模具19B中。結果，如圖12A所示，在相對於該佈線構件30之表面30a的位置中形成一第二強化構件51及在相對於一背面30b之位置中形成一第一強化構件50，以及此外，在相對於該側面30c之位置中形成一第三強化構件52。隨後，如圖12B所示，從該金屬模具19B取出上面形成有該等強化構件50、51及52之佈線構件30及在一對應於該佈線板1C之形狀的預定切割位置(圖式中之A1-A2所示)中實施該強化構件之切割處理。結果，製造該佈線板1C。
接下來，將描述依據本發明之第四具體例的一佈線板及一製造該佈線板之方法。圖13係顯示依據該第四具體例之一佈線板1D的剖面圖及圖14係用以說明製造該佈線板1D之方法的視圖。
依據該第四具體例之佈線板1D的基本結構係相同於參考圖8A所述之依據第二具體例的佈線板1B之基本結構。然而，依據該具體例之佈線板1D的特徵在於：在一佈線構件32之側面30c上提供一第三強化構件52。因此，亦在該佈線構件32上提供有一晶片電容器70之佈線板1D中，可在該側面30c上提供該第三強化構件52，使得可更大地增加機械強度。
在該等佈線板1B至1D中之每一佈線板中，在相對於該背面30b之位置中的整個表面上形成該第一強化構件50。結果，在相對於該開口部51X之位置中增加強度及以相同於依據該第一具體例之佈線板1A的方式強化該第四佈線層18c與該接腳40彼此接合之接合位置。
接下來，將描述依據本發明之第五具體例的一佈線板及一製造該佈線板之方法。圖15係顯示該第五具體例之一佈線板1E的剖面圖，以及圖17A至18C係用以說明製造該佈線板1E之方法的視圖。
依據該第一至第四具體例之佈線板1A至1D具有下面結構：在該等佈線構件30及32之整個背面30b上形成該第一強化構件50及因而由該第一強化構件50強化該第四佈線層18c與該接腳40之接合位置。另一方面，依據該具體例之佈線板1E的特徵在於：除了在一佈線構件30之背面30b上形成一像焊墊之第四佈線層18c做為一第二連接端的位置之外，在整個表面上形成一第一強化構件50。
更特別地，在該佈線構件30之背面上形成一防焊膜22及在該防焊膜22之相對於該第四佈線層18c之位置中形成一開口部22X。於是，該第四佈線層18c係構成經由該防焊膜22而暴露至外部。該第一強化構件50係形成於該防焊膜22之不包括該開口部22X的整個表面上。結果，在該具體例中，該第四佈線層18c係構成經由該開口部22X及一在該第一強化構件50上所形成之開口部50X而暴露至外部。
在形成如上所構成之第一強化構件50的情況中，該第一強化構件50沒有形成於該開口部50X及該開口部22X中。因此，可對該第四佈線層18c配置一具有任意結構之外部連接端。
在圖15所示之依據該第五具體例的佈線板1E中，藉由使用一焊料45將一接腳40接合至做為一第二連接端之該第四佈線層18c。另一方面，在圖16A及16B所示之依據第六具體例的一佈線板1F中，將一由焊球所形成之球形端41接合至一第四佈線層18c。因此，藉由使用一第一強化構件50而沒有覆蓋該第四佈線層18c之結構，可增加一連接至該第四佈線層18c之外部連接端的選擇之自由度。
此外，藉由使用依據該具體例之結構，在該第一強化構件50上必需形成一開口部50X。然而，不同於該第二強化構件51中之在形成焊料凸塊29之區域的整個表面上所形成之開口部51X，彼此隔開地形成具有小直徑之複數個開口部50X。因此，除了提供該第四佈線層18c(該等開口部22X及50X)的區域之外，在整個背面30b上形成該第一強化構件50。因而，可維持用以提高一佈線構件30之機械強度的功能。因此，依據該等具體例之佈線板1E及1F，可增加該等佈線板1E及1F之強度，同時提高對一外部連接端之選擇的自由度。
在圖15所示之依據該第五具體例的佈線板1E中，在該第四佈線層18c上提供該接腳40。此外，在圖16A所示之依據該第六具體例的佈線板1F中，在該第四佈線層18c上提供該球形端41。然而，不需要提供該接腳40及該球形端41，而是亦可直接使用該第四佈線層18c做為一外部連接端。
接下來，將描述一製造具有該結構之依據該第五具體例的佈線板1E之方法。亦在該具體例中，用以製造該佈線板30之製程係相同於該第一具體例之製程(圖3A至5C所示之步驟)。因此，在下面敘述中，將只說明相對於該佈線板30成型該第一及第二強化構件50及51之步驟。
圖17A顯示依據該具體例之製造方法所使用之佈線構件30。如圖17A所示，在該佈線構件30上沒有提供一像該接腳40或該球形端41之外部連接端，而是從在一防焊膜22上所形成之一開口部22X暴露該第四佈線層18c。
如下面所述，在該佈線構件30中之形成有該第四佈線層18c的表面上形成該第一強化構件50。該第一強化構件50做為該防焊膜22。因此，亦可省略該防焊膜22之供應。
圖17B顯示使該佈線構件30附著至該金屬模具19A之狀態。不同於圖6B所示之金屬模具19A，該具體例所使用之金屬模具19A不設有該接腳插入凹部19e，而是形成一鄰接該第四佈線層18c之突出部19f。該突出部19f用以防止所注入之成型樹脂60黏附至該第四佈線層18c。該第四佈線層18c係提供成例如像一圓形焊墊。
因此，當使該佈線構件30附著至該金屬模具19A時，如圖17C所示，從一樹脂注入部19c注入該成型樹脂60至該金屬模具19A中。結果，如圖18A所示，在該佈線構件30之表面30a上形成該第二強化構件51及在除了形成該第四佈線層18c之位置之外的該背面30b上形成該第一強化構件50。
隨後，如圖18B所示，從該金屬模具19A取出設有該第一及第二強化構件50及51之佈線構件30，以及在一對應於該佈線板1E之形狀的預定切割位置(圖式中之A1-A2所示)中實施一切割處理。結果，如圖18C所示，製造一佈線板。在該佈線板上提供該接腳40，以便製造圖15所示之佈線板1E。此外，提供該球形端41，以便製造圖16A所示之佈線板1F。
接下來，將描述依據本發明之第七具體例的一佈線板及一製造該佈線板之方法。圖19係顯示依據該第七具體例之一佈線板1G的剖面圖及圖20係用以說明製造該佈線板1G之方法的視圖。
依據該第七具體例之佈線板1G的基本結構係幾乎相同於參考圖15至18C所述之依據第五及第六具體例的佈線板1E及1F之每一佈線板的基本結構。然而，依據該具體例之佈線板1G的特徵在於：在一佈線構件32之背面30b上提供一晶片電容器70(一電子組件)及以一第一強化構件50密封該晶片電容器70。
藉由使用該焊料45將該晶片電容器70接合至該第四佈線層18c。此外，亦在該具體例中，在該佈線構件32之除了形成該第四佈線層18c的位置之外的整個背面30b上成型該第一強化構件50。在該成型狀態中，將該晶片電容器70埋入該第一強化構件50。因此，依據該具體例，可提高與該晶片電容器70之絕緣特性，使得可增加一所謂晶片集成板之可靠性。
為了製造具有該結構之依據該第七具體例的佈線板1G，如圖20所示，使上面提供有該晶片電容器70之佈線構件32附著至一金屬模具19A。在此狀態中，該晶片電容器70係位於下側之一模穴19h中及在該模穴19h之內壁與該電容器70間形成間隙。再者，一在一下模19b上所形成之突出部19f係設置成一鄰接狀態於該佈線構件30之第四佈線層18c上。
因此，當使該佈線構件32附著至該金屬模具19A時，實施圖17C、18A及18B之處理，以便製造圖19所示之佈線板1G。因而，縱使在該佈線構件32上提供該晶片電容器70，可由相同於該第五及第六具體例之成型方法製造該佈線板1G。
接下來，將描述依據本發明之第八具體例的一佈線板及一製造該佈線板之方法。圖21係顯示依據該第八具體例之一佈線板1H的剖面圖及圖22A至23B係用以說明製造該佈線板1H之方法的視圖。
依據該第八具體例之佈線板1H亦具有幾乎相同於參考圖15至18C所述之依據該第五及第六具體例的佈線板1E及1F之每一佈線板的基本結構。然而，依據該具體例之佈線板1H的特徵在於：在相對於該佈線構件30之側面30c的位置中提供一第三強化構件52。結果，使該佈線構件30處於下面狀態：除了相對於開口部50X及51X的區域之外，以第一至第三強化構件50-52的密封該佈線構件30。因此，可更大地提高該佈線板1H之機械強化。
接下來，將描述製造具有該結構之依據該第八具體例的佈線板1H之方法。用以製造該佈線構件30之製程係相同於該第一具體例中之製程(圖3A至5C所示之步驟)。因此，亦在該具體例之敘述中，將只說明相對於該佈線構件30成型該第一至第三強化構件50-52之步驟。
圖22A顯示在依據該具體例之製造方法中所使用之佈線構件30。如圖22A所示，該佈線構件30不設有一像接腳40或球形端41之外部連接端，以及從一在一防焊膜22上所形成之開口部22X暴露該第四佈線層18c。
圖22B顯示使該佈線構件30附著至一金屬模具19B之狀態。不同於圖17B所示之金屬模具19A，在該具體例中所使用之金屬模具19B係構成用以完全容納該佈線構件30於模穴19g及19h中。更特別地，在該具體例中，在使該佈線構件30附著至該金屬模具19B之狀態中，該佈線構件30之側面30c沒有暴露至該金屬模具19B之外部。
因此，當使該佈線構件30附著至該金屬模具19B時，如圖22C所示，從一樹脂注入部19c注入一成型樹脂60至該金屬模具19B中。結果，如圖23A所示，在相對於該佈線構件30之表面30a的位置中形成一第二強化構件51及在相對於一背面30b之位置中形成一第一強化構件50，以及此外，在相對於該側面30c之位置中形成一第三強化構件52。隨後，如圖23B所示，從該金屬模具19B取出上面形成有該等強化構件50、51及52之佈線構件30及在一對應於該佈線板1H之形狀的預定切割位置(圖式中之A1-A2所示)中實施一切割處理。結果，製造該佈線板1H。
接下來，將描述依據本發明之第九具體例的一佈線板及一製造該佈線板之方法。圖24係顯示依據該第九具體例之一佈線板1I的剖面圖及圖25係用以說明製造該佈線板1I之方法的視圖。
依據該第九具體例之佈線板1I的基本結構係相同於參考圖19所述之依據第七具體例的佈線板1G之基本結構。然而，依據該具體例之佈線板1I的特徵在於：在一佈線構件32之側面30c上提供一第三強化構件52。因此，亦在該佈線構件32上提供有一晶片電容器70之佈線板1I中，可在該側面30c上提供該第三強化構件52，以便可更大地增加機械強度。
以相同於依據該第五及第六具體例之佈線板1E及1F的方式，該等佈線板1G至1I之每一佈線板在該佈線構件30之背面30b的相對於該第四佈線層18c之位置中沒有形成一第一強化構件50，而是對一外部連接端(一接腳40或一球形端41)具有選擇之自由度。
接下來，將描述依據本發明之第十具體例的一佈線板及一製造該佈線板之方法。圖26係顯示該第十具體例之一佈線板1J的剖面圖及圖27係用以說明製造該佈線板1J之方法的視圖。
依據該第十具體例之佈線板1J的基本結構係相同於參考圖2所述之依據第一具體例的佈線板1A之基本結構。然而，依據該具體例之佈線板1J的特徵在於：在一佈線構件30之上表面上形成一粗化表面31。在該具體例中，在下面所要描述之製程中該粗化表面31係提供成與一支撐物10接觸及形成於該佈線構件30之要提供一電子元件12的表面上。
因此，藉由在該佈線構件30上形成該粗化表面31，可提高該佈線構件30與一第二強化構件51之黏著。因而，可改善該佈線板1J之可靠性。
為了製造具有該結構之佈線板1J，在圖27A所示之支撐物10的一表面上實施一粗化處理。對於一該粗化處理，可使用例如濕式蝕刻或噴砂。圖27B顯示形成有一粗化表面10a之支撐板10。
隨後，由相同於上述製造方法在該支撐物10之該粗化表面10a上形成該佈線構件30。圖27C顯示在該粗化表面10a上形成該佈線構件30之狀態。
當在該支撐物10上形成該佈線構件30時，由蝕刻來移除該支撐物10。圖27D顯示在移除該支撐物10之狀態中的佈線構件30。如圖27D所示，在該支撐物10上所形成之粗化表面10a被轉印至該佈線構件30。於是，在該佈線構件30之與該支撐物10接觸的表面上形成該粗化表面31。
接下來，在一第四佈線層18c上提供一接腳40，以及再者，使上面形成有該粗化表面31之佈線構件30附著至一金屬模具19A，在以相同於參考圖6A至7C所述之方式實施一用以成型第一及第二強化構件50及51之處理。
圖27E顯示從該金屬模具19A釋放上面成型有該第一及第二強化構件50及51之佈線構件30的狀態。如圖27E所示，在該粗化表面31上成型該第二強化構件51。因此，使該第二強化構件51切入該粗化表面31之凹部及凸部。
基於此理由，使該第二強化構件51牢固地固定至該佈線構件30。於是，防止該第二強化構件51從該佈線構件30剝離。因此，可提高該佈線板1J之可靠性。隨後，經由圖27E所示之A1-A2線切割上面提供有該第一及第二強化構件50及51之佈線構件30。結果，製造圖26所示之佈線板1J。
接下來，將描述依據本發明之第十一具體例的一佈線板及一製造該佈線板之方法。圖28係顯示依據本發明之第十一具體例的一佈線板1K之剖面圖及圖29係用以說明製造該佈線板1K之方法的視圖。
依據該第十一具體例之佈線板1K的基本結構係相同於參考圖26所述之依據第十具體例的佈線板1J之基本結構。然而，在依據該第十具體例之佈線板1J中，在該製程中被提供與該支撐物10接觸之表面(粗化表面31)係設置成為該電子元件12之安裝表面及在相對側上之表面係做為一外部連接表面。另一方面，依據該具體例之佈線板1K的特徵在於：在製程中被提供與該支撐物10接觸之表面(粗化表面31)係設置成為一外部連接表面及在相對側上之表面係設置成為一電子元件12之安裝表面。
依據該具體例之佈線板1K具有一種結構，其中在該粗化表面31上成型該第一強化構件50，以及使該第一強化構件50維持切入該粗化表面31之凹部及凸部。基於此理由，使該第一強化構件50牢固地固定至該佈線構件30。於是，防止該第一強化構件50從該佈線構件30剝離。因此，可提高該佈線板1K之可靠性。
一用以製造具有該結構之佈線板1K的製程基本上係相同於圖27A至27D所示之依據第十具體例的製造方法。更特別地，圖27A至27D所示之步驟係相同於依據該具體例之製造方法的步驟。圖29A係同等於圖27D所示之佈線構件30的視圖及顯示移除該支撐物10之狀態的視圖。
在該具體例中，在自移除該支撐物10的該粗化表面31側的表面上所提供之一連接墊18上配置一接腳40，以及再者，使該佈線構件30附著至一金屬模具19A，以實施一用以成型該第一及第二強化構件50及51之處理。圖29B顯示在該粗化表面31上形成該強化構件之狀態。
如圖29B所示，在該粗化表面31上成型該第一強化構件50。因此，使該第一強化構件50維持切入該粗化表面31之凹部及凸部。基於此理由，使該第一強化構件50牢固地固定至該佈線構件30。於是，防止該第一強化構件50從該佈線構件30剝離。因此，可提高該佈線板1K之可靠性。
隨後，經由圖29B所示之A1-A2線切割上面提供有該第一及第二強化構件50及51之佈線構件30。結果，製造圖28所示之佈線板1K。
雖然上面已詳細描述依據本發明之較佳具體例，但是本發明並非侷限於該等特定具體例，而是在不脫離申請專利範圍所述之本發明的主旨內可實施各種變更及修改。
例如，已描述下面結構：在圖13、19及24所示之佈線板1D、1G及1I中，只在該佈線構件32之背面30b側上配置該晶片電容器70及以該第一強化構件50密封該晶片電容器70，亦可使用一種結構，其中以相同於圖8A所示之佈線板1B的方式在該佈線構件32之表面30a側上配該晶片電容器70及以該第二強化構件51密封該晶片電容器70。
此外，在該第一至第十具體例之每一具體例中，在製造該等佈線板1A至1J中之每一佈線板的製程中，被提供與該支撐物10接觸之表面做為上面要提供該電子元件12之表面以及使在其相對側上之表面向外連接。然而，像在該第十一具體例中，在用以製造該等佈線板1A至1J之每一佈線板的製程中，亦可設置被提供與該支撐物10接觸之表面成為該外部連接表面以及可設置在其相對側上之表面成為上面要提供該電子元件12之表面。
另外，雖然在該第十一具體例中已描述在該佈線構件30上形成該粗化表面31之結構，但是亦可在依據該第一至第九具體例之佈線構件30及32上形成該粗化表面31。結果，可提高該等強化構件50及51與該等佈線構件30及32之黏著及接合特性。
再者，在該第五至第九具體例中，該墊狀第四佈線層18c具有以該防焊膜22或該第一強化構件50覆蓋周邊部分的結構。然而，亦可使用一種結構，其中從該防焊膜22之開口部22X或該第一強化構件50之開口部50X暴露該整個墊狀第四佈線層18c。
1A．．．佈線板
1B．．．佈線板
1C．．．佈線板
1D．．．佈線板
1E．．．佈線板
1F．．．佈線板
1G．．．佈線板
1H．．．佈線板
1I．．．佈線板
1J．．．佈線板
1K．．．佈線板
10．．．支撐物
10a．．．粗化表面
12．．．電子元件
16．．．光阻膜
16X．．．開口部
18．．．第一佈線層(連接墊)
18a．．．第二佈線層
18b．．．第三佈線層
18c．．．第四佈線層(第二連接電極)
19A．．．金屬模具
19B．．．金屬模具
19a．．．上模
19b．．．下模
19c．．．樹脂注入部
19d．．．屏障部
19e．．．接腳插入凹部
19f．．．突出部
19g．．．模穴
19h．．．模穴
20．．．第一絕緣層
20a．．．第二絕緣層
20b．．．第三絕緣層
20X．．．第一介層孔
20Y．．．第二介層孔
20Z．．．第三介層孔
22．．．防焊膜
22X．．．開口部
25．．．墊表面電鍍層
26．．．墊本體
29．．．焊料凸塊
30．．．佈線構件
30a．．．表面
30b．．．背面
30c．．．側面
31．．．粗化表面
32．．．佈線板
40．．．接腳
41．．．球形端
45．．．焊料
50．．．第一強化構件
50X．．．開口部
51．．．第二強化構件
51X．．．開口部
52．．．第三強化構件
60．．．成型樹脂
62．．．離型膜
70．．．晶片電容器
100．．．佈線板
101．．．佈線構件
102．．．佈線層
103．．．絕緣層
107．．．上電極墊
108．．．下電極墊
109．．．防焊膜
110．．．焊料凸塊
C1．．．第一連接端
C2．．．第一連接端
圖1A及1B係用以說明依據一相關技藝實施例之一佈線板及其問題的視圖，
圖2係顯示依據本發明之第一具體例的一佈線板之剖面圖，
圖3A至3C係用以說明製造依據本發明之第一具體例的佈線板之方法的剖面圖(第一)，
圖4A至4E係用以說明製造依據本發明之第一具體例的佈線板之方法的剖面圖(第二)，
圖5A至5C係用以說明製造依據本發明之第一具體例的佈線板之方法的剖面圖(第三)，
圖6A至6C係用以說明製造依據本發明之第一具體例的佈線板之方法的剖面圖(第四)，
圖7A至7C係用以說明製造依據本發明之第一具體例的佈線板之方法的剖面圖(第五)，
圖8A及8B係顯示依據本發明之第二具體例的一佈線板之剖面圖，
圖9A至9D係用以說明製造依據本發明之第二具體例的佈線板之方法的剖面圖，
圖10係顯示依據本發明之第三具體例的一佈線板之剖面圖，
圖11A及11B係用以說明製造依據本發明之第三具體例的佈線板之方法的剖面圖(第一)，
圖12A及12B係用以說明製造依據本發明之第三具體例的佈線板之方法的剖面圖(第二)，
圖13係顯示依據本發明之第四具體例的一佈線板之剖面圖，
圖14係用以說明製造依據本發明之第四具體例的佈線板之方法的剖面圖，
圖15係顯示依據本發明之第五具體例的一佈線板之剖面圖，
圖16A及16B係顯示依據本發明之第六具體例的一佈線板之剖面圖及下視圖，
圖17A至17C係用以說明製造依據本發明之第五具體例的佈線板之方法的剖面圖(第一)，
圖18A至18C係用以說明製造依據本發明之第五具體例的佈線板之方法的剖面圖(第二)，
圖19係顯示依據本發明之第七具體例的一佈線板之剖面圖，
圖20係用以說明製造依據本發明之第七具體例的佈線板之方法的剖面圖，
圖21係顯示依據本發明之第八具體例的一佈線板之剖面圖，
圖22A至22C係用以說明製造依據本發明之第八具體例的佈線板之方法的剖面圖(第一)，
圖23A及23B係用以說明製造依據本發明之第八具體例的佈線板之方法的剖面圖(第二)，
圖24係顯示依據本發明之第九具體例的一佈線板之剖面圖，
圖25係用以說明製造依據本發明之第九具體例的佈線板之方法的剖面圖，
圖26係顯示依據本發明之第十具體例的一佈線板之剖面圖，
圖27A至27E係用以說明製造依據本發明之第十具體例的佈線板之方法的剖面圖，
圖28係顯示依據本發明之第十一具體例的一佈線板之剖面圖，以及
圖29A及29B係用以說明製造依據本發明之第十一具體例的佈線板之方法的剖面圖。
1A．．．佈線板
12．．．電子元件
18．．．第一佈線層(連接墊)
18c．．．第四佈線層(第二連接電極)
22．．．防焊膜
22X．．．開口部
29．．．焊料凸塊
30．．．佈線構件
30a．．．表面
30b．．．背面
30c．．．側面
40．．．接腳
45．．．焊料
50．．．第一強化構件
51．．．第二強化構件
51X．．．開口部

Claims (24)

  1. 一種佈線板，包括：一佈線構件，由交錯堆疊之佈線層及絕緣層所形成，該等佈線層包括一在該佈線構件之第一表面上所形成之第一連接墊及一在該佈線構件之第二表面上所形成之第二連接墊，該佈線構件之第二表面係與該佈線構件之第一表面相對之表面；一防焊膜，形成於該佈線構件之第二表面上，且具有一第一開口部使該第二連接墊不被該防焊膜覆蓋，該防焊膜係形成於該佈線構件之最外表層上；一外部連接端，形成於該第二連接墊上；一第一強化構件，形成於該防焊膜上，該第一強化構件包括一填充材料並覆蓋該防焊膜之該第一開口部，該第一強化構件形成該佈線板之第一最外層；以及一第二強化構件，形成於該佈線構件之第一表面上且具有一第二開口部，該第二開口部在該第二強化構件之一中央部分延伸通過該第二強化構件，該第二強化構件形成該佈線板之第二最外層，該第二開口部暴露出該第一連接墊，其中該第一與該第二強化構件係被配置以強化該佈線板。
  2. 一種佈線板，包括：一佈線構件，由交錯堆疊之佈線層及絕緣層所形成，該等佈線層包括一在該佈線構件之第一表面上所形成之第一連 接墊及一在該佈線構件之第二表面上所形成之第二連接墊，該佈線構件之第二表面係與該佈線構件之第一表面相對之表面；一防焊膜，形成於該佈線構件之該第二表面上，且具有一第一開口部使該第二連接墊不被該防焊膜覆蓋，該防焊膜係形成於該佈線構件之最外表層上；一外部連接端，形成於該第二連接墊上；一第一強化構件，形成於該防焊膜上，該第一強化構件包括一填充材料，該第一強化構件形成該佈線板之第一最外層並具有一第二開口部；以及一第二強化構件，形成於該佈線構件之第一表面上且具有一第三開口部，該第三開口部在該第二強化構件之一中央部分延伸通過該第二強化構件，該第二強化構件形成該佈線板之第二最外層，該第三開口部暴露出該第一連接墊；其中該防焊膜中之第一開口部與該第一強化構件中之第二開口部重合且其中該第一與該第二強化構件係被配置以強化該佈線板。
  3. 如申請專利範圍第1項之佈線板，其中該佈線構件之第一表面或該佈線構件之第二表面為一粗化表面。
  4. 如申請專利範圍第1項之佈線板，進一步包括：一電子組件，提供於該佈線構件之第二表面上，其中以該第一強化構件密封該電子組件。
  5. 如申請專利範圍第1項之佈線板，進一步包括：一第三強化構件，形成於該佈線構件之一側表面上。
  6. 如申請專利範圍第2項之佈線板，其中，該佈線構件之第一表面或該佈線構件之第二表面為一粗化表面。
  7. 如申請專利範圍第2項之佈線板，進一步包括：一電子組件，提供於該佈線構件之第二表面上，其中以該第一強化構件密封該電子組件。
  8. 如申請專利範圍第2項之佈線板，進一步包括：一第三強化構件，形成於該佈線構件之一側表面上。
  9. 如申請專利範圍第1項之佈線板，其中，該填充材料構成該第一強化構件之85至90wt%。
  10. 如申請專利範圍第2項之佈線板，其中，該填充材料構成該第一強化構件之85至90wt%。
  11. 如申請專利範圍第1項之佈線板，進一步包括：一電子組件，提供於該第二開口部中，其中該第二強化構件之上表面與該電子組件之上表面齊平。
  12. 如申請專利範圍第2項之佈線板，進一步包括：一電子組件，提供於該第三開口部中，其中該第二強化構件之上表面與該電子組件之上表面齊平。
  13. 一種佈線板之製造方法，包括下列步驟： 形成一具有交錯堆疊之佈線層及絕緣層之佈線構件，該等佈線層包括一在該佈線構件之第一表面上所形成之第一連接墊及一在該佈線構件之第二表面上所形成之第二連接墊，該佈線構件之第二表面係與該佈線構件之第一表面相對之表面；形成一防焊膜於該佈線構件之第二表面上，該防焊膜係形成於該佈線構件之最外表層上且具有一第一開口部使該第二連接墊不被該防焊膜覆蓋；形成一外部連接端於該第二連接墊上；藉由成型樹脂以形成一第一強化構件於該防焊膜上，該第一強化構件包括一填充材料並覆蓋該防焊膜之該第一開口部，該第一強化構件形成該佈線板之第一最外層；以及當成型該第一強化構件時，藉由同時成型樹脂以形成一第二強化構件於該佈線構件之第一表面上，該第二強化構件形成該佈線板之第二最外層並具有一第二開口部，該第二開口部在該第二強化構件之一中央部分延伸通過該第二強化構件且暴露出該第一連接墊；其中該第一與該第二強化構件係被配置以強化該佈線板。
  14. 一種佈線板之製造方法，包括下列步驟：形成一具有交錯堆疊之佈線層及絕緣層之佈線構件，該等佈線層包括一在該佈線構件之第一表面上所形成之第一連接墊及一在該佈線構件之第二表面上所形成之第二連接 墊，該佈線構件之第二表面係與該佈線構件之第一表面相對之表面；形成一防焊膜於該佈線構件之第二表面上，該防焊膜係形成於該佈線構件之最外表層上且具有一第一開口部使該第二連接墊不被該防焊膜覆蓋；藉由成型樹脂以形成一第一強化構件於該防焊膜上，該第一強化構件包括一填充材料並覆蓋該防焊膜之該第一開口部，該第一強化構件形成該佈線板之第一最外層；以及當成型該第一強化構件時，藉由同時成型樹脂以形成一第二強化構件於該佈線構件之第一表面上，該第二強化構件形成該佈線板之第二最外層並具有一第二開口部，該第二開口部在該第二強化構件之一中央部分延伸通過該第二強化構件且暴露出該第一連接墊；以及在形成該第一及該第二強化構件後，形成一外部連接端於該第二連接墊上；其中該第一與該第二強化構件係被配置以強化該佈線板。
  15. 一種佈線板之製造方法，包括下列步驟：形成一具有交錯堆疊之佈線層及絕緣層之佈線構件，該等佈線層包括一在該佈線構件之第一表面上所形成之第一連接墊及一在該佈線構件之第二表面上所形成之第二連接墊，該佈線構件之第二表面係與該佈線構件之第一表面相對之表面； 形成一防焊膜於該佈線構件之第二表面上，該防焊膜係形成於該佈線構件之最外表層上且具有一第一開口部使該第二連接墊不被該防焊膜覆蓋；形成一外部連接端於該第二連接墊上；藉由成型樹脂以形成一第一強化構件於該防焊膜上，該第一強化構件包括一填充材料，該第一強化構件形成該佈線板之第一最外層並具有一第二開口部；以及當成型該第一強化構件時，藉由同時成型樹脂以形成一第二強化構件於該佈線構件之第一表面上，該第二強化構件形成該佈線板之第二最外層並具有一第三開口部，該第三開口部在該第二強化構件之一中央部分延伸通過該第二強化構件且暴露出該第一連接墊；其中該防焊膜中之第一開口部與該第一強化構件中之第二開口部重合且其中該第一與該第二強化構件係被配置以強化該佈線板。
  16. 一種佈線板之製造方法，包括下列步驟：形成一具有交錯堆疊之佈線層及絕緣層之佈線構件，該等佈線層包括一在該佈線構件之第一表面上所形成之第一連接墊及一在該佈線構件之第二表面上所形成之第二連接墊，該佈線構件之第二表面係與該佈線構件之第一表面相對之表面；形成一防焊膜於該佈線構件之第二表面上，該防焊膜係形 成於該佈線構件之最外表層上且具有一第一開口部使該第二連接墊不被該防焊膜覆蓋；藉由成型樹脂以形成一第一強化構件於該防焊膜上，該第一強化構件包括一填充材料，該第一強化構件形成該佈線板之第一最外層並具有一第二開口部；當成型該第一強化構件時，藉由同時成型樹脂以形成一第二強化構件於該佈線構件之第一表面上，該第二強化構件形成該佈線板之第二最外層並具有一第三開口部，該第三開口部在該第二強化構件之一中央部分延伸通過該第二強化構件且暴露出該第一連接墊；以及在形成該第一及該第二強化構件後，形成一外部連接端於該第二連接墊上；其中該防焊膜中之第一開口部與該第一強化構件中之第二開口部重合且其中該第一與該第二強化構件係被配置以強化該佈線板。
  17. 如申請專利範圍第13至16項中任一項之佈線板之製造方法，其中該佈線構件之第一表面或該佈線構件之第二表面為一粗化表面。
  18. 如申請專利範圍第13至16項中任一項之佈線板之製造方法，進一步包括下列步驟：提供一電子組件於該佈線構件之第二表面上，其中當形成該第一強化構件時，以該第一強化構件密封該 電子組件。
  19. 如申請專利範圍第13至16項中任一項之佈線板之製造方法，進一步包括下列步驟：當成型該第一及該第二強化構件時，藉由同時成型樹脂以形成一第三強化構件於該佈線構件之一側表面上。
  20. 如申請專利範圍第13至16項中任一項之佈線板之製造方法，其中，該填充材料構成該第一強化構件之85至90wt%。
  21. 如申請專利範圍第13或14項之佈線板之製造方法，進一步包括下列步驟：提供一電子組件於該第二開口部中，其中該第二強化構件之上表面與該電子組件之上表面齊平。
  22. 如申請專利範圍第15或16項之佈線板之製造方法，進一步包括下列步驟：提供一電子組件於該第三開口部中，其中該第二強化構件之上表面與該電子組件之上表面齊平。
  23. 如申請專利範圍第13至16項中任一項之佈線板之製造方法，進一步包括下列步驟：在形成該第一及該第二強化構件後，一起切割該佈線構件與該第一及該第二強化構件，以獲得一佈線板。
  24. 如申請專利範圍第13至16項中任一項之佈線板之製造方法，其中，形成具有大於該佈線構件之形狀的該第一及該第二強化構件，以及其中該方法進一步包括下列步驟：在形成該第一及該第二強化構件後，切割該第一及該第二強化構件，以獲得一佈線板。
TW97138058A 2007-10-05 2008-10-03 佈線板及其製造方法 TWI469287B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007261850A JP5394625B2 (ja) 2007-10-05 2007-10-05 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
TW200919671A TW200919671A (en) 2009-05-01
TWI469287B true TWI469287B (zh) 2015-01-11

Family

ID=40533077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97138058A TWI469287B (zh) 2007-10-05 2008-10-03 佈線板及其製造方法

Country Status (4)

Country Link
US (1) US8410375B2 (zh)
JP (1) JP5394625B2 (zh)
KR (1) KR20090035452A (zh)
TW (1) TWI469287B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841609B2 (ja) * 2008-12-01 2011-12-21 第一精工株式会社 配線基板製造用金型およびこれを用いた配線基板の製造方法
JP5313047B2 (ja) * 2009-05-28 2013-10-09 Ｔｏｗａ株式会社 電子部品の樹脂封止用の成形型及び樹脂封止方法
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8964403B2 (en) * 2010-11-17 2015-02-24 Ngk Spark Plug Co., Ltd. Wiring board having a reinforcing member with capacitors incorporated therein
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
JP5304940B2 (ja) * 2011-11-01 2013-10-02 住友ベークライト株式会社 半導体パッケージの製造方法
KR20130097481A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈
US8890284B2 (en) * 2013-02-22 2014-11-18 Infineon Technologies Ag Semiconductor device
US9263329B2 (en) * 2014-03-19 2016-02-16 Intel Corporation Methods of connecting a first electronic package to a second electronic package
US9899238B2 (en) 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution
KR102419893B1 (ko) 2018-01-15 2022-07-12 삼성전자주식회사 보호 부재를 가지는 인쇄 회로 기판 및 이를 포함하는 반도체 패키지 제조 방법
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2020031089A (ja) * 2018-08-21 2020-02-27 イビデン株式会社 プリント配線板
JP7362280B2 (ja) 2019-03-22 2023-10-17 キヤノン株式会社 パッケージユニットの製造方法、パッケージユニット、電子モジュール、および機器
CN111599700B (zh) * 2019-06-20 2022-08-26 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
TWI690040B (zh) * 2019-07-11 2020-04-01 晶化科技股份有限公司 保護膜片
KR20210020198A (ko) 2019-08-13 2021-02-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243867A (ja) * 1999-02-24 2000-09-08 Hitachi Ltd 半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造
JP2000323613A (ja) * 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置用多層基板及びその製造方法
US20060243478A1 (en) * 2004-02-04 2006-11-02 Ibiden Co., Ltd Multilayer printed wiring board

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261228A (ja) 1998-03-13 1999-09-24 Ibiden Co Ltd 多層プリント配線板
JP2000058736A (ja) * 1998-08-07 2000-02-25 Sumitomo Kinzoku Electro Device:Kk 樹脂基板へのピン接続方法
JP2000208903A (ja) 1999-01-19 2000-07-28 Ibiden Co Ltd プリント配線板およびその製造方法
EP1744609B1 (en) * 1999-06-02 2012-12-12 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP2001223295A (ja) 2000-02-08 2001-08-17 Hitachi Chem Co Ltd 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置
JP4427874B2 (ja) 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板
JP2002151853A (ja) 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd 多層配線基板とその製造方法
JP2006332321A (ja) 2005-05-26 2006-12-07 Fujitsu Ltd 半導体装置及びその製造方法
JP4509972B2 (ja) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
JP4802666B2 (ja) 2005-11-08 2011-10-26 住友金属鉱山株式会社 エポキシ樹脂接着組成物及びそれを用いた光半導体用接着剤
JP2007081437A (ja) 2006-12-21 2007-03-29 Nec Toppan Circuit Solutions Inc 印刷配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243867A (ja) * 1999-02-24 2000-09-08 Hitachi Ltd 半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造
JP2000323613A (ja) * 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置用多層基板及びその製造方法
US20060243478A1 (en) * 2004-02-04 2006-11-02 Ibiden Co., Ltd Multilayer printed wiring board

Also Published As

Publication number Publication date
JP5394625B2 (ja) 2014-01-22
US8410375B2 (en) 2013-04-02
TW200919671A (en) 2009-05-01
KR20090035452A (ko) 2009-04-09
JP2009094195A (ja) 2009-04-30
US20090095518A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
TWI469287B (zh) 佈線板及其製造方法
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
JP5026400B2 (ja) 配線基板及びその製造方法
JP5339928B2 (ja) 配線基板及びその製造方法
US9293406B2 (en) Semiconductor package and manufacturing method thereof
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5306634B2 (ja) 配線基板及び半導体装置及び配線基板の製造方法
US8334461B2 (en) Wiring board and electronic component device
US20100139962A1 (en) Wiring board and method of manufacturing the same
CN101257775A (zh) 制造布线基板的方法和制造电子元件装置的方法
KR20070024374A (ko) 배선 기판의 제조 방법
JP4213191B1 (ja) 配線基板の製造方法
JP2009164594A (ja) 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
JP2006278929A (ja) フレキシブル回路基板の製造方法
US9711476B2 (en) Wiring board and electronic component device
JP5025399B2 (ja) 配線基板及びその製造方法
US7772109B2 (en) Manufacturing method of multilayer wiring substrate
JP5006252B2 (ja) 配線基板の製造方法及び配線基板
JP5712260B2 (ja) 配線基板及びその製造方法
JP4696140B2 (ja) 配線基板の製造方法
JP2009065114A (ja) 配線基板の製造方法及び配線基板
JP5124389B2 (ja) 配線基板
JP5250055B2 (ja) 配線基板
JP3591197B2 (ja) ボールグリッドアレイパッケージ形半導体部品の実装構造