CN111599700B - 半导体封装方法及半导体封装结构 - Google Patents

半导体封装方法及半导体封装结构 Download PDF

Info

Publication number
CN111599700B
CN111599700B CN201910538941.3A CN201910538941A CN111599700B CN 111599700 B CN111599700 B CN 111599700B CN 201910538941 A CN201910538941 A CN 201910538941A CN 111599700 B CN111599700 B CN 111599700B
Authority
CN
China
Prior art keywords
metal
layer
carrier plate
connecting piece
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910538941.3A
Other languages
English (en)
Other versions
CN111599700A (zh
Inventor
霍炎
陈莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN201910538941.3A priority Critical patent/CN111599700B/zh
Publication of CN111599700A publication Critical patent/CN111599700A/zh
Application granted granted Critical
Publication of CN111599700B publication Critical patent/CN111599700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种半导体封装方法及半导体封装结构。其中，半导体封装方法包括形成具有第一金属连接件的载板，所述第一金属连接件自所述载板的上表面向内延伸，且所述第一金属连接件呈平板状；将芯片及金属件间隔设置于所述载板；其中，所述第一金属连接件连接所述金属件下表面与所述芯片下表面的功能端；在所述载板之上对所述芯片及所述金属件进行封装，形成第一包封层；在所述芯片之上设置穿过所述第一包封层的第二金属连接件，在所述金属件之上设置穿过所述第一包封层的第三金属连接件；其中，所述第二金属连接件与所述芯片上表面的功能端连接，所述第三金属连接件与所述金属件连接。

Description

半导体封装方法及半导体封装结构
技术领域
本申请涉及一种半导体技术领域，尤其涉及一种半导体封装方法及半导体封装结构。
背景技术
在半导体封装技术中，对多个芯片进行封装，某些芯片两面均需要引出互联。对于此类半导体产品进行封装时，通常采用铝线，铜带，或多根焊接线等通过焊接和键合等工艺实现互联，或采用无引线封装通过孔内金属化实现互联。然而，采用铝线，铜带，或多根焊接线等实现芯片两面互联，其封装后产品电性能较差。而采用无引线封装，通过孔内金属化实现互联，其通常受限于激光打孔的深度和直径等的因素，制造工艺复杂。
发明内容
本申请的一个方面提供一种半导体封装方法，包括：
形成具有第一金属连接件的载板，所述第一金属连接件自所述载板的上表面向内延伸，且所述第一金属连接件呈平板状；
将芯片及金属件间隔设置于所述载板；其中，所述第一金属连接件连接所述金属件下表面与所述芯片下表面的功能端；
在所述载板之上对所述芯片及所述金属件进行封装，形成第一包封层；
在所述芯片之上设置穿过所述第一包封层的第二金属连接件，在所述金属件之上设置穿过所述第一包封层的第三金属连接件；其中，所述第二金属连接件与所述芯片上表面的功能端连接，所述第三金属连接件与所述金属件连接。
本实施例所提供的半导体封装方法，通过与芯片间隔设置于载板之上的金属件实现芯片两面的互联，有利于提高封装后产品的电性能。由于第一金属连接件呈平板状，使得多个芯片及金属件设置于载板之上时，呈同层设置，使得载板上的芯片及金属件设置的较为平稳，不易倾斜，便于将芯片及金属件设于载板之上，且有利于后续操作。
可选的，所述芯片的上表面与所述金属件的上表面位于同一平面。
本实施例所提供的半导体封装方法，使得设于芯片上表面的第二金属连接件及设于金属件上表面的第三金属连接件的纵向尺寸相同，二者结构相同或大致相同，从而有利于保证芯片上表面的第二金属连接件及金属件上表面的第二金属连接件的设置工艺流程的一致性，便于产品的制造及生产，且第二金属连接件及第三金属连接件结构更加稳定，有利于提高封装后产品的良率。
可选的，所述第二金属连接件包括第一连接部，所述第三金属连接件包括第三连接部，所述在所述芯片之上设置穿过所述第一包封层的第二金属连接件，在所述金属件之上设置穿过所述第一包封层的第三金属连接件包括：
在所述第一包封层开设与所述芯片上表面的功能端相对应的第二连接件开孔以及与所述金属件的上表面对应的第三连接件开孔；
在所述第二连接件开孔中设置第一连接部，在所述第三连接件开孔中设置第三连接部。
本实施例所提供的半导体封装方法，使得第二连接件开孔的深度及第三连接件开孔的深度相同，有利于保证第二连接件开孔及第三连接件开孔的设置工艺流程的一致性，便于产品的制造及生产，有利于提高产品生产效率。
可选的，所述第二金属连接件包括与所述第一连接部相连的第二连接部，所述第三金属连接件包括与所述第三连接部相连的第四连接部；在所述第二连接件开孔中设置第一连接部，在所述第三连接件开孔中设置第三连接部之后，所述方法包括：
在所述第一连接部之上设置第二连接部，在所述第三连接部之上设置第四连接部；其中，所述第二连接部的横截面尺寸大于所述第一连接部的横截面尺寸，所述第四连接部的横截面尺寸大于所述第三连接部的横截面尺寸。
本实施例所提供的半导体封装方法，其可增大第二金属连接件上表面的尺寸及第三金属连接件上表面的尺寸，以保证与其他结构件或其他产品实现电连接。
可选的，所述载板包括第一载板层和第二载板层；所述形成具有第一金属连接件的载板包括：
在基板之上形成第一载板层；
在所述第一载板层远离所述基板的一侧设置第一金属连接件；
对所述第一金属连接件进行塑封，形成第二载板层；
去除所述基板。
本实施例所提供的半导体封装方法，其可借助基板形成具有第一金属连接件的载板。
可选的，所述在所述第一载板层远离所述基板的一侧设置第一金属连接件包括：
在所述第一载板层远离所述基板的一侧形成第一金属层；
在所述第一金属层之上形成第二金属层；
去除至少部分所述第一金属层和所述第二金属层形成第一金属连接件。
可选的，所述在所述第一载板层远离所述基板的一侧设置第一金属连接件包括：
在所述第一载板层远离所述基板的一侧形成第一金属层；
在所述第一金属层之上形成第二金属层；
在所述第二金属层上形成间隔的第三金属层；
去除第三金属层间隔所对应的第一金属层和第二金属层，形成第一金属连接件。
可选的，在去除所述基板之后，所述方法包括：
对所述第二载板层进行减薄，露出所述第一金属连接件。
可选的，所述形成具有第一金属连接件的载板包括：
在基板之上形成载板；
在所述载板远离所述基板的一侧设置自所述载板的上表面向内延伸第一金属连接件；
去除所述基板。
可选的，所述在所述载板远离所述基板的一侧设置自所述载板的远离所述基板的上表面向内延伸第一金属连接件包括：
在所述载板远离所述基板的一侧开设第一连接件开孔；
在所述第一连接件开孔中设置第一金属连接件。
可选的，在所述芯片之上设置穿过所述第一包封层的第二金属连接件，在所述金属件之上设置穿过所述第一包封层的第三金属连接件之后，所述方法包括：
在所述第一包封层之上对所述第二金属连接件及第三金属连接件进行塑封，形成第二包封层；
对所述第二包封层进行减薄，将所述第二金属连接件的上表面及所述第三金属连接件的上表面外露。
本申请的另一个方面提供一种半导体封装结构，其包括：
载板，具有第一金属连接件的，所述第一金属连接件自所述载板的上表面向内延伸；
芯片及金属件，间隔设于所述载板之上；其中，所述第一金属连接件连接所述金属件下表面与所述芯片下表面的功能端；
第一包封层，设于所述载板之上，包封所述芯片及所述金属件；
第二金属连接件，穿过所述第一包封层与所述芯片上表面的功能端连接；
第三金属连接件，穿过所述第一包封层与所述金属件连接。
附图说明
图1是根据本公开一实例性实施例提出的半导体封装方法的流程图。
图2(a)-图2(l)是根据本公开一示例性实施例中半导体封装方法中制备具有第一金属连接件的载板的工艺流程图。
图3(a)-图3(j)是根据本公开一示例性实施例中半导体封装方法中的设置芯片和金属件、封装及设置第二金属连接件及第三金属连接件的工艺流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
在半导体封装技术中，对多个芯片实现两面互联，通常采用铝线，铜带，或多根焊接线等通过焊接和键合等工艺实现互联，或者采用无引线封装通过孔内金属化实现互联。然而，采用铝线，铜带，或多根焊接线等实现芯片两面互联，其封装后产品电性能较差。而采用无引线封装，通过孔内金属化实现互联，其通常受限于激光打孔的深度和直径等的因素，制造工艺复杂。
为了解决半导体封装技术中的上述问题，本申请提供了一种半导体封装方法。在封装过程中，首先，形成具有第一金属连接件的载板，第一金属连接件自载板的上表面向内延伸，且所述第一金属连接件呈平板状。进一步，将芯片及金属件间隔设置于载板；其中，第一金属连接件连接金属件下表面与芯片下表面的功能端。进而，在载板之上对芯片及金属件进行封装，形成第一包封层。最后，在芯片之上设置穿过第一包封层的第二金属连接件，在所述金属件之上设置穿过所述第一包封层的第三金属连接件；其中，第二金属连接件与芯片上表面的功能端连接，所述第三金属连接件与金属件连接。本公开的上述实施方式，通过与芯片间隔设置于载板之上的金属件实现芯片两面的互联。通过与芯片间隔设置于载板之上的金属件实现芯片两面的互联，有利于提高封装后产品的电性能。由于第一金属连接件呈平板状，使得多个芯片及金属件设置于载板之上时，呈同层设置，使得载板上的芯片及金属件设置的较为平稳，不易倾斜，便于将芯片及金属件设于载板之上，且有利于后续操作。
如图1、图2(a)-图2(l)及图3(a)-图3(j)，本公开提供一种半导体封装方法及半导体封装结构。
图1是根据本公开一实例性实施例提出的半导体封装方法的流程图。如图1 所示，半导体封装方法包括下述步骤101至步骤104：
在步骤101中，形成具有第一金属连接件的载板，第一金属连接件自载板的上表面向内延伸，且所述第一金属连接件呈平板状。
如图2(a)-2(l)所示，提供一种制备具有第一金属连接件210的载板201 的实施方式。如图2(a)及图2(b)所示，在基板101上设置有粘接层102，以在基板101上形成载板201，载板201通过粘接层102设于基板101可以更加牢固的粘贴于基板101之上。从而有利于在载板201进行设置第一金属连接件210等后续操作。
粘接层102可采用易剥离的材料，以便将基板101和具有第一金属连接件210的载板201剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。则该粘接层102具体可以为通过在基板101上涂覆热分离材料所形成的热分解膜。
如图2(c)所示，在粘接层之上设置第一载板层2011。该第一载板层可采用压模成型(Compression molding)的方式形成。
如图2(d)所示，形成第一载板层2011之后，在第一载板层远离基板101 的一侧形成第一金属层(未示出)。该第一金属层可以通过溅射的方式形成。该第一金属层具体还可包括两层金属材料层。比如，第一金属层可包括金属钛(Ti) 层和金属铜(Cu)层。可选的，第一金属层可包括0.2um的金属钛层和0.2μ m-0.5μm的金属铜层。当然，该第一金属层也可只包括一层金属材料层，比如只包括金属钛层。
在形成第一金属层之后，在第一金属层之上形成第二金属层211。该第二金属层211可以通过电镀的方式形成。该第二金属层211的材料可包括金属铜或包括金属铜的合金。可选的，第二金属层的厚度范围为0.8-1.2μm，比如1μm。
如图2(e)、2(f)及2(g)所示，在第二金属层211之上贴感光膜层203 (图2(e))，并通过曝光(图2(f))、显影(图2(g))的方式在感光膜层203 形成多个开口204。该开口204的位置可根据所需第一金属连接件的具体需要来设置。
如图2(h)所示，在多个开口204中设置第三金属层212。该第三金属层 212的材料可包括金属铜或包括金属铜的合金。
如图2(i)所示，将第三金属层212两侧的感光膜层203清洗去除，同时将与第三金属层212间隔处对应的第一金属层和第二金属层去除，保留与第三金属层212正下方的第一金属层和第二金属层，从而形成包括部分第一金属层、部分第二金属层211以及第三金属层212的第一金属连接件210。该第一金属连接件210呈平板状。
如图2(j)所示，在第一载板层2011之上对第一金属连接件210进行塑封，形成第二载板层2012。从而形成具有第一载板层2011和第二载板层2012的载板201。其中，第二载板层2012的材料可与第一载板层2011的材料相同。在一些可选实施例中，第一载板层2011和第二载板层2012可融为一体。
如图2(k)所示，将基板101自载板201的下方去除。基板101与载板201 之间的粘接层102具有热分离材料时，可以通过加热的方式，使得粘接层102 上的热分离材料在遇热后降低粘性，进而剥离基板101。在其他一些实施例中，也可直接机械的剥离基板101。
如图2(l)所示，对载板201进行减薄。具体地，对第二载板层2012的上表面进行减薄，以露出第一金属连接件210的上表面。具体实施时，可采用研磨的方法对载板201进行减薄。载板201在减薄后，其上表面与第一金属连接件210的上表面可在同一平面内，或大致在同一平面内，以利于后续贴装芯片等操作。
当然，在其它一些实施例中，第二载板层2012在塑封时其上表面即被设置为与第一金属连接件的上表面在同一平面内或大致在同一平面内，使得第一金属连接件210的上表面外露，则可不对第二载板层2012进行减薄。本申请对此不做限定，可根据具体应用环境进行设置。
需要说明的是，在第二金属层211的厚度等满足电连接性能的情况下，也可不设置第三金属层。相应地，在形成第二金属层211之后，去除至少部分第一金属层和至少部分第二金属层211，即可形成第一金属连接件210。
进一步需要说明的是，在其它一些实施例中，步骤101也可通过如下步骤 1011、步骤1012及步骤1013实现:
在步骤1011中，在基板之上形成载板。载板的形成可参考上述相关描述，此处不予以赘述。
在步骤1012中，在载板远离基板的一侧设置自载板的远离基板的上表面向内延伸第一金属连接件。
在一可选实施中，可在载板远离基板的一侧开设第一连接件开孔，进而在第一连接件开孔中设置第一金属连接件。其中，在一些实施例中，可采用激光开孔的方式进行开设第一连接件开孔。在另一些实施例中，也可采用光刻图形化的方式开设第一连接件开孔，即可通过贴感光膜、曝光及显影的方式开设第一连接件开孔。相应地，在第一连接件开孔中设置第一金属连接件，可采用溅射、电镀等方式实现。第一金属连接件的材料可参考上述相关描述，本申请对此不做限定。
在步骤1013中，将基板去除。具体可参考上述相关描述，此处不予以赘述。
在步骤102中，将芯片及金属件间隔设置于载板；其中，第一金属连接件连接金属件下表面与芯片下表面的功能端。
如图3(a)所示，多个芯片202及金属件204设于具有第一金属连接件 210的载板201之上。其中，相邻的芯片202和金属件204的下表面通过第一金属连接件210连接，且该第一金属连接件210能够与芯片202下表面的功能端电连接。
由于第一金属连接件210呈平板状，使得多个芯片202及金属件204设置于载板201之上时，呈同层设置，使得载板201上的芯片及金属件204设置的较为平稳，不易倾斜，便于将芯片202及金属件204设于载板之上，且有利于后续操作。
在一些实施例中，金属件为呈片状的金属件。比如，该金属件可以为铜片。
在一些可选实施例中，芯片202的上表面与金属件204的上表面位于同一平面。由于第一金属连接件210呈平板状，则芯片202和金属件204二者的厚度可相同。
在步骤103中，在载板之上对芯片及金属件进行封装，形成第一包封层。该第一包封层能够包封住至少部分芯片及金属件。
如图3(b)所示，在载板201之上形成能够将芯片202和金属件204完全包封住的第一包封层205。其中，第一包封层205可采用层压环氧树脂膜或ABF (Ajinomoto buildupfilm)的方式形成，也可以通过对环氧树脂化合物进行注塑成型(Injection molding)、压模成型(Compression molding)或转移成型(Transfer molding)的方式形成。
在步骤104中，在所述芯片之上设置穿过所述第一包封层的第二金属连接件，在所述金属件之上设置穿过所述第一包封层的第三金属连接件；其中，所述第二金属连接件与所述芯片上表面的功能端连接，所述第三金属连接件与所述金属件连接。
如图3(c)-图3(i)所示，提供一种设置第二金属连接件220及第三金属连接件的实施方式。
如图3(c)所示，在第一包封层205上开设第二连接件开孔2061及第三连接件开孔2062。其中，第二连接件开孔2061开设于芯片202之上，并与芯片 202上表面的功能端对应。第三连接件开孔2062开设于金属件204之上。该第二连接件开孔2061可采用激光开孔的方式进行开设。同样，第三连接件开孔2062 也可采用激光开孔的方式进行开设。
对于芯片202的上表面与金属件204的上表面位于同一平面的实施例而言，芯片202之上的第二连接件开孔2061及金属件204之上的第三连接件开孔2062的深度、直径等可为相同的尺寸，从而使得芯片202之上的第二连接件开孔2061及金属件204之上的第三连接件开孔2062可采用相同的工艺进行，从而保证工艺的一致性，进而保证芯片202之上的第二金属连接件及金属件204之上的第三金属连接件设置工艺的一致性，有利于简化产品制造及生产的难度。
如图3(d)所示，可在第二连接件开孔2061、第三连接件开孔2062及第一包封层205的上表面设置第四金属层207。其中，第四金属层的设置方式及材料等与上述第一金属层的设置方式及材料基本相同，可参照上述第一金属层的相关描述，此处不予以赘述。
如图3(e)和3(f)所示，在第四金属层207之上设置感光膜层208，并通过曝光、显影的方式开设开孔2091和开孔2092。其中第二连接件开孔2061 之上开设开孔2091。该开孔2091的横截面尺寸大于第二连接件开孔2061的横截面尺寸。也可以理解为，开孔2091的孔径大于第二连接件开孔2061的孔径。相应地，第三连接件开孔2062之上开设开孔2092。该开孔2092的横截面尺寸大于第二开孔2062。其中，开孔2091与开孔2092可间隔设置，二者也可选择性连接。
当然，在其它一些不设置第四金属层的实施例中，也可直接在第二连接件开孔2061、第三连接件开孔2062及第一包封层205之上设置感光膜层208，而开设开孔2091和开孔2092。
如图3(g)所示，在第二连接件开孔2061及开孔2091中设置第二金属连接件220。该第二金属连接件220包括设于第二连接件开孔2061中的第一连接部2201及设于开孔2091中的第二连接部2202。与第二连接件开孔2061及开孔 2091相对应，则第二连接部2202的横截面尺寸大于第一连接部2201的横截面尺寸，以增大第二金属连接件220上表面的尺寸，保证与其他结构件或其他产品实现电连接。当然，在其他一些实施例中，第二金属连接件220也可仅包括第一连接部2201。在第一连接部2201的上表面较大，其能够保证与其他结构件或其他产品实现电连接的情况下，可不需设置第二连接部2202。相应地，在开设第二连接件开孔2061之后，可直接在第二连接件开孔2061中设置第一连接部2201或在形成第四金属层207之后设置第一连接部2201即可。
同样，在第三连接件开孔2062及开孔2092中设置第三金属连接件230。该第三金属连接件230包括设于第三连接件开孔2062中的第三连接部2301及设于开孔2092中的第四连接部2302。与第三连接件开孔2062及开孔2092相对应，则第四连接部2302的横截面尺寸大于第二连接部2301的横截面尺寸，以增大第三金属连接件230上表面的尺寸，保证与其他结构件或其他产品实现电连接。当然，在其他一些实施例中，第三金属连接件230也可仅包括第三连接部2301。比如，第三连接部2301的上表面较大，其能够保证与其他结构件或其他产品实现电连接的情况下，可不需设置第四连接部2302。相应地，在开设第三连接件开孔2062之后，可直接在第三连接件开孔2062中设置第三连接部2301或在形成第四金属层207之后设置第三连接部2301即可。
在一些实施例中，该第二金属连接件220可采用电镀的方式进行设置。可选的，该第二金属连接件220的材料可包括金属铜或包括金属铜的合金。第三金属连接件230同样可采用电镀的方式进行设置。可选的，第三金属连接件230 的材料可包括金属铜或包括金属铜的合金。第二金属连接件220和第三金属连接件230可同时设置，也可独立设置。
进一步，在设置第二金属连接件220及第三金属连接件230之后，通过清洗的方式将感光膜层208及金属碎屑等去除，露出第二金属连接件220的上部、第三金属连接件220的上部及第二金属连接件220和第三金属连接件230之间的第一包封层205。
如图3(h)所示，在露出的第一包封层205之上对第二金属连接件220及第三金属连接件230进行塑封，形成第二包封层214。第二包封层214可采用层压环氧树脂膜或ABF(Ajinomoto buildup film)的方式形成，也可以通过对环氧树脂化合物进行注塑成型(Injection molding)、压模成型(Compression molding) 或转移成型(Transfermolding)的方式形成。
如图3(i)所示，对第二包封层214进行减薄，可将第二包封层214的上表面减薄至与第二金属连接件220的上表面及第三金属连接件230的上表面齐平，以露出第二金属连接件220的上表面及第三金属连接件230的上表面。在一些实施例中，可采用研磨的方式对第二包封层214进行减薄。
进一步，在步骤104之后，还可在露出的第二金属连接件220上表面及第三金属连接件230的上表面通过电镀或植球的方式设置一金属连接层，以保证或增强与其他产品或结构的电连接。如图3(j)所示，在露出的第二金属连接件220上表面通过电镀或植球的方式设置金属连接层240。
本申请还提供一种半导体封装结构，同样可参照图3(j)所示，该半导体封装结构包括载板201、芯片202、金属件204、第一包封层205、第二金属连接件220及第三金属连接件230。具体如下：
载板201，具有第一金属连接件210，第一金属连接件210自载板的上表面向内延伸。
芯片202及金属件204，间隔设于载板201之上。其中，第一金属连接件 210连接金属件204下表面与芯片202下表面的功能端。
第一包封层205，设于载板201之上，包封芯片202及金属件204。
第二金属连接件220，穿过第一包封层205与芯片202上表面的功能端连接。
第三金属连接件，穿过所述第一包封层与所述金属件连接。
进一步，在一些实施例中，半导体封装结构还包括第二包封层214。该包封层214的上表面与第二金属连接件220的上表面及第三金属连接件230的上表面齐平，且能够覆盖第二金属连接件220与第三金属连接件230之间的第一包封层205的上表面的全部或部分。
在一些实施例中，金属件204为呈片状的金属件。比如，该金属件可以为铜片。
在一些可选实施例中，芯片202的厚度与金属件204的厚度相同。
本实施例中半导体封装结构的各结构件均可参照上述半导体封装方法中所对应结构件的相关描述，此处不予以赘述。
在本申请中，所述装置实施例与方法实施例在不冲突的情况下，可以互为补充。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (9)

1.一种半导体封装方法，其特征在于，其包括：
形成具有第一金属连接件的载板，所述第一金属连接件自所述载板的上表面向内延伸，且所述第一金属连接件呈平板状；所述载板包括第一载板层和第二载板层；所述形成具有第一金属连接件的载板包括：在基板之上形成第一载板层；在所述第一载板层远离所述基板的一侧设置第一金属连接件；对所述第一金属连接件进行塑封，形成第二载板层，所述第一载板层和所述第二载板层材料相同并且融为一体；去除所述基板；
将芯片及金属件间隔设置于所述载板；其中，所述第一金属连接件连接所述金属件下表面与所述芯片下表面的功能端；
在所述载板之上对所述芯片及所述金属件进行封装，形成第一包封层；
在所述芯片之上设置穿过所述第一包封层的第二金属连接件，在所述金属件之上设置穿过所述第一包封层的第三金属连接件；其中，所述第二金属连接件与所述芯片上表面的功能端连接，所述第三金属连接件与所述金属件连接。
2.如权利要求1所述的半导体封装方法，其特征在于，所述芯片的上表面与所述金属件的上表面位于同一平面。
3.如权利要求1所述的半导体封装方法，其特征在于，所述第二金属连接件包括第一连接部，所述第三金属连接件包括第三连接部，所述在所述芯片之上设置穿过所述第一包封层的第二金属连接件，在所述金属件之上设置穿过所述第一包封层的第三金属连接件包括：
在所述第一包封层开设与所述芯片上表面的功能端相对应的第二连接件开孔以及与所述金属件的上表面对应的第三连接件开孔；
在所述第二连接件开孔中设置第一连接部，在所述第三连接件开孔中设置第三连接部。
4.如权利要求3所述的半导体封装方法，其特征在于，所述第二金属连接件包括与所述第一连接部相连的第二连接部，所述第三金属连接件包括与所述第三连接部相连的第四连接部；在所述第二连接件开孔中设置第一连接部，在所述第三连接件开孔中设置第三连接部之后，所述方法包括：
在所述第一连接部之上设置第二连接部，在所述第三连接部之上设置第四连接部；其中，所述第二连接部的横截面尺寸大于所述第一连接部的横截面尺寸，所述第四连接部的横截面尺寸大于所述第三连接部的横截面尺寸。
5.如权利要求1所述的半导体封装方法，其特征在于，所述在所述第一载板层远离所述基板的一侧设置第一金属连接件包括：
在所述第一载板层远离所述基板的一侧形成第一金属层；
在所述第一金属层之上形成第二金属层；
去除至少部分所述第一金属层和所述第二金属层形成第一金属连接件。
6.如权利要求1所述的半导体封装方法，其特征在于，所述在所述第一载板层远离所述基板的一侧设置第一金属连接件包括：
在所述第一载板层远离所述基板的一侧形成第一金属层；
在所述第一金属层之上形成第二金属层；
在所述第二金属层上形成间隔的第三金属层；
去除第三金属层间隔所对应的第一金属层和第二金属层，形成第一金属连接件。
7.如权利要求1所述的半导体封装方法，其特征在于，在去除所述基板之后，所述方法包括：
对所述第二载板层进行减薄，露出所述第一金属连接件。
8.如权利要求1所述的半导体封装方法，其特征在于，在所述芯片之上设置穿过所述第一包封层的第二金属连接件，在所述金属件之上设置穿过所述第一包封层的第三金属连接件之后，所述方法包括：
在所述第一包封层之上对所述第二金属连接件及第三金属连接件进行塑封，形成第二包封层；
对所述第二包封层进行减薄，将所述第二金属连接件的上表面及所述第三金属连接件的上表面外露。
9.一种半导体封装结构，所述半导体封装结构由如权利要求1-8中任一项所述的半导体封装方法制备，其特征在于，其包括：
载板，具有第一金属连接件，所述第一金属连接件自所述载板的上表面向内延伸；所述载板包括第一载板层和第二载板层；所述第二载板层位于所述第一载板层的上方，且所述第一载板层和所述第二载板层材料相同并且融为一体，所述第一金属连接件位于所述第二载板层中并自所述第二载板层的上表面外露；
芯片及金属件，间隔设于所述载板之上；其中，所述第一金属连接件连接所述金属件下表面与所述芯片下表面的功能端；
第一包封层，设于所述载板之上，包封所述芯片及所述金属件；
第二金属连接件，穿过所述第一包封层与所述芯片上表面的功能端连接；
第三金属连接件，穿过所述第一包封层与所述金属件连接。
CN201910538941.3A 2019-06-20 2019-06-20 半导体封装方法及半导体封装结构 Active CN111599700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910538941.3A CN111599700B (zh) 2019-06-20 2019-06-20 半导体封装方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910538941.3A CN111599700B (zh) 2019-06-20 2019-06-20 半导体封装方法及半导体封装结构

Publications (2)

Publication Number Publication Date
CN111599700A CN111599700A (zh) 2020-08-28
CN111599700B true CN111599700B (zh) 2022-08-26

Family

ID=72190772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910538941.3A Active CN111599700B (zh) 2019-06-20 2019-06-20 半导体封装方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN111599700B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090095518A1 (en) * 2007-10-05 2009-04-16 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
CN104377138A (zh) * 2013-08-12 2015-02-25 英飞凌科技股份有限公司 具有背面管芯金属化的模制的半导体封装
CN106098643A (zh) * 2016-08-10 2016-11-09 江阴芯智联电子科技有限公司 双向集成芯片重布线埋入式基板结构及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785339A (zh) * 2017-10-13 2018-03-09 中芯长电半导体（江阴）有限公司 3d芯片封装结构及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090095518A1 (en) * 2007-10-05 2009-04-16 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
CN104377138A (zh) * 2013-08-12 2015-02-25 英飞凌科技股份有限公司 具有背面管芯金属化的模制的半导体封装
CN106098643A (zh) * 2016-08-10 2016-11-09 江阴芯智联电子科技有限公司 双向集成芯片重布线埋入式基板结构及其制作方法

Also Published As

Publication number Publication date
CN111599700A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
KR101150322B1 (ko) 반도체 칩 패키지 및 그 제조 방법
CN206992089U (zh) 半导体装置
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
US6534849B1 (en) Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same
CN103367321B (zh) 芯片装置及形成芯片装置的方法
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
TWI715567B (zh) 晶片封裝
US8900993B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
CN108778737A (zh) 放置超小型或超薄型分立组件
CN102299082A (zh) 半导体承载元件的制造方法及应用其的封装件的制造方法
KR102658337B1 (ko) 다중 소자의 단계적 임베디드 패키지 기판 및 그 제조 방법
CN111739810B (zh) 半导体封装方法及半导体装置
US9455159B2 (en) Fabrication method of packaging substrate
KR20150079592A (ko) 인쇄 형태의 단자 패드를 갖는 리드 캐리어
TWI746574B (zh) 使用聯動導電連接組件以形成封裝半導體裝置的方法及結構
CN114388375A (zh) 形成芯片封装体的方法和芯片封装体
CN103219314B (zh) 电子器件以及用于制造电子器件的方法
US20230245944A1 (en) Fan-out type package preparation method of fan-out type package
WO2022021799A1 (zh) 半导体封装方法及半导体封装结构
CN111599700B (zh) 半导体封装方法及半导体封装结构
CN111599701B (zh) 半导体封装方法及半导体封装结构
CN111863635A (zh) 半导体封装方法
CN111952190B (zh) 半导体封装方法
CN113471086A (zh) 半导体封装方法及半导体封装结构
EP2846355A1 (en) Electrical substrate and process of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant