CN103219314B - 电子器件以及用于制造电子器件的方法 - Google Patents

电子器件以及用于制造电子器件的方法 Download PDF

Info

Publication number
CN103219314B
CN103219314B CN201310018777.6A CN201310018777A CN103219314B CN 103219314 B CN103219314 B CN 103219314B CN 201310018777 A CN201310018777 A CN 201310018777A CN 103219314 B CN103219314 B CN 103219314B
Authority
CN
China
Prior art keywords
layer
electronic device
semiconductor chip
conductive
electric connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310018777.6A
Other languages
English (en)
Other versions
CN103219314A (zh
Inventor
J.马勒
I.尼基廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103219314A publication Critical patent/CN103219314A/zh
Application granted granted Critical
Publication of CN103219314B publication Critical patent/CN103219314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/862—Applying energy for connecting
    • H01L2224/86201—Compression bonding
    • H01L2224/86203—Thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/868—Bonding techniques
    • H01L2224/86801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/868—Bonding techniques
    • H01L2224/8685—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了电子器件以及用于制造电子器件的方法。一种电子器件包括半导体芯片。接触元件、电连接器和电介质层被布置在导电层的面对半导体芯片的第一表面上。第一导电构件被布置在电介质层的第一凹陷中。第一导电构件将半导体芯片的接触元件与导电层电连接。第二导电构件被布置在电介质层的第二凹陷中。第二导电构件将导电层与电连接器电连接。

Description

电子器件以及用于制造电子器件的方法
技术领域
本发明涉及电子器件以及用于制造电子器件的方法。
背景技术
半导体芯片可以在仅仅一个主表面上或在其两个主表面上具有接触元件。所述芯片可以被布置在电子器件中，所述电子器件将被构造成使得它可以被布置在电子板（举例来说，例如印刷电路板（PCB））上。因此，半导体芯片的接触元件必须与电子器件的电连接器相连，所述电连接器可以被用来将电子器件固定在电子板上。
发明内容
根据本发明的一个方面，提供一种电子器件。所述电子器件包括：半导体芯片，其包括接触元件；与所述半导体芯片间隔开的电连接器；导电层；电介质层，其被布置在所述导电层的面对所述半导体芯片的第一表面上；第一导电构件，其被布置在所述电介质层的第一凹陷中，所述第一导电构件将所述半导体芯片的接触元件与所述导电层电连接；以及第二导电构件，其被布置在所述电介质层的第二凹陷中，所述第二导电构件将所述导电层与所述电连接器电连接。
根据本发明的另一方面，提供一种电子器件。所述电子器件包括：载体；电连接器；半导体芯片，其包括接触元件，所述半导体芯片被布置在所述载体上方并且与所述电连接器间隔开；导电层，其将所述半导体芯片的接触元件与所述电连接器电连接；以及电介质层，其被布置在所述导电层的面对所述半导体芯片的第一表面上。
根据本发明的又一方面，提供一种用于制造电子器件的方法。所述方法包括：提供包括接触元件的半导体芯片；提供电连接器；提供柔性层结构，所述柔性层结构包括柔性载体层、布置在所述柔性载体层上的导电层、布置在所述导电层上的电介质层、以及布置在所述电介质层的相应的第一和第二凹陷中的第一和第二导电构件；以及以下述方式将所述柔性层结构附着到所述半导体芯片和所述电连接器，即所述第一导电构件被附着到所述半导体芯片的接触元件并且所述第二导电构件被附着到所述电连接器。
附图说明
附图被包括以提供对实施例的进一步理解，以及所述附图被结合在本说明书中并且构成本说明书的一部分。附图示出实施例并且与描述一起用来解释实施例的原理。其他实施例以及实施例的许多预期优点将容易被认识到，因为通过参照下列详细描述，它们变得更好理解。附图的元件不一定相对于彼此是按比例的。相同的附图标记表示对应的类似部分。
图1示出根据本公开的示例性电子器件的示意性剖面侧视图表示；
图2A和2B示出根据本公开的示例性柔性层结构的示意性剖面侧视图表示；
图3示出根据本公开的示例性电子器件的示意性剖面侧视图表示；
图4示出根据本公开的示例性电子器件的示意性剖面侧视图表示；
图5示出根据本公开的示例性电子器件的示意性剖面侧视图表示；
图6示出根据本公开的示例性电子器件的示意性剖面侧视图表示；
图7示出根据本公开的示例性电子器件的示意性剖面侧视图表示；
图8示出用于说明根据本公开的制造电子器件的示例性方法的流程图；
图9示出用于说明根据本公开的制造电子器件的示例性方法的步骤的示意性剖面侧视图表示；
图10A和10B示出根据本公开的示例性电子器件的示意性剖面侧视图表示（图10A）和顶视图表示（图10B）；以及
图11示出用于说明根据本公开的制造柔性层结构的示例性方法的透视图表示。
具体实施方式
现在参照附图来描述方面和实施例，其中相同的附图标记通常被用来始终指代相同的元件。在下列描述中，出于解释的目的，阐述了许多具体细节以便提供对实施例的一个或多个方面的透彻理解。然而，对于本领域技术人员而言可能明显的是，可以利用较低程度的所述具体细节来实践所述实施例的一个或多个方面。在其他情况下，以示意性形式示出已知的结构和元件以便于描述所述实施例的一个或多个方面。将会理解，在不背离本发明的范围的情况下，可以利用其他实施例并且可以做出结构的或逻辑的改变。还应当注意，附图不是按比例的或者不一定是按比例的。
另外，虽然可能相对于几个实施中的仅仅一个公开了实施例的特定特征或方面，但是可以如对于任何给定或特定应用可能所期望的和有利的那样，将这种特征或方面与其他实施的一个或多个其他特征或方面相组合。此外，就在详细描述或权利要求书中使用术语“包括”、“具有”、“具有”或其其他变体而言，这种术语意图以与术语“包括”类似的方式而为包含性的。可以使用术语“耦合”和“连接”以及派生词。应当理解，这些术语可以被用来指示，两个元件彼此协作或交互，而不管它们是处于直接的物理或电接触还是它们彼此不处于直接的接触。此外，术语“示例性”仅仅意味着作为实例，而不意味着最佳的或最优的。因此，下列详细描述不应当在限制性意义上来理解，并且本发明的范围由所附权利要求书来限定。
电子器件以及用于制造电子器件的方法的实施例可以使用各种类型的半导体芯片或者结合在半导体芯片中的电路，在它们之中有逻辑集成电路、模拟集成电路、混合信号集成电路、传感器电路、MEMS（微机电系统）、电力集成电路、具有集成无源器件的芯片等等。所述实施例还可以使用半导体芯片，其包括MOS晶体管结构或者垂直晶体管结构（举例来说，例如IGBT（绝缘栅双极晶体管）结构）、或者一般来说其中将至少一个电接触垫布置在半导体芯片的第一主表面上并且将至少另一电接触垫布置在与半导体芯片的第一主表面相对的半导体芯片的第二主表面上的晶体管结构。
在几个实施例中，将层或层堆叠施加于彼此，或者将材料施加或沉积到层上。应当认识到，任何这种术语如“施加”或“沉积”意图字面地覆盖将层施加到彼此上的所有种类和技术。特别是，它们意图覆盖其中将层作为一个整体同时施加的技术（举例来说，例如层压技术）、以及其中以顺序方式来沉积层的技术（像例如溅射、电镀、模塑、CVD等等）。
半导体芯片可以在其外表面中的一个或多个上包括接触元件或接触垫，其中所述接触元件用于电接触半导体芯片。所述接触元件可以具有任何期望的形式或形状。它们例如可以具有焊盘（land）的形式，即在半导体封装的外表面上的平坦接触层。所述接触元件或接触垫可以由任何导电材料（例如由金属（例如铝、金或铜）或金属合金或导电有机材料或导电半导体材料）制成。
半导体芯片的接触元件还可以包括扩散势垒。扩散势垒在扩散焊接的情况下防止焊料材料从载体扩散到半导体芯片中。接触元件上的薄钛层例如可以实现这种扩散势垒。
在权利要求书和下列描述中，用于制造电子器件的方法的不同实施例特别是在流程图中被描述为过程或手段的特定序列。应当注意，所述实施例不应当受限于所描述的特定序列。所述不同过程或手段中的特定一些或全部还可以被同时地或者按照任何其他有用且适当的序列来进行。
如在本申请中描述的电子器件可以包括载体。所述载体可以包括任何种类的导电材料或者由任何种类的导电材料构成，比如铜或铜合金或铁/镍合金。所述载体可以与半导体芯片的一个接触元件机械连接并且电连接。半导体芯片可以通过下述中的一个或多个被连接到所述载体：回流焊接、真空焊接、扩散焊接、或者借助于导电粘合剂的粘附。如果扩散焊接被用作半导体芯片与载体之间的连接技术，则可以使用焊料材料，这由于在焊接过程之后的界面扩散过程而导致在半导体与载体之间的界面处的金属间相。在铜或铁/镍载体的情况下，因此期望使用包括AuSn、AgSn、CuSn、AgIn、AuIn或CuIn的焊料材料或者由AuSn、AgSn、CuSn、AgIn、AuIn或CuIn构成的焊料材料。可替换地，如果将把半导体芯片粘附到载体，则可以使用导电粘合剂。所述粘合剂例如可以基于环氧树脂，所述环氧树脂可以富有金、银、镍或铜的微粒以增强其导电性。
参照图1，示出根据第一方面的电子器件的示意性剖面侧视图表示。根据图1的电子器件10包括半导体芯片1（其包括接触元件1A）、电连接器2、导电层3、以及布置在导电层3的面对半导体芯片1的第一表面上的电介质层4。电子器件10还包括布置在电介质层4的第一凹陷中的第一导电构件5和布置在电介质层4的第二凹陷中的第二导电构件6，第一导电构件5将半导体芯片1的接触元件1A与导电层3电连接，第二导电构件6将导电层3与电连接器2电连接。
电子器件10还可以包括载体，半导体芯片1被布置在所述载体上方或所述载体上。所述载体可以被布置成与电连接器2共面。特别是，载体的上表面可以与电连接器2的上表面共面，并且载体的下表面可以与电连接器2的下表面共面。例如，如果载体和电连接器2源自同一引线框就可以是这种情况，其中所述引线框可以是任何种类的常规引线框，特别是基于铜的引线框。稍后将示出并解释更具体的实施例。
电子器件10的电介质层4的一部分可以被布置在所述载体的表面的一部分上。稍后将更详细地示出并解释这一点。
电子器件10的载体和电连接器2可以由同一基底材料制造。
电子器件10还可以包括电介质层4与半导体芯片1的侧面之间的中空空间。
电子器件10的电介质层4可以被布置在半导体芯片1的侧面上。
电子器件10的电介质层4可以被布置在电连接器2的侧面上。
电子器件10的电介质层4可以被布置在电连接器2与所述载体之间的中间空间内。
电子器件10还可以包括载体层，特别是布置在导电层3的第二表面上的基于聚合物的层，第二表面与第一表面相对。正如稍后将更详细一些地示出的那样，所述基于聚合物的层可以被用作制造过程中的载体层，并且在完成制造过程之后可以将所述载体层留下。所述基于聚合物的层可以包括处于从50μm到500μm的范围的厚度。
电子器件10的导电层3可以包括第一部分层和第二部分层，第二部分层被沉积在第一部分层上，特别是被电沉积在第一部分层上。根据稍后将更详细地示出的该实例，电子器件的这种实例可以被制造成使得，从导电层去除载体层，此后在原始导电层上沉积或生长附加导电层，从而所得到的导电层包括减小的热阻和电阻。原始导电层（即第一部分层）可以由金属箔（例如铜箔）构成，并且可以通过将另一铜层电沉积到第一部分层上来制造第二部分层。
电子器件10的第一导电构件和第二导电构件可以由同一导电材料构成。特别是，第一导电构件和第二导电构件中的一个或多个的材料可以不同于导电层3或电连接器2的材料。
电子器件10的第一导电构件和第二导电构件中的一个或多个可以包括下述中的一个或多个或者由下述中的一个或多个构成：包含导电微粒（特别是纳米微粒）的材料、软焊料、扩散焊料、或者粘合剂。
电子器件10的导电层3的厚度可以处于从10μm到200μm的范围。
电子器件10的接触元件可以被布置在半导体芯片的第一主表面上，并且可以在同一第一主表面上布置另一接触元件。这种另一接触元件可以以与第一接触元件相同的方式被连接到另一电连接器，即通过使用另一导电层。所述另一电连接器也可以由同一引线框制造，正如第一电连接器和载体的情况。还可以结合所述另一接触元件利用另外的特征（例如结合第一接触元件所描述的那些）。
电子器件10的接触元件可以被布置在半导体芯片1的第一主表面上，并且另一接触元件可以被布置在半导体芯片1的与第一主表面相对的第二主表面上。利用第二主表面上的该另一接触元件，半导体芯片1可以与导电载体或底板（例如引线框的导电载体或底板）电连接。电子器件10的半导体芯片1可以具有垂直晶体管结构，其例如包括半导体芯片1的第一上主表面上的源极接触元件和栅极接触元件以及第二下主表面上的漏极接触元件。
电子器件10还可以包括布置在导电层的远离半导体芯片的表面上的另一电介质层。另一导电层可以被布置在该另一电介质层的远离半导体芯片的表面上。该另一导电层可以被用来经由通过所述另一电介质层的电直通连接而与半导体芯片的另一接触元件进行接触。所述另一导电层可以被电连接到另一电连接器。稍后将示出并解释其详细实例。
根据第二方面，一种电子器件包括载体、电连接器、包括接触元件的半导体芯片（半导体芯片被布置在载体上方）、将半导体芯片的接触元件与电连接器电连接的导电层、以及布置在导电层的面对半导体芯片的第一表面上的电介质层。
第二方面的电子器件还可以包括将半导体芯片的接触元件与导电层电连接的第一导电构件、以及将导电层与电连接器电连接的第二导电构件。第一或第二导电构件中的一个或多个可以包括下述中的一个或多个或者由下述中的一个或多个构成：包含导电微粒（特别是纳米微粒）的材料、软焊料、扩散焊料、或者粘合剂。
第二方面的电子器件还可以包括布置在导电层上的载体层，其中所述载体层可以由基于聚合物的层构成，特别是基于聚合物的箔。载体层的厚度可以处在从50μm到500μm的范围。载体层可以包括大于导电层的厚度的厚度。
第二方面的电子器件的导电层可以包括处于从10μm到100μm的范围的厚度。
第二方面的电子器件的导电层可以包括第一部分层和第二部分层，第二部分层被沉积在第一部分层上，特别是被电沉积在第一部分层上，例如以与上面结合第一方面的电子器件所解释的相同的方式。
第二方面的电子器件的载体可以被布置成与电连接器共面。载体的第一上表面可以与电连接器的第一上表面共面，并且载体的第二下表面可以与电连接器的第二下表面共面。载体和电连接器可以由同一材料制造，并且特别是载体和电连接器可以源自在制造过程中的同一引线框。
第二方面的电子器件的电介质层的一部分可以被布置在所述载体的面对半导体芯片的表面的一部分上。
第二方面的电子器件还可以包括电介质层与半导体芯片的侧面之间的中空空间。
第二方面的电子器件的电介质层可以被布置在半导体芯片的侧面上。
第二方面的电子器件的电介质层可以被布置在电连接器的侧面上。
第二方面的电子器件的电介质层可以被布置在电连接器与载体之间的中间空间内。
根据第二方面的电子器件的另外的实例可以与如上面结合第一方面的电子器件所描述的特征和实例中的任何一个一起形成。
参照图2A、2B，示出根据本公开的示例性柔性层结构的示意性剖面侧视图表示。图2A的柔性层结构20包括载体层21，载体层21优选地由可以具有高达500μm的厚度的基于聚合物的箔制造。在载体层21上，通过例如在升高的温度的气氛内进行按压来层压导电层22，特别是铜箔。所述铜箔可以具有小于100μm（特别是10μm到100μm）的厚度。在铜箔22的另一表面上沉积电介质层23，电介质层23可以具有小于20μm（特别是5μm到20μm）的厚度。电介质层23包括第一凹陷23A和第二凹陷23B，此后通过丝网印刷、喷墨或滴涂在第一和第二凹陷23A和23B中填充导电介质，像例如包含导电微粒（特别是银纳米微粒）的材料、软焊料、扩散焊料、或粘合剂。此后，通过例如B阶段方法将如此制造的第一和第二导电构件24和25固化。如图2A中所示的柔性层结构可以优选地在如图11中所示的并行过程中被制造。图11示出由下铜箔上的上聚合物箔构成的大层结构200上的透视图，其中制造出多个条状铜箔接触元件201。在条状最上方电介质层部分的末端形成凹陷区域，并且通过如前面提到的方法中的任何一种来将导电材料滴涂到所述凹陷区域中。
参照图2B，示出基本上包括与图2A的柔性层结构20相同的结构的柔性层结构30。柔性层结构30还包括聚合物载体箔31、铜箔32和电介质层33。本质的差别在于，层结构30包括两个分开的导电层32.1和32.2，它们意图被使用在电子器件的实施例（例如图5中所示的电子器件的实施例）中，其中半导体芯片的第一接触元件将被连接到第一电连接器，并且半导体芯片的第二接触元件将与第二电连接器相连接。为此目的，层结构30还包括全部形成在电介质层33的相应凹陷中的第一导电构件34、第二导电构件35、第三导电构件36和第四导电构件37。所述两个导电层32.1和32.2通过电介质层33的升高部分33.1彼此分开。
参照图3，示出根据本公开的示例性电子器件的示意性剖面侧视图表示。电子器件40包括半导体芯片41，半导体芯片41例如可以是包括垂直晶体管结构的芯片。半导体芯片41包括第一接触元件41A（其可以是源极接触元件）、以及第二接触元件41B（其可以是栅极接触元件）、以及第三接触元件41C（其可以是漏极接触元件）。半导体芯片41利用其第三接触元件41C被附着在引线框的底板（载体）47上。电子器件40还包括与底板47源自同一引线框的电连接器42。电子器件40还包括铜箔43，铜箔43通过第一导电构件45和第二导电构件46将第一接触元件41A与电连接器42电连接。第一导电构件45将第一接触元件41A与铜箔43电连接，以及第二导电构件46将铜箔43与电连接器42电连接。第一和第二导电构件45和46可以由银纳米膏、软焊料、扩散焊料或导电粘合剂制造，所有这些优选地被硬化或固化，使得它无法与邻接材料中的任何一个起反应。电子器件40还包括与铜箔43连接的电介质层44。
包括铜箔43和电介质层44以及第一和第二导电构件45和46的层结构对应于在去除聚合物载体层21之后的如图2A中所示的层结构。一个基本问题在于，第一接触元件41A的上表面和电连接器42的上表面位于彼此平行的不同平面内。第一和第二导电构件45和46的下表面必须以贴合的（form-fitting）方式被附着到第一接触元件41A和电连接器42的上表面。所述问题的解决在于，如图2A、2B中所示的层结构被配置为柔性层结构，使得以稍后将示出的方式，所述层结构可以通过例如下述被附着到半导体芯片41和电连接器42：首先以贴合的方式将第一导电构件45附着到第一接触元件41A，随后向下弯曲柔性层结构的剩余部分以用于后续以贴合的方式将第二导电构件46附着到电连接器42。结果是，在图3的实施例中，在电介质层44与半导体芯片41的左侧面之间产生中空空间48。当向下弯曲柔性层结构时，电介质层44的一部分可以被放置在底板47的上表面的左侧部分上。电子器件40还可以照常由封装材料封装，使得电连接器42的仅仅一部分和相应的另外电连接器延伸出封装材料以便连接到电子板并且与之固定。
参照图4，示出根据本公开的示例性电子器件的示意性剖面侧视图表示。在下文中将仅仅解释相对于图3的电子器件40的差异。相同的附图标记被用于具有与图3的电子器件40中等同或类似的结构和功能的元件。在结构上不同的唯一元件是电介质层54。在图4的实例中，电介质层54以热设定前驱物的形式被提供在柔性层结构中，并且在将柔性层结构附着到半导体芯片41期间，电介质层54液化并且在其反应到固化且硬化的聚合物网络结构的最终状态之前填充位于半导体芯片41的左侧面的中空空间以及位于电连接器42与底板47之间的中空空间。
参照图5，示出根据本公开的示例性电子器件的示意性剖面侧视图表示。同样仅仅解释相对于图4的差异。电子器件60包括第一导电层63.1和第二导电层63.2、第一电连接器62.1和第二电连接器62.2以及电介质层64。相对于图4的电子器件50的最重要的差别在于，半导体芯片41的第一接触元件41A和第二接触元件41B被分别电连接到第一电连接器62.1和第二电连接器62.2。为此目的，电子器件60还包括第一导电构件65、第二导电构件66、第三导电构件67和第四导电构件68，以用于分别将第一接触元件41A与第一电连接器62.1以及将第二接触元件41B与第二电连接器62.2电连接。此外对于图5的实施例，电介质层64在将柔性层结构附着到半导体芯片41时液化，使得在电子器件60的内部结构内没有留下中空空间。此外，在完成电子器件60的制造之后载体层（即对应于图2B的聚合物箔31的聚合物箔69）被留下。
参照图6，示出根据本公开的示例性电子器件的示意性剖面侧视图表示。图6的电子器件70与图4的电子器件50之间的唯一差别是下述事实，即载体层71被留在产品中，而不像其他实施例中那样被去除。正如前面所解释的那样，载体层71可以由柔性箔制造，优选地由基于聚合物的箔（像聚酰亚胺箔）制造。载体层71的厚度优选地处于50μm到500μm的范围。
参照图7，示出根据本公开的示例性电子器件的示意性剖面侧视图表示。图7的电子器件80与图4的电子器件50的差别仅仅在于，电子器件80的导电层83厚于电子器件50的导电层43。当制造电子器件80时，柔性层结构的原始导电层可能已经具有与当制造图4的电子器件50时相同的厚度。然而，此后去除聚合物载体层并且在原始导电层上生长或沉积另一导电层以便制造最终导电层，所述最终导电层具有增大的厚度以用于降低热阻和电阻。另一导电层的生长或沉积例如可以通过将另一金属层电沉积到原始金属层上来执行。举例来说，原始金属层可以是如前所述的铜箔。可以将另一铜层电沉积到该铜箔上。
参照图8，示出用于说明根据本公开的制造电子器件的示例性方法的流程图。图8的方法90包括：提供包括接触元件的半导体芯片（91）；提供电连接器（92）；提供柔性层结构，所述柔性层结构包括柔性载体层、布置在柔性载体层上的导电层、布置在导电层上的电介质层、以及布置在电介质层的相应的第一和第二凹陷中的第一和第二导电构件（93）；以及以下述方式将柔性层结构附着到半导体芯片和电连接器，即第一导电构件被附着到半导体芯片的接触元件并且第二导电构件被附着到电连接器（94）。
方法90还可以包括将半导体芯片附着到载体。
提供柔性层结构可以包括将金属箔层压到柔性载体层上，特别是基于聚合物的箔（像聚酰亚胺箔）。
提供柔性层结构可以包括特别是通过丝网印刷、喷墨或滴涂中的一个或多个将导电材料填充到第一和第二凹陷中来形成第一和第二导电构件，所述导电材料特别是包含导电微粒（特别是纳米微粒）的材料、软焊料、扩散焊料、或粘合剂。
提供柔性层结构可以包括在并行过程中制造多个柔性层结构。
将柔性层结构附着到半导体芯片可以包括液化电介质层，使得它填充半导体芯片、电连接器和导电层之间的中间基底。
将柔性层结构附着到半导体芯片可以包括弯曲柔性层结构，使得第一和第二导电构件以贴合的方式被分别放置在接触元件和电连接器上。
方法90还可以包括在将柔性层结构附着到半导体芯片之后去除柔性载体层。所述方法还可以包括特别是通过电沉积将另一导电层生长到所述导电层上。
参照图9，示出用于说明所述方法的实例的示意性剖面侧视图表示。在图9的上部中示出柔性层结构，例如结合图2A描述的柔性层结构，其包括聚合物箔49、铜箔43、电介质层44、以及第一和第二导电构件45和46。在图9的下部中示出附着到载体47和电连接器42的半导体芯片41。图9示出如由箭头所指示的将柔性层结构附着到半导体芯片和电连接器的步骤。所述方法步骤是在升高的压力和温度的气氛中执行的。图9还示出，第一接触元件41A的上表面和电连接器42的上表面是平面并且处在彼此平行的不同平面内。为了以贴合的方式将第一和第二导电构件45和46附着到接触元件41A和电连接器42，必须向下移动柔性层结构以用于将第一导电构件45附着到第一接触元件41A，并且随后必须向下弯曲柔性层结构的左侧部分，使得第二导电构件46停留在电连接器42上，其中第二导电构件46也以贴合的方式被附着在电连接器42上。
参照图10A、10B，示出根据本公开的示例性电子器件100的示意性剖面侧视图表示（图10A）和顶视图表示（图10B）。图10A的剖面表示是沿着图10B的线A-A取得的。电子器件100包括布置在载体107上的半导体芯片101。在载体107的平面中布置电连接器102、103和104。电连接器102、103、104和载体107可以由同一引线框制造。半导体芯片101在其上表面上包括第一电接触件101A、第二电接触件101B和第三电接触件101C。半导体芯片101还可以包括未在图10A中示出但是可以在图10B的顶视图表示中看到的另外的电接触件101D和101E。第一导电层105以在电子器件的先前实例中描述的方式将第一电接触件101A与第一电连接器102相连，并且以相同的方式，第二导电层106将第三电接触件101B与第二电连接器103相连。电介质层111被布置在导电层105和106的下表面上，其中电介质层111还覆盖半导体芯片101的侧面。电子器件100与图1、3到7中所示的电子器件实例的差别主要在于，另一电介质层109被布置在第一和第二导电层105和106的上表面上。在另一电介质层109的上表面上布置另一导电层108，其将第二电接触件101B与第三电连接器104相连。第二电接触件101B通过形成在另一电介质层109中的通孔内的电直通连接112而与另一导电层108相连。直通连接112可以由金属制成，并且可以通过与另一导电层108相同的制造步骤形成。在图10B中可以看到，另一导电层108与第二导电层106重叠。以与其他导电层105和106被连接到电连接器102和103相同的方式，另一导电层108与第三电连接器104相连。
虽然已经相对于一个或多个实施示出并描述了本发明，但是可以在不背离所附权利要求书的精神和范围的情况下对所示的实例做出改动和/或修改。特别关于由上面描述的部件或结构（组件、器件、电路、系统等等）所执行的各种功能，除非另有指示，否则被用来描述这种部件的术语（包括对“装置”的提及）意图对应于执行所描述的部件的规定功能的任何部件或结构（例如在功能上是等同的），即使在结构上不等同于在这里所示的本发明的示例性实施中执行所述功能的所公开的结构。

Claims (21)

1.一种电子器件，包括：
半导体芯片，其包括接触元件；
与所述半导体芯片间隔开的电连接器；
导电层；
电介质层，其被布置在所述导电层的面对所述半导体芯片的第一表面上，其中，所述电介质层的一部分被布置在所述半导体芯片的侧面或所述电连接器的侧面中的一个或多个上；
第一导电构件，其被布置在所述电介质层的第一凹陷中，所述第一导电构件将所述半导体芯片的接触元件与所述导电层电连接；以及
第二导电构件，其被布置在所述电介质层的第二凹陷中，所述第二导电构件将所述导电层与所述电连接器电连接。
2.根据权利要求1所述的电子器件，还包括载体，所述半导体芯片被布置在所述载体上方。
3.根据权利要求2所述的电子器件，其中，所述载体被布置成与所述电连接器共面。
4.根据权利要求2所述的电子器件，其中，所述电介质层的一部分被布置在所述载体的面对所述半导体芯片的表面的一部分上。
5.根据权利要求2所述的电子器件，其中，所述电介质层被布置在所述电连接器与所述载体之间的中间空间内。
6.根据权利要求1所述的电子器件，还包括布置在所述导电层的第二表面上的基于聚合物的层，所述第二表面与所述第一表面相对。
7.根据权利要求1所述的电子器件，其中，所述导电层包括第一部分层和第二部分层，所述第二部分层被沉积在所述第一部分层上。
8.根据权利要求2所述的电子器件，其中，所述载体和所述电连接器是引线框的部分。
9.根据权利要求1所述的电子器件，其中，所述第一或第二导电构件中的一个或多个包括下述中的一个或多个：包含导电微粒的材料、软焊料、扩散焊料、或粘合剂。
10.根据权利要求6所述的电子器件，其中，所述基于聚合物的层包括基于聚合物的箔。
11.根据权利要求6所述的电子器件，其中，所述基于聚合物的层具有大于所述导电层的厚度的厚度。
12.一种用于制造电子器件的方法，包括：
提供包括接触元件的半导体芯片；
提供电连接器；
提供柔性层结构，所述柔性层结构包括柔性载体层、布置在所述柔性载体层上的导电层、布置在所述导电层上的电介质层、以及布置在所述电介质层的相应的第一和第二凹陷中的第一和第二导电构件；以及
以下述方式将所述柔性层结构附着到所述半导体芯片和所述电连接器，即所述第一导电构件被附着到所述半导体芯片的接触元件并且所述第二导电构件被附着到所述电连接器；其中，提供柔性层结构包括在并行过程中制造多个柔性层组件。
13.根据权利要求12所述的方法，还包括将所述半导体芯片附着到载体。
14.根据权利要求12所述的方法，其中，提供柔性层结构包括将金属箔层压到所述柔性载体层上。
15.根据权利要求12所述的方法，其中，提供柔性层结构包括通过将导电材料填充到所述第一和第二凹陷中来形成所述第一和第二导电构件。
16.根据权利要求15所述的方法，其中，所述导电材料包括包含导电微粒的材料、软焊料、扩散焊料、或粘合剂。
17.根据权利要求15所述的方法，其中，所述填充包括丝网印刷、喷墨或滴涂中的一个或多个。
18.根据权利要求12所述的方法，其中，将所述柔性层结构附着到所述半导体芯片包括弯曲所述柔性层结构，使得所述第一和第二导电构件分别以贴合的方式被放置在所述接触元件和所述电连接器上。
19.根据权利要求12所述的方法，还包括在将所述柔性层结构附着到所述半导体芯片之后去除所述柔性载体层。
20.根据权利要求19所述的方法，还包括将另一导电层生长到所述导电层上。
21.根据权利要求19所述的方法，还包括通过电沉积将另一导电层生长到所述导电层上。
CN201310018777.6A 2012-01-19 2013-01-18 电子器件以及用于制造电子器件的方法 Active CN103219314B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/354,089 US9018742B2 (en) 2012-01-19 2012-01-19 Electronic device and a method for fabricating an electronic device
US13/354,089 2012-01-19
US13/354089 2012-01-19

Publications (2)

Publication Number Publication Date
CN103219314A CN103219314A (zh) 2013-07-24
CN103219314B true CN103219314B (zh) 2016-03-09

Family

ID=48742493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310018777.6A Active CN103219314B (zh) 2012-01-19 2013-01-18 电子器件以及用于制造电子器件的方法

Country Status (3)

Country Link
US (1) US9018742B2 (zh)
CN (1) CN103219314B (zh)
DE (1) DE102013100339B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019130778A1 (de) * 2018-11-29 2020-06-04 Infineon Technologies Ag Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202715A1 (de) * 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
DE102019219238A1 (de) * 2019-12-10 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrlagiges 3D-Folienpackage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
CN1917158A (zh) * 2005-08-17 2007-02-21 通用电气公司 功率半导体封装方法和结构
US7217997B2 (en) * 2003-07-30 2007-05-15 Nxp Bv. Ground arch for wirebond ball grid arrays

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
JPH06302653A (ja) * 1993-04-15 1994-10-28 Rohm Co Ltd 半導体装置
US6682954B1 (en) * 1996-05-29 2004-01-27 Micron Technology, Inc. Method for employing piggyback multiple die #3
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
US6468891B2 (en) * 2000-02-24 2002-10-22 Micron Technology, Inc. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods
US8399989B2 (en) * 2005-07-29 2013-03-19 Megica Corporation Metal pad or metal bump over pad exposed by passivation layer
US8101463B2 (en) 2009-02-12 2012-01-24 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8022558B2 (en) * 2009-02-13 2011-09-20 Infineon Technologies Ag Semiconductor package with ribbon with metal layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
US7217997B2 (en) * 2003-07-30 2007-05-15 Nxp Bv. Ground arch for wirebond ball grid arrays
CN1917158A (zh) * 2005-08-17 2007-02-21 通用电气公司 功率半导体封装方法和结构

Also Published As

Publication number Publication date
DE102013100339B4 (de) 2018-12-13
CN103219314A (zh) 2013-07-24
DE102013100339A1 (de) 2013-07-25
US20130187259A1 (en) 2013-07-25
US9018742B2 (en) 2015-04-28

Similar Documents

Publication Publication Date Title
CN103219314B (zh) 电子器件以及用于制造电子器件的方法
CN101447442B (zh) 包括在基底上放置半导体芯片的制造装置的方法
CN104051408B (zh) 模块及其制造方法
CN101393899B (zh) 半导体器件
CN102867804B (zh) 包括具有突出体的接触片的半导体器件及其制造方法
US8520396B2 (en) Method for producing an electronic module
CN105390472B (zh) 用于嵌入式半导体器件封装的电气互连结构及其制造方法
US10418319B2 (en) Method of manufacturing a semiconductor device
CN103247541B (zh) 半导体器件及其制造方法
CN103178030A (zh) 包括安装在dcb衬底上的分立器件的模块及制造模块的方法
CN104051377A (zh) 功率覆盖结构及其制作方法
AU5208000A (en) Chip holder for a chip module and method for producing said chip module
US8097944B2 (en) Semiconductor device
CN104851858A (zh) 堆叠的电子封装件
CN103325752B (zh) 电路封装、电子电路封装和用于包封电子电路的方法
CN101770994A (zh) 具有金属突点的半导体封装基板
US8928140B2 (en) Method of manufacturing an electronic system
TW201240044A (en) Packaging substrate with well structure filled with insulator and manufacturing method
CN101431050B (zh) 制造多半导体器件的方法
CN106206328B (zh) 一种埋入芯片式封装基板的制作方法
CN108122898A (zh) 包括双向开关的半导体器件
US20180218992A1 (en) Semiconductor Device, Method for Fabricating a Semiconductor Device and Method for Reinforcing a Die in a Semiconductor Device
CN104425404A (zh) 封装半导体器件
US10181439B2 (en) Substrate and method for fabrication thereof
CN104810298A (zh) 电子器件和用于制造电子器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant