JPH02102563A - 半導体装置とその製法 - Google Patents

半導体装置とその製法

Info

Publication number
JPH02102563A
JPH02102563A JP25679688A JP25679688A JPH02102563A JP H02102563 A JPH02102563 A JP H02102563A JP 25679688 A JP25679688 A JP 25679688A JP 25679688 A JP25679688 A JP 25679688A JP H02102563 A JPH02102563 A JP H02102563A
Authority
JP
Japan
Prior art keywords
coating resin
insulating
dam
semiconductor device
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25679688A
Other languages
English (en)
Inventor
Masahiro Takita
滝田 雅広
Koji Enomoto
榎本 孝次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP25679688A priority Critical patent/JPH02102563A/ja
Publication of JPH02102563A publication Critical patent/JPH02102563A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の構造、 及びその製法に関 の不要部分まで流出し、絶縁基板lの外周をこえて下面
にひろがって付着することがある。これはコーティング
樹脂の無駄や、不要部分への付着による悪影響の要因と
なるなどの欠点を生ずる。
又、半導体装置の製造過程において、−枚の絶縁基板を
単位区分し、半導体チップ等を夫々の単位区分上に搭載
し、更に、コーティング樹脂を施した後、単位区分毎に
分割して半導体装置の単位体を得る製法も知られている
。この場合においてもコーティング樹脂が不要部分に流
出、付着する問題が生じ、前記と同様の欠点がある。
本発明は前記せる欠点を解消し、構造簡単、高信頼度で
、かつ製造方法の容易な半導体装置、及びその製法を提
供することを目的とする。
第2図は本発明の実施例である半導体装置の断面構造図
であり、第1図と同一符号は同一部分を示す、6は本発
明の要部である絶縁性堰状物であり、エポキシ樹脂や、
ガラス材から成り、スクリン印刷法、転写法、塗着法な
どにより付着形成する。量産においては印刷法による付
着がもつとも適している。絶縁性堰状物6の付着により
、流動性の高いコーティング樹脂の不要部分への流出を
適切に阻止できる。
第3図は本発明の実施例である。半導体装置の製法を説
明する平面構造図である。第3図は第2図の半導体装置
を複数個、単一の絶縁基板上に形成(箇3図では9個の
半導体装置の単位体を形成)した構造を示している0貫
通孔7をあけた後、9個の単位区分の各絶縁基板1上に
印刷法により樹脂、ガラス材等の絶縁性堰状物6を付着
形成し、夫々の6の区域内に少くとも半導体チップ2を
搭載し、次いで6の区域内にコーティング樹脂(図示し
ていない)を注入し、硬化した後、9個の半導体装置の
単位体に分割する。前記の製法により、コーティング樹
脂の不要部分への流出を阻止する絶縁性堰状物を量産性
よく、第2図の半導体装置を得ることができる。なお、
付言するならば貫通孔7をあけることにより、絶縁基板
1の7の部分における厚み部分に電極金属を設けて、プ
リント基板へのハンダ付を容易とする構造にしている本
発明の半導体装置は種々の利用をなし得るが、チップキ
ャリヤ型としてプリント基板に実装して利用するのに適
している。又、絶縁基板1は単に平板状だけでなく、パ
ッケージ状にしてもよく、半導体チップ、抵抗、コンデ
ンサ等の電子部品を1m又は必要な組合せを搭載し得る
ものである。
コーティング樹脂の被着も搭載された電子部品の全部又
は必要選択部分になし得るものである。従って、堰状物
6は絶縁基板1上の周辺−杯でも小区域でも必要に応じ
て、設けて得るものである。
半導体チップ2の搭載は絶縁基板上に直接、接着するこ
とを限定するものでなく、電極等を介在させてもよく、
その他の部分についても同様であるその他、本発明の装
置及び製法において、図示図は本発明の実施例の半導体
装置を示す断面構造図、第3図は本発明の実施例の製法
を説明する平面構造図であり、1は絶縁基板、2は半導
体チップ、3はポンディングパッド、4はボンディング
ワイヤ、5はコーティング樹脂、6は絶縁性堰状物、7
は貫通孔である。
高信頼度で、かつ、製造方法の容易な半導体装置、及び
製法を得ることができ、電子回路装置への組込みなどに
より、産業上の利用効果、極めて大なるものである。
【図面の簡単な説明】
第1図は従来の半導体装置の断面構造図、第2第1図

Claims (1)

  1. 【特許請求の範囲】 (1)絶縁基板上に半導体チップを搭載し、該半導体チ
    ップを取り囲むごとく絶縁性堰 状物を付着形成し、該堰状物が取り囲む 部分にコーティング樹脂を被覆したこと を特徴とする半導体装置。 (2)単一の絶縁基板内に半導体装置用絶縁基板の単位
    体を複数個、区分して形成し、 個々の単位体上のチップ搭載部分を取り 囲むごとく、絶縁性堰状物を印刷法によ つて、付着形成した後、各単位体に分割 することを特徴とする特許請求の範囲第 (1)項の半導体装置の製法。
JP25679688A 1988-10-12 1988-10-12 半導体装置とその製法 Pending JPH02102563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25679688A JPH02102563A (ja) 1988-10-12 1988-10-12 半導体装置とその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25679688A JPH02102563A (ja) 1988-10-12 1988-10-12 半導体装置とその製法

Publications (1)

Publication Number Publication Date
JPH02102563A true JPH02102563A (ja) 1990-04-16

Family

ID=17297563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25679688A Pending JPH02102563A (ja) 1988-10-12 1988-10-12 半導体装置とその製法

Country Status (1)

Country Link
JP (1) JPH02102563A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529650A (ja) * 1991-07-19 1993-02-05 Sharp Corp 光学装置
JPH0537010A (ja) * 1991-05-23 1993-02-12 Sharp Corp 反射型フオトインタラプタ
JPH06120360A (ja) * 1992-10-06 1994-04-28 Kyocera Corp 半導体素子収納用パッケージ
US5885854A (en) * 1996-11-12 1999-03-23 Micron Technology, Inc. Method for application of de-wetting material for glob top applications
JP2000260793A (ja) * 1999-03-12 2000-09-22 Miyota Kk Icチップのパッケージ方法及びその構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537010A (ja) * 1991-05-23 1993-02-12 Sharp Corp 反射型フオトインタラプタ
JPH0529650A (ja) * 1991-07-19 1993-02-05 Sharp Corp 光学装置
JPH06120360A (ja) * 1992-10-06 1994-04-28 Kyocera Corp 半導体素子収納用パッケージ
US5885854A (en) * 1996-11-12 1999-03-23 Micron Technology, Inc. Method for application of de-wetting material for glob top applications
US5936310A (en) * 1996-11-12 1999-08-10 Micron Technology, Inc. De-wetting material for glob top applications
JP2000260793A (ja) * 1999-03-12 2000-09-22 Miyota Kk Icチップのパッケージ方法及びその構造

Similar Documents

Publication Publication Date Title
US6016013A (en) Semiconductor device mounting structure
US4466181A (en) Method for mounting conjoined devices
US6287894B1 (en) Acoustic device packaged at wafer level
JPH02102563A (ja) 半導体装置とその製法
JPH0745641A (ja) 半導体装置の実装方法
US20070119911A1 (en) Method of forming a composite standoff on a circuit board
JP2816084B2 (ja) 半田塗布方法、半導体装置の製造方法およびスキージ
JPS6244851B2 (ja)
JP2654677B2 (ja) 半導体装置の製造方法
JP2506915Y2 (ja) 混成集積回路モジュ―ル
JPH0433348A (ja) 半導体装置
JPS6290938A (ja) 半導体装置
US7834460B2 (en) Method for manufacturing an electronic component and corresponding electronic component
JPH03155144A (ja) ベアー半導体icチップ実装方法
JP4854863B2 (ja) 半導体装置
JPS63124433A (ja) フイルムキヤリア
JPH0298154A (ja) キヤリアテープ
JP2599290Y2 (ja) ハイブリッドic
JPH0456157A (ja) 半導体装置のリード取り付け構造
JPH05226385A (ja) 半導体装置の実装方法
JPH01175294A (ja) 回路基板
JPH10284514A (ja) エリアアレイパッケージ型半導体装置の構造
JPS61101052A (ja) 半導体装置の組立方法
JPH05299476A (ja) 半導体チップの実装方法
JPS5879741A (ja) 集積回路装置の接続方法