JPH0537010A - 反射型フオトインタラプタ - Google Patents

反射型フオトインタラプタ

Info

Publication number
JPH0537010A
JPH0537010A JP3180902A JP18090291A JPH0537010A JP H0537010 A JPH0537010 A JP H0537010A JP 3180902 A JP3180902 A JP 3180902A JP 18090291 A JP18090291 A JP 18090291A JP H0537010 A JPH0537010 A JP H0537010A
Authority
JP
Japan
Prior art keywords
light
case
resin
chip
emitting chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3180902A
Other languages
English (en)
Other versions
JP2781476B2 (ja
Inventor
Tetsuya Hanamoto
哲也 花本
Masumi Nakamichi
眞澄 中道
Masahiko Kimoto
匡彦 木本
Shoshichi Kato
昭七 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18090291A priority Critical patent/JP2781476B2/ja
Priority to US07/808,857 priority patent/US5291038A/en
Priority to EP91311917A priority patent/EP0493051B1/en
Priority to DE69111211T priority patent/DE69111211T2/de
Publication of JPH0537010A publication Critical patent/JPH0537010A/ja
Application granted granted Critical
Publication of JP2781476B2 publication Critical patent/JP2781476B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【目的】 ケースに金属メッキ配線を施したフレームレ
ス構造の表面実装型反射型フォトインタラプタにおい
て、発光チップから受光チップへの光漏れを解消する。 【構成】 受発光チップ間の遮光壁１５の側面に金属メ
ッキ（遮光メッキ層）１５’を施すとともに、ケース２
２に遮光性の添加剤２５を混入する。さらに、ケース２
２の開口面側の上面に塗布する樹脂流れ防止用のインク
レジスト１９に、遮光性の添加剤２５を混入する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はフォトインタラプタに関
し、特に樹脂ケース上に金属メッキで配線を施したフレ
ームレス構造を有する表面実装型の反射型フォトインタ
ラプタに関する。
【０００２】
【従来の技術】従来の技術について図１５乃至図１７を
参照して説明する。
【０００３】図１５は従来例による反射型フォトインタ
ラプタの断面図である。
【０００４】従来の反射型フォトインタラプタは、図１
５に示すように、金属リードフレーム１上にそれぞれ搭
載され、金線等により各々電気的に接続された発光チッ
プ２及び受光チップ３を備え、この発光チップ２及び受
光チップ３がそれぞれ透光性樹脂４でモールド（いわゆ
る通常の樹脂モールド発光素子、受光素子として構成）
され、さらに受発光チップ間の遮光及び外部からの光の
遮光を行うとともに、全体の形状を形成する強度的に強
い遮光性樹脂５によって一体的にモールドされている。
以上の構成において、発光チップ２から放出された光６
は、外部の被検出体７の表面反射体８で反射され、この
反射光９が受光チップ３で受光されることにより、被検
出体７の表面反射体８の有無検知が行われていた。
【０００５】図１６及び図１７はそれぞれ、図１５に示
す従来例による反射型フォトインタラプタの外観を示す
平面図及び側面図である。図中１０は発光チップ２から
放出される光の出る投光窓であり、前述のように透光性
樹脂４でモールドされている。１１は光を入射させるた
めの入射窓であり、受光チップ３が同様に透光性樹脂４
でモールドされている。また、４本の金属リードフレー
ム１が外部との電気的接続のために遮光性樹脂５から外
方に引き出されている。ところで、前述の図１５乃至図
１７に示した反射型フォトインタラプタの構造では、受
・発光チップが金属リードフレーム１に搭載されてお
り、金属リードフレーム１と、エポキシ系樹脂や熱可塑
性樹脂などからなる透光性樹脂４及び遮光性樹脂５のモ
ールド用材料との間の熱膨張係数を合わせるのに苦労す
る。又、他の基板等への表面実装時の半田リフロー処理
工程がある場合は、金属リードフレーム樹脂間で剥離が
発生しない様に、モールド材料の耐熱性を向上させるこ
とが必要であった。
【０００６】そこで、上記問題点を解決するため、後述
するように、立体的な樹脂ケース上に金属メッキによっ
て配線を施したフレームレス構造の反射型フォトインタ
ラプタが提案されている。
【０００７】図１８は他の従来例によるフレームレス構
造の反射型フォトインタラプタの斜視図、図１９、図２
０、図２１、図２２はそれぞれ、他の従来例によるフレ
ームレス構造の反射型フォトインタラプタの平面図、正
面図、側面図、裏面図、図２３、図２４、図２５、図２
６はそれぞれ、図１９のＡ−Ａ’線断面図、Ｂ−Ｂ’線
断面図、Ｃ−Ｃ’線断面図、Ｄ−Ｄ’線断面図である。
図２７は図２５のＰ部拡大図である。
【０００８】他の従来例による反射型フォトインタラプ
タは、図１８乃至図２７に示すように、発光チップ２を
搭載する発光チップ搭載用凹部１３と受光チップ３を搭
載する受光チップ搭載用凹部１４とが中間壁１５を介し
て並設された樹脂ケース（以下、単にケースと記す）１
６を有し、前記両チツプ搭載用凹部１３，１４にそれぞ
れ金属メッキ技術或いは蒸着技術によって金属メッキ配
線１７が施されたフレームレス構造である。
【０００９】前記金属メッキ配線１７は、ケース１６に
沿って外部に引き出され、さらに図２２に示すようにケ
ース１６の裏面まで引き回されている。このケース１６
の裏面部の配線１８は、他の基板等への実装時の半田付
けパッドとして使用される。また、発光チップ２及び受
光チップ３はそれぞれ、発光チップ搭載用凹１３及び受
光チップ搭載用凹部１４の金属メッキ配線１７上に直接
搭載され、透光性樹脂３１によって樹脂封止されてい
る。
【００１０】ここで、この透光性樹脂３１が中間壁１５
の上面に付着したり、ケース１６の外部に流出したりす
ることのないように中間壁１５の上面を含むケース１６
の上面に、樹脂の流れ止め用のインクレジスト１９を塗
布している。
【００１１】以上のように、他の従来例による反射型フ
ォトインタラプタにおいては、電気的な配線１７をケー
ス１６上に金属メッキ技術或いは蒸着技術によって施し
たフレームレス構造であり、金属リードフレームとモー
ルド用材料間の熱膨張係数の違いを考慮する必要がな
く、またそのため、金属リードフレーム及び樹脂間の剥
離も発生しない。
【００１２】
【発明が解決しようとする課題】ところが、このフレー
ムレス構造の反射型フォトインタラプタは、以下に説明
するように受発光チップ間の光漏れの問題があった。
【００１３】即ち、図２５に示すように、発光チップ２
から放出された光２０は、受・発光チップを間仕切りす
る中間壁１５を貫通して受光チップ３側に漏れる為、受
光側に於いて信号／出力比（Ｓ／Ｎ比）が低下してい
た。
【００１４】また、図２３に示すように、発光チップ２
から放出された光の一部２１が金属メッキ配線１７の無
い箇所からケース１６の樹脂内に入り込み、樹脂内を通
過して図２６に示すように樹脂端面で反射し、最終的に
図２４に示すように受光チップ３側に濡れるため、やは
り信号／出力比（Ｓ／Ｎ比）の低下の一因となってい
た。
【００１５】さらに、以下に示すような光濡れの問題が
ある。
【００１６】図２７は図２５のＰ部拡大図である。図２
７に示す様に、中間壁１５の上面にコーティングしたイ
ンクレジスト１９内を発光チップ２からの光２１が受光
チップ３側に回り込む為、受光側に於いて信号／出力比
（Ｓ／Ｎ比）が低下していた。
【００１７】以上のように、従来のリードレス構造の反
射型フォトインタラプタは、発光チップ２から受光チッ
プ３への光濡れの量が大きく（濡れ電流値≒１０-4アン
ペアオーダー）、信号／出力比（Ｓ／Ｎ比）が低いとい
う問題があった。
【００１８】そこで本発明の目的は、発光チップから受
光チップへの光濡れを解消したフレームレス構造の反射
型フォトインタラプタを提供することにある。
【００１９】
【課題を解決するための手段】前記目的を達成するため
に本発明は、発光チップを搭載するための発光チップ搭
載用凹部と受光チップを搭載するための受光チップ搭載
用凹部とが、中間壁を介して並設されてなる樹脂ケース
を有し、前記両凹部にそれぞれ金属メッキ配線が施され
前記金属メッキ配線上に前記発光チップ及び前記受光チ
ップがそれぞれ載置され、樹脂封止されてなる反射型フ
ォトインタラプタにおいて、前記中間壁の前記受発光チ
ップ側側面に金属メッキを施すとともに、前記樹脂ケー
スに遮光性の添加剤を混入してなることを特徴とする。
【００２０】また、前記ケースの材料として、メッキ加
工性に優れ高耐熱性を有する液晶ポリマーを使用するこ
とを特徴とする。
【００２１】あるいはまた、さらに前記樹脂ケースの開
口面側の上面に塗布する樹脂流れ防止用のインクレジス
トに遮光性の添加剤を混入することを特徴とする。
【００２２】
【作用】発光チップを搭載するための発光チップ搭載用
凹部と受光チップを搭載するための受光チップ搭載用凹
部とが、中間壁を介して並設されてなるケースを有し、
前記両凹部にそれぞれ金属メッキ配線が施され、前記金
属メッキ配線上に前記発光チップ及び前記受光チップが
それぞれ載置され、樹脂封止されてなる反射型フォトイ
ンタラプタにおいて、前記中間壁の前記受発光チップ側
側面に金属メッキを施すとともに、前記樹脂ケースに遮
光性の添加剤を混入するので、発光チップから放出され
た光の内、中間壁に向かう光は前記金属メッキによって
反射され、従来のように中間壁を通過して受光チップ側
に漏れることが無い。しかも、金属メッキによって反射
された光はケースの開口部へ向かうので、光の利用効率
を向上できる。
【００２３】さらに、前記ケースに遮光性の添加剤を混
入するので、金属メッキの無い箇所からケース内部に入
射した光は前記添加剤によって遮光され、受光チップ側
へ漏れ出ることはない。
【００２４】また、前記ケースの材料として液晶ポリマ
ーを使用することによって、ケースに対する金属メッキ
加工性及びケース自体の耐熱性が高まり、信頼性を向上
できる。
【００２５】また、前記ケースの開口面側上部に塗布す
る樹脂流れ防止用のインクレジストに遮光用の添加剤を
混入すれば、従来このインクレジストを介して発光チッ
プから受光チップへ漏れていた光も遮光できる。
【００２６】以上のように、本発明によれば発光チップ
から受光チップへの光漏れを解消でき、信号／出力比
（Ｓ／Ｎ比）が向上し、しかもケースに対する金属メッ
キ加工性及びケース自体の耐熱性が向上するので、高信
頼性の反射型フォトインタラプタが得られる。
【００２７】
【実施例】本発明の一実施例について、図１乃至図１３
を参照して説明する。なお、図１５乃至図２７に示す従
来例と同一機能部分には同一記号を付している。
【００２８】図１は本実施例によるフレームレス構造の
反射型フォトインタラプタの斜視図である。本実施例に
よる反射型フォトインタラプタは、図１に示すように、
中間壁１５の側面全面に金属メッキ配線１７と同じ金属
メッキからなる遮光メッキ層１５’を施すとともに、樹
脂ケース（以下、単にケースと記す）２２及びインクレ
ジスト１９に遮光性の添加剤２５を混入している。従っ
て、発光チップ２からの光が中間壁１５を介して受光チ
ップ３側に漏れるのを防止できる。
【００２９】しかも、ケース２２の樹脂に遮光性の添加
剤２５を混入しているので、発光チップ２からの光がメ
ッキ配線１７及び遮光メッキ層１５’の無い箇所からケ
ース２２の樹脂を介して受光チップ３に漏れるという場
合も解消できる。
【００３０】さらにインクレジスト１９も遮光性を有す
るので、従来このインクレジスト１９を介して発生して
いた発光チップ２から受光チップ３への光漏れも解消で
きる。
【００３１】また、ケース２２の材料として、液晶ポリ
マー、ポリエーテルサルフォン等の機能性高分子材料
（エンジニアリングプラスチック、以下、機能性高分子
材料で代表する。）を使用する。これらの材料は優れた
加工性、耐熱性を有し反射型フォトインタラプタの信頼
性向上に効果がある反面、本来は半透明の材料であり遮
光性が不十分である。このため、前述したように、遮光
性の添加剤２５を混入すると共に、ケース２２の中間壁
１５の側面に金属メッキからなる遮光メッキ層１５’等
を施し、受発光チップ間の十分な遮光を実現している。
【００３２】なお、特に液晶ポリマーはメッキ加工性、
耐熱性に優れたものであり、実用化に達しており、か
つ、他の機能性高分子材料と比較して安価であり有用で
ある。さらに、ケース２２の樹脂は遮光性の添加剤２５
を混入することで黒色を有している。このため熱線を吸
収し易く、フォトインタラプタの基板表面実装時のリフ
ロー工程においては、ケース２２全体が短時間で均一に
加熱され温度分布の違いによる熱応力を小さく抑える事
が出来るという利点もある。
【００３３】以下、図２乃至図１２を参照して、本実施
例による反射型フォトインタラプタについて、製造工程
に従ってさらに詳細に説明する。
【００３４】図２、図３、図４、図５はそれぞれ、本実
施例による反射型フォトインタラプタの平面図、側面
図、正面図、裏面図、図６、図７、図８、図９はそれぞ
れ図２（ａ）のＡ−Ａ’線断面図、Ｂ−Ｂ’線断面図、
Ｃ−Ｃ’線断面図、Ｄ−Ｄ’線断面図、図１０図は６図
のＱ部拡大図、図１１及び図１２はそれぞれ、本実施例
による分割前のシート基板状態の反射型フォトインタラ
プタの平面図及び裏面図である。
【００３５】図２乃至図１０に示すように、中間壁１５
の側面全面に金属メッキによる遮光メッキ層１５’を施
した立体的なケース２２を作製する。実際には図１１及
び図１２に示すように、このケース２２が連接されたシ
ート基板２３の状態で作製するが、ここでは単独のケー
ス２２をとりあげて説明する。なお、図１１及び図１２
中、２４はスルホールである。ケース２２の樹脂材料と
しては、例えば液晶ポリマーやポリエーテルサルフォン
等のように良好なメッキ加工性、半田耐熱性などを有す
る機能性高分子材料を使用し、射出成形などの手法を用
いて成形する。ここで、この樹脂材料中に遮光性を向上
するために、例えばカーボン、Ｓｉ或はＩｎＳｂなどの
粉体の添加剤２５を混入する。添加剤２５の添加量及び
粒径は、例えばカーボンではそれぞれ、０．５〜５．０
ｗｔ％及び１．０μｍ以下の範囲とすることによってケ
ース２２の十分な遮光性が得られる。０．５ｗｔ％より
小さい添加量ではケース２２の遮光性が十分にとれず、
逆に５．０ｗｔ％を越える量を添加するとケース２２の
樹脂メッキ加工性が劣化する。
【００３６】また、粒径が１．０μｍを越える大きさで
は、粒径間の隙間を光が通過し易くなり遮光性が十分と
れない。
【００３７】次に、ケース２２の表面に、無電荷メッキ
法、電解メッキ法或は薄膜蒸着技術等の手法を用いて金
属メッキ膜（例えば、Ｃｕ，Ｎｉ，Ａｕなど）を形成
後、エッチングなどにより、チップランド用パッド部２
６及び電極パッド２７を含む金属メッキ配線１７を三次
元的に配線する。ここで、金属メッキ配線１７の内、ケ
ース２２の外側に引き出された配線は、前述のスルホー
ル２４内に金属メッキを施すことによって形成する。
【００３８】また、金属メッキ配線１７の形成と同時に
中間壁１５の両側面の全面に遮光面層１５’を形成す
る。さらに、発光チップ搭載用凹部１３及び受光チップ
搭載用凹部１４内の斜面部３２を含めケース２２の内壁
全面に、反射メッキ層３３を形成する。その後、斜面部
３２上の反射メッキ層をフォトエッチングにより取り除
く。このフォトエッチングの際、斜面部３２が傾斜して
いることによって、斜面部３２の選択的な露光が容易に
行える。
【００３９】また、上記金属メッキ配線１７は、図５に
示すようにケース２２の裏面まで引き回し、他基板等へ
の半田付けパッド１８として使用する。
【００４０】この半田付けパッド１８は、図５に示すよ
うに、形状及び面積を同一にして対称的に配置している
ので、基板実装時の半田リフローの際、マンハッタン現
象を防止できる。
【００４１】また、図５に示す王字状の非メッキ部（電
気絶縁部）は、基板実装時における半田付けの際の半田
飛びによる電気的短絡を防止できるように、十分なスペ
ースをとる必要がある。
【００４２】なお、前記斜面部３２及びチップランド用
パッド部２６と電極パッド２７の間３４はメッキの無い
状態で、ケース基材である高耐熱性樹脂材料がそのまま
露出しており絶縁材料として作用しており、三次元的に
絶縁ラインが形成されている。
【００４３】また、受・発光チップ間の遮光メッキ層１
５’のメッキ膜厚は光の遮光性を考えると０．５μｍ以
上必要である。
【００４４】次に、後述の遮光性樹脂３１が中間壁１５
の上面に付着したり、ケース２２の外部に流出すること
のないように、中間壁１５の上面を含むケース２２の上
面に、例えば、主成分がエポキシ系樹脂などからなるイ
ンクレジスト１９をコーティングする。
【００４５】このインクレジスト１９中には、ケース２
２の樹脂と同様に、例えばカーボン、Ｓｉ或はＩｎＳｂ
などの粉体の添加剤２５が混入されている。この添加剤
２５の添加量及び粒径は、例えばカーボンでは、それぞ
れ、０．５〜５．０ｗｔ％及び１．０μｍ以下の範囲と
することによって十分な遮光性が得られる。０．５ｗｔ
％より小さい添加量ではインクレジスト１９の遮光性が
十分にとれず、逆に５．０ｗｔ％を越える量を添加する
とインクレジスト１９の印刷性が劣化する。
【００４６】また、粒径が１．０μｍを越える大きさで
は、粒径間の隙間を光が通過し易くなり遮光性が十分と
れない。
【００４７】次に、受発光側の各々のチップランド用パ
ッド部２６に、発光チップ２及び受光チップ３がそれぞ
れ銀ペースト２９などでダイボンドされる。これらチッ
プ各々の電極と電極パッド２７とは金線３０等によりワ
イヤーボンドされ電気的につながれる。その後、チップ
の保護や外部量子効率向上等の目的で、光学的に透過率
の高いエポキシ等のポッテイング用有機樹脂３１で、ケ
ース内の各々のチップがモールドされる。
【００４８】なお、インクレジスト１９がポッテイング
用有機樹脂３１に対して、これをはじく効果の無い場
合、次のような問題がある。
【００４９】即ち、ケースに注入された樹脂３１は硬化
時に収縮を起こすため体積が減少し、樹脂３１の表面が
凹状にへこんだ形状となることがある。へこめば、発光
チップ２からの放射光が樹脂表面の凹レンズ効果により
分散され、発光輝度が低下してしまい、また外部より受
光チップ３に入射する光も樹脂表面の凹レンズ効果によ
り分散されるため、受光チップ３まで到達する光の強度
が低下してしまう。
【００５０】そこで、樹脂３１の表面が凹状にへこまな
いようにするには、樹脂注入時に熱硬化時の収縮分を見
込んで樹脂３１を多めに注入することが望ましい。とこ
ろが、このため例えば高粘度の樹脂を使用しても、樹脂
注入時は樹脂３１の表面張力が大きいため、ある注入量
の範囲内ならばケース上に凸状に盛り上げることができ
るが、熱硬化時には温度上昇により樹脂粘度が大きく低
下するので、結局樹脂３１がケース外へ流出してしま
う。上記対策として、熱硬化時の高温でも粘度が高く樹
脂流出が発生しない樹脂を使用する方法もあるが、この
場合は高粘度のためケースへの注型時間が非常に長くな
り、製造効率が低下すると共に、注型時気泡を巻き込み
易く、信頼性が低下するという問題があった。
【００５１】従って、前記封止用樹脂３１及びインクレ
ジスト１９のコーティング材の組み合わせとして、例え
ば前記封止用樹脂３１が前記のようにエポキシ系樹脂で
ある場合は、前記コーティング材にシリコン系樹脂を使
用するとよい。
【００５２】シリコーン系樹脂はエポキシ樹脂に対して
はじく性質を有するので、封止用樹脂を硬化時の収縮分
を見込んで、或いは注入装置の誤差によって凹部に凸状
に盛り上げるように注入しても、コーティング材によっ
てはじかれケース外部には流出せず、硬化後の封止用樹
脂の表面を容易に樹脂ケースの凹部の開口部断面と平坦
か、それ以上に盛り上がるようにできる。
【００５３】本例によれば、ケース内容量の１０〜３０
％を余分に注入してもケース外へ樹脂３１が流出するこ
とはなく、このような樹脂注入により熱硬化後の樹脂３
１の表面を平坦または凸状にでき凹状になることを避け
られる。
【００５４】なお上記例においては、樹脂３１として熱
硬化性エポキシ樹脂を、またインクレジスト１９のコー
ティング材としてシリコン系樹脂を使用したが、コーテ
ィング材が封止用樹脂３１をはじく組み合わせであれば
これに限るものではない。例えば、封止用樹脂３１とし
てシリコン系樹脂を、またインクレジスト１９のコーテ
ィング材としてエポキシ系樹脂を使用する組み合わせで
あっても良い。
【００５５】このようにして、本実施例の反射型フォト
インタラプタを作製するが、この両チップのモールドま
での工程を、前述したようにシート基板２３の状態で行
なう。
【００５６】そして最後に、シート状態に多数個取りで
形成されたケース２２を、ダイアモンドブレードを用い
たダイシングソーなどで、スルーホール２４を切断する
ようにして個別に分断し、フレームレス構造の表面実装
型フォトインタラプタを得る。図１４は、一般的なフォ
トインタラプタの基板表面実装時の半田リフロープロフ
ァイルである。
【００５７】図１４に示すように、半田リフロー時にリ
フロー温度はＭＡＸ２４０゜Ｃに達する。これに対し、
ケース形状の変形を避ける為には、熱変形温度が２００
゜Ｃ以上の機能性高分子材料を選定する必要がある。熱
変形温度が２００゜Ｃ以上であれば、リフロー温度が２
４０゜Ｃに達してもケースに外力が加わらない限り変形
することはない。前述の液晶ポリマー、ポリエステルサ
ルフォンは、この熱変形温度が２００゜Ｃ以上であり、
耐熱性の点でも条件を満たしており好適である。
【００５８】さらに、ケース２２の樹脂は遮光性の添加
剤２５を混入することで黒色を有している。このため熱
線を吸収し易く、フォトインタラプタの基板表面実装時
のリフロー工程においては、ケース２２全体が短時間で
均一に加熱され、温度分布の違いによる熱応力を小さく
抑えられる。従って、ケース２２とメッキ層１５´、３
３の界面に応力が加わらず信頼性を向上できるという利
点もある。
【００５９】そして本実施例の反射型フォトインタラプ
タにおいては、中間壁１５の両側面の全面に途切れるこ
となく遮光メッキ層１５’を形成しているので、発光チ
ップ２から出た光はメッキ層の表面で反射しケース２２
の樹脂まで達することは無い。
【００６０】これにより、従来の問題点である、中間壁
１５を介した発光チップ２から受光チップ３への光濡れ
は解消できる。
【００６１】また、発光チップ２より放出された光の大
部分は遮光メッキ層１５’及び反射メッキ層３３で反射
し、ケース２２の上面開口部より放出されるので、この
遮光メッキ層１５’は反射メッキ層３３とともにリフレ
クターとしても作用し、光の利用効率は従来に比較し約
１．５倍以上向上する。
【００６２】また、本実施例によるケース２２には、遮
光性の添加剤２５を混入しているので発光チップ２とし
て、例えばＧａＡｓ赤外発光ダイオード（λｐ＝９４０
ｎｍ）等を用いる場合、この発光チップ２から放出され
た光がケース２２の材料中に侵入しても、図６及び図９
に示すように上記添加剤２５が光を吸収する為、ケース
２２を光が貫通することはなく、ケース２２から外へ光
が濡れることも無い。従って、受光チップ３側への直接
的な光の濡れ防止以外にも、ケース２２から外部に濡れ
た光が、外乱光として受光チップ３に影響を与えること
も防止できる。また、本実施例によるインクレジスト１
９には、遮光性の添加剤２５を混入しているので、図１
０に示すように、発光チップ２として、例えばＧａＡｓ
赤外発光ダイオード（λｐ＝９４０ｎｍ）等を用いる場
合、この発光チップ２から放出された光２８が中間壁１
５上面にあるインクレジスト１９中に侵入しても、上記
添加剤２５が光を吸収する為、受光チップ３側へ光が漏
れることは無い。
【００６３】表１は本実施例による反射型フォトインタ
ラプタの漏れ電流の実測サンプル値を示したものであ
る。
【００６４】
【表１】
【００６５】表１に見られるように漏れ電流は１０-9ア
ンペア以下の値であり、チップの仕様書記載の暗電流値
（１０-9アンペア以下）と同等である。
【００６６】このように、本実施例によれば、従来の漏
れ電流値の約１０-4アンペアを１０-9アンペア以下に抑
えることができ、信号／出力比（Ｓ／Ｎ比）を向上で
き、高信頼性の反射型フォトインタラプタが得られる。
【００６７】なお、本実施例においては、受発光チップ
間の光漏れを解消する為に、（１）．中間壁１５の側面
全面に金属メッキからなる遮光メッキ層１５’を施すと
ともに、ケース２２の樹脂に遮光性の添加剤２５を混入
する、（２）．インクレジスト１９に遮光性の添加剤２
５を混入する、という手段を講じているが、上記手段の
（１）のみでもよい。
【００６８】即ち、上記の両手段を全く講じない場合の
漏れ電流が約１０-4アンペアオーダーであるのに対し、
中間壁１５の側面に金属メッキからなる遮光メッキ層１
５’を施すとともに、ケース２２の樹脂に遮光性の添加
剤２５を混入した場合の漏れ電流は約１０-7〜１０-6ア
ンペアオーダーに抑えることができる。
【００６９】さらに、中間壁１５の上面に塗布するイン
クレジスタ１９に遮光性の添加剤２５を混入することに
よって、漏れ電流を表１に示すように１０-9アンペアオ
ーダー迄達成することができる。
【００７０】なお、中間壁１５の側面に金属メッキから
なる遮光メッキ層１５’を施すだけでも、漏れ電流を約
１０-5アンペアオーダーに抑えられる。しかし、漏れ電
流を最小限に抑えるため、本実施例のように前述の手段
（１）または（１）と（２）の両手段を講じるのが望ま
しい。
【００７１】図１３は本発明の他の実施例による反射型
フォトインタラプタの断面図である。本実施例は、図１
乃至図１２に示す実施例と、一部を除いて全く同一であ
るので異なる点についてのみ説明する。なお、図１乃至
図１２の実施例と同一機能部分には同一記号を付してい
る。
【００７２】図１３に示すように、本実施例による反射
型フォトインタラプタは、ケース２２の上面には、例え
ば図６に示すようなインクレジスト１９を塗布していな
い。この状態で、ポッテイング用の有機樹脂３１をケー
ス２２の上面位置に対し面一（図中、３４）か、もしく
は少し凹状態（図中、３５）となるように注入する。こ
のように本実施例はインクレジスト１９を塗布しない例
であるので、中間壁１５の上面を介しての光漏れはな
い。
【００７３】また、ケース２２の側壁の内、金属メッキ
配線１７を引き回している側壁の内側を角度をつけて外
方に対し広く傾斜させている。この角度は例えば９０゜
乃至１３５゜の範囲とする。これにより、図１乃至図１
２に示した実施例に比べ、光の利用効率をより向上でき
る。
【００７４】
【発明の効果】以上説明したように本発明によれば、発
光チップを搭載するための発光チップ搭載用凹部と受光
チップを搭載するための受光チップ搭載用凹部とが、中
間壁を介して並設されてなる樹脂ケースを有し、前記両
凹部にそれぞれ金属メッキ配線が施され前記金属メッキ
配線上に前記発光チップ及び前記受光チップがそれぞれ
載置され、樹脂封止されてなる反射型フォトインタラプ
タにおいて、前記中間壁の前記受発光チップ側側面の全
面に金属メッキを施すとともに、前記樹脂ケースに遮光
性の添加剤を混入するので、発光チップから放出された
光の内、中間壁に向かう光は前記金属メッキによって反
射され、従来のように中間壁を通過して受光チップ側に
漏れることが無い。
【００７５】しかも、金属メッキによって反射された光
はケースの開口部へ向かうので、光の利用効率を向上で
きる。
【００７６】さらに、前記ケースに遮光性の添加剤を混
入するので、金属メッキの無い箇所からケース内部に入
射した光は、前記添加剤によって遮光され受光チップ側
への光漏れを防止できる。
【００７７】また、ケースの材料として液晶ポリマーを
使用するので、ケースに対する金属メッキ加工性及び耐
熱性を向上でき、高信頼性が得られる。
【００７８】また、前記ケースの開口面上部に塗布する
樹脂流れ防止用のインクレジストに遮光性の添加剤を混
入するので、従来、インクレジストを介して発光チップ
から受光チップへ漏れていた光も遮光できる。
【００７９】以上のように、発光チップから受光チップ
への光漏れを解消でき、信号／出力比（Ｓ／Ｎ比）を向
上できる。
【図面の簡単な説明】
【図１】本発明の一実施例による反射型フォトインタラ
プタの斜視図である。
【図２】本発明の一実施例による反射型フォトインタラ
プタの平面図である。
【図３】本発明の一実施例による反射型フォトインタラ
プタの正面図である。
【図４】本発明の一実施例による反射型フォトインタラ
プタの側面図である。
【図５】本発明の一実施例による反射型フォトインタラ
プタの裏面図である。
【図６】図２のＡ−Ａ’線断面図である。
【図７】図２のＢ−Ｂ’線断面図である。
【図８】図２のＣ−Ｃ’線断面図である。
【図９】図２のＤ−Ｄ’線断面図である。
【図１０】図８のＱ部拡大図である。
【図１１】本発明の一実施例によるシート基板の平面図
である。
【図１２】本発明の一実施例によるシート基板の裏面図
である。
【図１３】本発明の他の実施例による反射型フォトイン
タラプタの断面図である。
【図１４】一般的なフォトインタラプタの基板表面実装
時の半田リフロープロファイルである。
【図１５】従来例による反射型フォトインタラプタの動
作説明をするための断面図である。
【図１６】従来例による反射型フォトインタラプタの平
面図である。
【図１７】従来例による反射型フォトインタラプタの側
面図である。
【図１８】他の従来例による反射型フォトインタラプタ
の斜視図である。
【図１９】他の従来例による反射型フォトインタラプタ
の平面図である。
【図２０】他の従来例による反射型フォトインタラプタ
の正面図である。
【図２１】他の従来例による反射型フォトインタラプタ
の側面図である。
【図２２】他の従来例による反射型フォトインタラプタ
の裏面図である。
【図２３】図１９のＡ−Ａ’線断面図である。
【図２４】図１９のＢ−Ｂ’線断面図である。
【図２５】図１９のＣ−Ｃ’線断面図である。
【図２６】図１９のＤ−Ｄ’線断面図である。
【図２７】図２５のＰ部拡大図である。
【符号の説明】
２ 発光チップ ３ 受光チップ １３ 発光チップ搭載用凹部 １４ 受光チップ搭載用凹部 １５ 中間壁 １５’遮光メッキ層 １７ 金属メッキ配線 １９ インクレジスト（添加剤２５混入） ２２ ケース（添加剤２５混入） ２５ 添加剤 ３１ 透光性樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 昭七 大阪市阿倍野区長池町22番22号 シヤープ 株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 発光チップを搭載するための発光チップ
    搭載用凹部と受光チップを搭載するための受光チップ搭
    載用凹部とが、中間壁を介して並設されてなる樹脂ケー
    スを有し、前記両凹部にそれぞれ金属メッキ配線が施さ
    れ、前記金属メッキ配線上に前記発光チップ及び前記受
    光チップがそれぞれ載置され、樹脂封止されてなる反射
    型フォトインタラプタにおいて、 前記中間壁の前記受発光チップ側側面に金属メッキを施
    すとともに、前記樹脂ケースに遮光性の添加剤を混入し
    てなることを特徴とする反射型フォトインタラプタ。
  2. 【請求項２】 特許請求の範囲第１項に記載の反射型フ
    ォトインタラプタにおいて、 前記樹脂ケースは液晶ポリマーからなることを特徴とす
    る反射型フォトインタラプタ。
  3. 【請求項３】 特許請求の範囲第１項または第２項に記
    載の反射型フォトインタラプタにおいて、 前記樹脂ケースの開口面側の上面に塗布する樹脂流れ防
    止用のインクレジストに、遮光性の添加剤を混入してな
    ることを特徴とする反射型フォトインタラプタ。
JP18090291A 1990-12-19 1991-07-22 反射型フォトインタラプタ Expired - Fee Related JP2781476B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP18090291A JP2781476B2 (ja) 1991-05-23 1991-07-22 反射型フォトインタラプタ
US07/808,857 US5291038A (en) 1990-12-19 1991-12-18 Reflective type photointerrupter
EP91311917A EP0493051B1 (en) 1990-12-19 1991-12-19 Reflective type photo-interrupter
DE69111211T DE69111211T2 (de) 1990-12-19 1991-12-19 Photoelektrisches Schaltgerät vom Reflektionstyp.

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11855591 1991-05-23
JP3-118555 1991-05-23
JP18090291A JP2781476B2 (ja) 1991-05-23 1991-07-22 反射型フォトインタラプタ

Publications (2)

Publication Number Publication Date
JPH0537010A true JPH0537010A (ja) 1993-02-12
JP2781476B2 JP2781476B2 (ja) 1998-07-30

Family

ID=26456473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18090291A Expired - Fee Related JP2781476B2 (ja) 1990-12-19 1991-07-22 反射型フォトインタラプタ

Country Status (1)

Country Link
JP (1) JP2781476B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214059A (ja) * 2003-01-06 2004-07-29 Smk Corp 操作パネル入力装置
JP2006190753A (ja) * 2005-01-05 2006-07-20 Tokai Carbon Co Ltd 受発光素子遮蔽用カーボンブラック
JP2016187060A (ja) * 2016-08-04 2016-10-27 ローム株式会社 光半導体装置
JPWO2017098584A1 (ja) * 2015-12-08 2018-09-27 新日本無線株式会社 フォトリフレクタ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54100678A (en) * 1978-01-25 1979-08-08 Omron Tateisi Electronics Co Photo coupler
JPS55156447U (ja) * 1979-04-24 1980-11-11
JPS63104487A (ja) * 1986-10-22 1988-05-09 Nitto Electric Ind Co Ltd 光半導体装置
JPS63274188A (ja) * 1987-05-06 1988-11-11 Sharp Corp 光結合素子
JPH01305547A (ja) * 1988-06-03 1989-12-08 New Japan Radio Co Ltd 光半導体装置の製造方法
JPH02102563A (ja) * 1988-10-12 1990-04-16 Shindengen Electric Mfg Co Ltd 半導体装置とその製法
JPH02203961A (ja) * 1989-02-01 1990-08-13 Kansai Paint Co Ltd 塗装方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54100678A (en) * 1978-01-25 1979-08-08 Omron Tateisi Electronics Co Photo coupler
JPS55156447U (ja) * 1979-04-24 1980-11-11
JPS63104487A (ja) * 1986-10-22 1988-05-09 Nitto Electric Ind Co Ltd 光半導体装置
JPS63274188A (ja) * 1987-05-06 1988-11-11 Sharp Corp 光結合素子
JPH01305547A (ja) * 1988-06-03 1989-12-08 New Japan Radio Co Ltd 光半導体装置の製造方法
JPH02102563A (ja) * 1988-10-12 1990-04-16 Shindengen Electric Mfg Co Ltd 半導体装置とその製法
JPH02203961A (ja) * 1989-02-01 1990-08-13 Kansai Paint Co Ltd 塗装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214059A (ja) * 2003-01-06 2004-07-29 Smk Corp 操作パネル入力装置
JP2006190753A (ja) * 2005-01-05 2006-07-20 Tokai Carbon Co Ltd 受発光素子遮蔽用カーボンブラック
JPWO2017098584A1 (ja) * 2015-12-08 2018-09-27 新日本無線株式会社 フォトリフレクタ
TWI701455B (zh) * 2015-12-08 2020-08-11 日商新日本無線股份有限公司 光反射器
JP2016187060A (ja) * 2016-08-04 2016-10-27 ローム株式会社 光半導体装置

Also Published As

Publication number Publication date
JP2781476B2 (ja) 1998-07-30

Similar Documents

Publication Publication Date Title
US5291038A (en) Reflective type photointerrupter
JP5260049B2 (ja) 反射レンズを備えたパワー発光ダイパッケージ
JP5596901B2 (ja) 反射レンズを備えたパワー発光ダイパッケージおよびその作製方法
JP5340157B2 (ja) オプトエレクロニクスデバイスのためのハウジング、オプトエレクトロニスクデバイスおよびオプトエレクロニクスデバイスのためのハウジングを製造する方法
US8841692B2 (en) Lead frame, its manufacturing method, and semiconductor light emitting device using the same
US5177753A (en) Semi-conductor laser unit
TWI389266B (zh) 光電子半導體元件
US20050151142A1 (en) LED substrate
JPH1187780A (ja) 発光装置
JPH11177129A (ja) チップ型ｌｅｄ、ｌｅｄランプおよびｌｅｄディスプレイ
KR20090128557A (ko) 광학적 커플러 패키지
KR101813495B1 (ko) 발광소자 패키지
JP2997100B2 (ja) 光半導体装置
JPH08204239A (ja) 樹脂封止型発光装置
JP2781475B2 (ja) 光学装置
KR20090104578A (ko) 발광 다이오드 패키지
JPH0537010A (ja) 反射型フオトインタラプタ
JP4908669B2 (ja) チップ型発光素子
JP5287889B2 (ja) 半導体発光装置用リードフレーム及び半導体発光装置
JP2008235939A (ja) 半導体装置
KR100699578B1 (ko) 발광소자용 반사부재 및 이를 사용한 발광다이오드 패키지
JP2989703B2 (ja) チップ部品型発光ダイオード
JPH05145121A (ja) 発光ダイオードの実装構造
KR20100003334A (ko) 발광장치
JP2986621B2 (ja) 透過型光結合装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees