JP5287889B2 - 半導体発光装置用リードフレーム及び半導体発光装置 - Google Patents
半導体発光装置用リードフレーム及び半導体発光装置 Download PDFInfo
- Publication number
- JP5287889B2 JP5287889B2 JP2011020576A JP2011020576A JP5287889B2 JP 5287889 B2 JP5287889 B2 JP 5287889B2 JP 2011020576 A JP2011020576 A JP 2011020576A JP 2011020576 A JP2011020576 A JP 2011020576A JP 5287889 B2 JP5287889 B2 JP 5287889B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- semiconductor light
- lead frame
- light emitting
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Description
属接合を妨げ、接合の信頼性を損なう問題があった。
リードフレームである。
本発明の第1の実施形態を図1〜図9を用いて説明する。図1(a)は、充填樹脂4を充填する以前のリードフレーム1の側断面図を示す。図1(b)は、充填樹脂4を充填して成るリードフレーム1の側断面図を示す。図1(c)は、リードフレーム1を用いて製造した半導体発光装置用リードフレームの側断面図を示し、図2は、その上面図を示す。
図1(a)に示すリードフレーム1は、枚葉状あるいは帯状の金属板1aに、図2の点線Z部で示す1単位フレームZ毎にパッド部2及びリード部2aとを形成し、その1単位フレームZを縦横方向に多面付け配列して構成する。
半導体発光装置用リードフレームは、図2のように個片への分割線BXとBYとで前後左右に分割して個片に分割することで、個々の半導体発光装置LEを製造する。図3から図6は、図1(c)の半導体発光装置用リードフレームを個片に分割して得る半導体発光装置LEを示す図であり、図3はその上面図であり、図4から図6はその側断面図である。
本実施形態のリードフレーム1は、図4のように、パッド部2の表面(上面)の半導体発光素子搭載用表面Aは、LEDチップ10を搭載するための面積S1を有する。
S1<S2とし、その半導体発光素子搭載用表面Aの面積よりも放熱用裏面Bの面積が広くなるように設定する。このようにすることで、放熱部位が広く設定でき、放熱性に優れた半導体発光装置LEが得られる効果がある。
図7(a)の側断面図により、図1(a)のリードフレーム1の金属板1aとその表面に形成した金属めっき層の層構成を示す。リードフレーム1のLEDチップ(半導体発光素子)10搭載側の表面(上面)に少なくとも2層のめっき層を形成する。その2層のめっき層の下層は、リードフレーム1の上面の金属板1aの側に厚さが0.5μm以上8μm以下の銀めっき層1bを形成する。すなわち、図1(a)のパッド部2の上面の半導体発光素子搭載用表面Aとリード部2aの上面の電気的接続エリアCの表面に銀めっき層1bを施す。
以上3μm以下に形成する。
変形例1として、Ag−X合金めっき層1cを、銀めっき層1bの表面に蒸着やスパッタリング、あるいは、イオンプレーティング等の乾式めっきによりX成分を成膜して、加熱してX成分を下地の銀めっき層1bに熱拡散させることでAg−X合金めっき層1cを形成することも可能である。特に、Ag−X合金めっき層1cにする銀の量の30分の1の量のX成分を銀めっき層1bの表面に成膜して、加熱してX成分を下地の銀めっき層1
bに熱拡散させることで、目的のAg−X合金めっき層1cを銀めっき層1bの表面に形成することができる。
変形例2として、銀めっき層1bの表面に、Ce系光沢剤とZn成分を含む低シアン銀めっき液を用いた湿式めっきにより、X成分としてZnとCeの混合成分を含むAg−X合金めっき層1cを形成する。
変形例3として、図7(b)に示す層構成のように、リードフレーム1のLEDチップ(半導体発光素子)10搭載側の金属板1aの表面(上面)に3層のめっき層を形成する。その3層のめっき層の最下層は、金属板1aの表面(上面)に耐熱拡散性に優れたNi(ニッケル)めっきあるいはCo(コバルト)めっき等の硬質の下地めっき層1dを形成する。その下地めっき層1dの上に先に述べた2層のめっき層を形成する。
変形例4として、金属板1aの表面にAu、Pd、Znなどの耐硫化性に優れたストライクめっきを厚さを0.02μmから0.5μm設けることで下地めっき層1dを形成し、その下地めっき層1dの上に先に述べた2層のめっき層を形成する。
また、変形例5として、図7(c)に示す層構成のように、半導体発光装置LEを外部基板に搭載、接続させるための外部接続電極として、金属板1aの下面の放熱用裏面D及び放熱用裏面Bに先に述べた少なくとも2層のめっき層を形成する。
リードフレーム1の電気的接続エリアCの面積S3と放熱用裏面Dの面積S4との関係は、0<S3<S4にする。すなわち、ワイヤーボンディングする電気的接続エリアCの面積よりも放熱用裏面Dの面積が広くなるように設定する。このようにすることで、放熱部位が広く設定でき、放熱性に優れた半導体発光装置LEが得られる効果がある。
次に本実施形態による半導体発光装置用リードフレームの製造方法を説明する。
(リードフレーム1の形成)
まず、鉄−ニッケル等の合金薄板又は銅−ニッケル−錫等の金属合金製の金属板1aの表面に、フォトレジスト(感光性樹脂)を塗布してフォトレジスト層を形成する。次いで、パッド部2の面積S1からなる半導体発光素子搭載用表面A、及びリード部2aの面積S3からなる電気的接続エリアC、吊りバー20及びタイバー30を形成する部分にレジストパターンを形成するために、所定のパターンを有するパターン露光用フォトマスクを介してフォトレジスト層にパターンを露光する。次いで、フォトレジスト層に現像、必要に応じて硬膜処理を行う。これにより、パッド部2の半導体発光素子搭載用表面A及びリード部2aの電気的接続エリアCとなる部分と吊りバー20及びタイバー30となる部分を残してフォトレジストが現像除去される。そして、パッド部2の半導体発光素子搭載用表面Aを形成する部位、リード部2aの電気的接続エリアC、及び、吊りバー20とタイバー30を形成する部位にレジストパターンが形成される。
n,Au,Pd,Mg,Ce,Rh,Cu,In,Snの耐硫化成分のうち一つ以上を含有し、該X成分の含有量が0.1wt%以上5wt%以下であるAg−X合金めっき層1cを形成する。
次に、このようにして形成したリードフレーム1に対し、以下に説明するように、金型を用いた樹脂モールド成型を行うことで充填樹脂4を成型し、半導体発光素子搭載用表面Aと放熱用裏面Bのそれぞれの面、電気的接続エリアCと放熱用裏面Dのそれぞれの面が充填樹脂4から露呈するように充填樹脂4が充填されたリードフレーム1を製造する。
うにリードフレーム1のパッド部2とリード部2a間に充填樹脂4が充填され、タイバー30及び吊りバー20の下に充填樹脂4の層が形成され、かつ、半導体発光素子搭載用表面Aと放熱用裏面B、及び、電気的接続エリアCと放熱用裏面Dが充填樹脂4から外面に露呈した半導体発光装置用リードフレームが形成される。
く外部に向け反射させることが可能になる。
られた光を効率よく外部に放出させることが可能となる。さらに充填樹脂4の表面に、光反射率の優れたセラミックインクなどをコーティングすることも、LEDチップ10から発せられた光を効率よく利用する上で好ましい。
こうして得た半導体発光装置用リードフレームのパッド部2の上面に、例えば導電接着剤によりLEDチップ10を貼着(ダイボンド)し、その後にワイヤーボンダーにより、LEDチップ10の上面の端子と他方のリード部2aの上面の電気的接続エリアCに金線等のワイヤーWをワイヤーボンディングすることで、LEDチップ10とリードフレーム1を電気接続する。こうして、導体発光装置用リードフレームにLEDチップ10が搭載された半導体発光装置を製造する。
次に、図8のように、LEDチップ10を半導体発光装置用リードフレームに搭載した半導体発光装置に対し、金型を用いた樹脂モールド成型を行うことで、図1(c)のように、パッド部2の半導体発光素子搭載用表面Aより上面側、及びリード部2aの電気的接続エリアCより上面側のLEDチップ10と、電気的接続エリアCにボンディングした金線のワイヤーWと、光反射リング4aを被覆する透明樹脂5を形成する。
図7(b)のように、銅合金の金属板1aの表面に光沢Niめっきの下地めっき層1dを形成し、その下地めっき層1dの表層に銀めっき層1bを形成し、その銀めっき層1bの表側に、X成分としてZn,Au,Pd,Mg,Ce,Rh,Cu,In,Sn,Cd,Pb,その他の金属の各々を、0.05wt%から5wt%以上の種々の割合の濃度で含有させた各種のX成分を用いたAg−X合金めっき層1cを積層形成したサンプル群を作製した。
1a・・・金属板
1b・・・銀めっき層
1c・・・Ag−X合金めっき層
1d・・・下地めっき層
1e・・・下面銀めっき層
1f・・・下面Ag−X合金めっき層
2・・・パッド部
2a・・・リード部
3、3a・・・放熱部
4・・・充填樹脂
4a・・・光反射リング
5・・・透明樹脂
10・・・LEDチップ(半導体発光素子)
20・・・吊りバー
30・・・タイバー
40・・・上金型
40a・・・光反射リング用凹部
41・・・下金型
42・・・注入口
43・・・凹部
50・・・上金型
A・・・半導体発光素子搭載用表面
B・・・放熱用裏面
BX、BY・・・個片への分割線
C・・・電気的接続エリア
D・・・放熱用裏面
E・・・段差状部又はテーパー状部
E1・・・テーパー状部(又は角面取り部)
LE・・・半導体発光装置
W・・・ワイヤー
Z・・・1単位フレーム
Claims (4)
- 半導体発光素子を搭載するパッド部と、前記半導体発光素子とワイヤーボンディングにより電気接続するリード部とを有するリードフレームであって、該リードフレームの前記半導体発光素子側の表面に銀めっき層と、該銀めっき層の上に銀合金めっき層が積層され、前記銀合金めっき層は、Zn,Au,Pd,Mg,Rh,Cu,In,Snのうち一つ以上とCeとを含有し、前記銀合金めっき層の厚さを下層である前記銀めっき層の厚さより薄くしたことを特徴とする半導体発光装置用リードフレーム。
- 請求項1記載の半導体発光装置用リードフレームであって、前記銀合金めっき層の前記、Zn,Au,Pd,Mg,Rh,Cu,In,Snのうち一つ以上とCeとの含有量が0.1wt%以上5wt%以下であり、前記銀合金めっき層の厚さを0.02μm以上3μm以下の厚さに形成したことを特徴とする半導体発光装置用リードフレーム。
- 請求項1又は2に記載の半導体発光装置用リードフレームであって、前記パッド部と前記リード部との間の空隙部分に樹脂が充填されて成ることを特徴とする半導体発光装置用リードフレーム。
- 請求項1乃至3の何れか一項記載の半導体発光装置用リードフレームを用いた半導体発光装置であって、前記パッド部に半導体発光素子を搭載し、前記半導体発光素子と前記半導体発光素子側の前記リード部の表面とをワイヤーボンディングにより電気接続したことを特徴とする半導体発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011020576A JP5287889B2 (ja) | 2011-02-02 | 2011-02-02 | 半導体発光装置用リードフレーム及び半導体発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011020576A JP5287889B2 (ja) | 2011-02-02 | 2011-02-02 | 半導体発光装置用リードフレーム及び半導体発光装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012160638A JP2012160638A (ja) | 2012-08-23 |
JP5287889B2 true JP5287889B2 (ja) | 2013-09-11 |
Family
ID=46840912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011020576A Expired - Fee Related JP5287889B2 (ja) | 2011-02-02 | 2011-02-02 | 半導体発光装置用リードフレーム及び半導体発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5287889B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6366042B2 (ja) * | 2015-06-22 | 2018-08-01 | 大口マテリアル株式会社 | Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法 |
DE102017128457A1 (de) * | 2017-11-30 | 2019-06-06 | Osram Opto Semiconductors Gmbh | Herstellung optoelektronischer bauelemente |
JP7021970B2 (ja) * | 2018-02-13 | 2022-02-17 | 株式会社三井ハイテック | リードフレーム、樹脂付きリードフレーム、樹脂付きリードフレームの製造方法および半導体装置の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091818A (ja) * | 2006-10-05 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法 |
JP2009272345A (ja) * | 2008-04-30 | 2009-11-19 | Panasonic Electric Works Tatsuno Co Ltd | 発光素子用リードフレームのめっき構造 |
-
2011
- 2011-02-02 JP JP2011020576A patent/JP5287889B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012160638A (ja) | 2012-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5304431B2 (ja) | リードフレーム及びその製造方法及びそれを用いた半導体発光装置 | |
JP5782332B2 (ja) | 発光素子 | |
JP5304314B2 (ja) | Led発光素子用リードフレーム及びその製造方法及びそれを用いたled発光素子 | |
JP5869080B2 (ja) | 発光素子 | |
TWI471995B (zh) | 導線架及其製造方法、以及使用該導線架之半導體發光裝置 | |
JP5287899B2 (ja) | 半導体発光装置用リードフレーム及びその製造方法 | |
EP2711995B1 (en) | Light-emitting device and method for manufacturing same | |
TWI463708B (zh) | 側面出光型發光元件封裝結構及其製造方法 | |
JP5999929B2 (ja) | 発光素子パッケージ及びこれを利用した照明システム | |
KR101114719B1 (ko) | 발광 소자 및 이를 구비한 조명 시스템 | |
JPWO2012002580A1 (ja) | Led光源装置及びその製造方法 | |
JP2012084810A (ja) | Led素子用リードフレーム基板及び発光素子 | |
JP2011151239A (ja) | Led用リードフレーム及びledモジュールの製造方法 | |
JP5287889B2 (ja) | 半導体発光装置用リードフレーム及び半導体発光装置 | |
KR101163901B1 (ko) | 발광 소자 및 이를 구비한 조명 시스템 | |
WO2010053133A1 (ja) | リードフレーム及びその製造方法及びそれを用いた半導体発光装置 | |
KR20120020601A (ko) | 발광 소자 및 조명 시스템 | |
KR101125437B1 (ko) | 발광 소자 및 이를 구비한 조명 시스템 | |
JP5509878B2 (ja) | Led発光素子用リードフレーム基板の製造方法 | |
KR101154671B1 (ko) | 발광 소자 및 이를 구비한 조명 시스템 | |
KR20120014392A (ko) | 발광 소자 및 이를 구비한 조명 시스템 | |
KR20130080299A (ko) | 발광소자 패키지, 백라이트 유닛 및 영상표시장치 | |
KR101172177B1 (ko) | 발광 소자 및 이를 구비한 조명 시스템 | |
JP5381585B2 (ja) | Led発光素子用リードフレームの製造方法、及びledパッケージの製造方法 | |
JP2012079958A (ja) | 多面付け樹脂充填リードフレーム及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5287889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |