JP2654677B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2654677B2
JP2654677B2 JP27241588A JP27241588A JP2654677B2 JP 2654677 B2 JP2654677 B2 JP 2654677B2 JP 27241588 A JP27241588 A JP 27241588A JP 27241588 A JP27241588 A JP 27241588A JP 2654677 B2 JP2654677 B2 JP 2654677B2
Authority
JP
Japan
Prior art keywords
semiconductor device
groove
coating resin
insulating substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27241588A
Other languages
English (en)
Other versions
JPH02119246A (ja
Inventor
雅広 滝田
富治 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP27241588A priority Critical patent/JP2654677B2/ja
Publication of JPH02119246A publication Critical patent/JPH02119246A/ja
Application granted granted Critical
Publication of JP2654677B2 publication Critical patent/JP2654677B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の構造、及びその製法に関するも
のである。
従来から、絶縁基板、例えば、セラミック板や樹脂板
上に電極金属を設けて、更に半導体チップ等を搭載した
半導体装置は知られている。又、搭載された半導体チッ
プ、その他の部品、ボンディングワイヤ等を外圧や湿気
等から保護するため、エポキシやシリコーン等のコーテ
ィング樹脂により、前記の半導体チップ等の部品を被覆
している。例えば、第1図に従来の半導体装置の断面構
造図を示す。第1図は電子部品として、半導体チップの
みを搭載した例であり、1は絶縁基板、2は半導体チッ
プ、3はボンディングパッド、4はボンディングワイ
ヤ、5はコーティング樹脂である。図に示すごとく、コ
ーティング樹脂5は流動性が高いため、2、3、4の上
部以外の不要部分まで流出し、絶縁基板1の外周をこえ
て下面にひろがって付着することがある。これはコーテ
ィング樹脂の無駄や、不要部分への付着による悪影響の
要因となるなどの欠点を生ずる。
又、半導体装置の製造過程において、一枚の絶縁基板
を単位区分し、半導体チップ等を夫々の単位区分上に搭
載し、更に、コーティング樹脂を施した後、単位区分毎
に分割して半導体装置の単位体を得る製法も知られてい
る。
この場合においてもコーティング樹脂が不要部分に流
出、付着する問題が生じ、前記と同様の欠点がある。本
発明は前記せる欠点を解消し、構造簡単、高信頼度で、
かつ製造方法の容易な半導体装置、及びその製法を提供
することを目的とする。第2図は本発明の実施例である
半導体装置の断面構造図であり、第1図と同一符号は同
一部分を示す。(以下の第3図、第4図についても同
じ)6は本発明の要部である段部であり、1の絶縁基板
の上部周辺に台形状に形成する。段部6の上端縁は線上
になるようにしてあるので、半導体チップ2などの搭載
物上に被着するコーティング樹脂はその表面張力によ
り、上端縁で保持され、不要部分への流出が阻止でき
る。
第3図は本発明の実施例である半導体装置の製法を説
明する構造図であり、(a)は単一の絶縁基板1′内に
半導体装置の絶縁基板1を単位体として区分して複数
個、設ける、8は区分位置を示すスナップラインであ
り、分割を容易とするものである。もちろん、レーザー
加工等の切込みを必要としない場合は区分位置がわかる
だけでよい。第3図(b)は(a)の丸印で表わした部
分の拡大図であり、区分の交点で貫通孔9をあけ、又、
区分に沿って、段部6を形成するため、溝7を加工、形
成する。第3図(c)は(b)のA−A′断面構造図で
溝7の近傍を明示している。溝7の両側にそれぞれ、隣
接する絶縁基板1の段部6が形成される。
このように貫通孔9、溝7及び必要に応じてスナップ
ライン8を加工形成し、次いで、半導体チップ等の部
品、ボンディングパット、接続線などを搭載、実装し
て、その上にコーティング樹脂を注入する。注入された
コーティング樹脂は表面張力により、段部6の上端縁で
保持され、溝7内にはコーティング樹脂が流入しない。
その後、注入したコーティング樹脂を硬化させ、溝7内
の区分位置(実施例ではスナップライン8)で各単位体
に分割する。溝7の形状及びスナップラインの位置を示
す他の実施例を第4図に示している。貫通孔を設ける理
由は貫通孔9の厚み部分に電極金属を設けて、プリント
基板等へのハンダ付に便ならしめる構造としている。
前記の製法により、コーティング樹脂が溝7に流入せ
ず、従って、溝7部分に硬化したコーティング樹脂が存
在しないので、溝内の区分位置での分割が容易となる。
即ち、硬化した樹脂の存在において分割する場合は樹脂
のクラツク、不規則な断面等の不具合を生ずるが、これ
らの問題をこの製法により解決する。
搭載する部品は半導体チップ、抵抗、コンデンサ等を
1個又は必要な組合だけ選択し得るものであり、又それ
らは絶縁基板上に直接、接着することを限定するもので
はなく、電極やその他の材料を介在させてもよい。その
他、本発明の装置及び製法において、図示せる実施例の
変形、変換、加除であっても本発明の要旨の範囲で本願
に含まれるものである。
以上のごとく、本発明の実施によって構造簡単、高信
頼度で、かつ製造方法の容易な半導体装置、及び製法を
得ることができ、チップキャリア型としてプリント基板
への実装など電子回路装置の構成に利用して効果、極め
て大なるものである。
【図面の簡単な説明】
第1図は従来の半導体装置の断面構造図、第2図は本発
明の実施例の半導体装置を示す断面構造図、第3図
(a)(b)(c)は本発明の実施例の製法を説明する
構造図、第4図(a)(b)(c)(d)は溝の形状例
を示す構造図であり、1は絶縁基板、2は半導体チッ
プ、3はボンディングパッド、4はボンディングワイ
ア、5はコーティング樹脂、6は段部、7は溝、8はス
ナップライン、9は貫通孔である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】スルーホールを持つ単一の絶縁基板に太い
    溝を設け、かつ前記溝には後に分割するためのスナップ
    ラインを設け、前記スルーホール及び溝で区切られたそ
    れぞれのスペースに半導体チップ及び部品を搭載接続
    後、前記半導体チップ及び部品をコーティング樹脂で被
    覆した後、前記スナップラインを分割する事を特徴とす
    る半導体装置の製造方法。
JP27241588A 1988-10-28 1988-10-28 半導体装置の製造方法 Expired - Fee Related JP2654677B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27241588A JP2654677B2 (ja) 1988-10-28 1988-10-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27241588A JP2654677B2 (ja) 1988-10-28 1988-10-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH02119246A JPH02119246A (ja) 1990-05-07
JP2654677B2 true JP2654677B2 (ja) 1997-09-17

Family

ID=17513591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27241588A Expired - Fee Related JP2654677B2 (ja) 1988-10-28 1988-10-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2654677B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617402B2 (ja) * 1992-06-10 1997-06-04 オリジン電気株式会社 半導体装置、電子回路装置、およびそれらの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103489A (en) * 1980-01-23 1981-08-18 Hitachi Ltd Ceramic substrate
JPH0517887Y2 (ja) * 1986-03-18 1993-05-13

Also Published As

Publication number Publication date
JPH02119246A (ja) 1990-05-07

Similar Documents

Publication Publication Date Title
US6107679A (en) Semiconductor device
EP0145862A2 (en) Metallization of a ceramic substrate
IE56411B1 (en) Integrated circuit chip carrier
JPH0745641A (ja) 半導体装置の実装方法
US5406119A (en) Lead frame
US6101098A (en) Structure and method for mounting an electric part
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JP2654677B2 (ja) 半導体装置の製造方法
US7323778B2 (en) Semiconductor device with improved design freedom of external terminal
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JP2002324873A (ja) 半導体装置及びその製造方法
JPS5817646A (ja) 半導体装置の製造方法
JPH02102563A (ja) 半導体装置とその製法
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP2841825B2 (ja) 混成集積回路
JPH03155144A (ja) ベアー半導体icチップ実装方法
JP3214507B2 (ja) 電子部品、電子回路素子搭載用基板及びその製造方法
JPS58134450A (ja) 半導体装置およびその製造方法
JPH03220759A (ja) 樹脂封止型半導体装置
JPH0225251Y2 (ja)
JPH05190611A (ja) 半導体素子の実装方法及び半導体装置
JPH04359464A (ja) 半導体装置
KR20030086192A (ko) 개량된 와이어-접합된 칩 온 보드 패키지
JPH05259214A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees