JP2520411B2 - 液晶パネルへのicボンデイング方法 - Google Patents

液晶パネルへのicボンデイング方法

Info

Publication number
JP2520411B2
JP2520411B2 JP62034988A JP3498887A JP2520411B2 JP 2520411 B2 JP2520411 B2 JP 2520411B2 JP 62034988 A JP62034988 A JP 62034988A JP 3498887 A JP3498887 A JP 3498887A JP 2520411 B2 JP2520411 B2 JP 2520411B2
Authority
JP
Japan
Prior art keywords
conductive adhesive
chip
liquid crystal
glass substrate
crystal panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62034988A
Other languages
English (en)
Other versions
JPS63201628A (ja
Inventor
芳夫 飯沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP62034988A priority Critical patent/JP2520411B2/ja
Publication of JPS63201628A publication Critical patent/JPS63201628A/ja
Application granted granted Critical
Publication of JP2520411B2 publication Critical patent/JP2520411B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶パネルのガラス基板上への半導体装置の
ボンディング方法に関する。
〔従来の技術〕
従来、導電性接着剤を用いた半導体装置(IC)の接続
方法はほとんど実用化されていなかったが100℃〜150℃
の低温で硬化ができ接着強度を一定レベル以上の導電性
接着剤を用いて、液晶パネルのガラス基板上に突起電極
を有するICチップをフェイスダウンボンディングした実
装構造が最近使われ始めた。
第4図、第5図、第6図は従来例を示し第4図、第5
図は要部断面図、第6図は接続拡大図である。
まず従来例について説明する。
1は液晶パネルで、下ガラス基板2、上ガラス基板3
よりなりたっている。4は導電性接着剤で転写法で形成
されている。この場合ゴム印等を用いた転写では均一に
形成できるが量が少ない。他の転写法で量を増やす事は
出来るがその場合均一に形成する事が難かしくなる。
第4図ではゴム印等を用いた例を示してある。
次に第5図に示す如くICチップ5を位置合わせしてフ
ェイスダウンボンディングする。
6はICチップに形成された突起電極である。この接続
部を拡大して示したのが第6図で、下ガラス基板2上に
形成されたITO膜導電パターン7に対して導電性接着剤
4は多少ずれて印刷されている。又、ICチップ5もITO
膜7に対して若干ずれて接続されている。このずれ量は
ボンディング装置、方法、その他の要因により変わるが
30〜40μm程度ずれるのが一般的である。
従って接続すべきITO膜パターン7と隣りのITO膜パタ
ーン7aの間隔(l)は100μm以上離す必要がある。又I
Cチップの突起電極6と導電性接着剤4の濡れ形状は第
6図に示す如くあまり好ましいものではなく接着強度も
充分確保できにくいものであった。
〔発明が解決しようとする問題点〕
しかしながら、この実装方式は導電性接着剤の供給方
法によって生産性、品質が大きく左右される。液晶パネ
ル周辺のガラス基板上のICボンディング位置に一般的に
用いられているスクリーン印刷等で導電性接着剤を供給
しようとしてももう一枚のガラス基板があるため不可能
に近い。又、ゴム印等を用いた転写法による場合は充分
な量の導電性接着剤の供給が困難であった。
さらにガラス基板上に導電性接着剤を供給した後ICチ
ップを位置合わせしてフェイスダウンボンディングする
場合は位置合わせが2度になり接続部周辺の配線パター
ンとのすき間を余分に確保しておく必要があり高密度化
が要求される液晶パネル周辺の接続方法としては問題で
あった。
又、導電性接着剤とICチップのバンプとの濡れ性が好
ましくなく充分なる接着力がとれない欠点を有してい
た。
本発明はかかる点に着目し、その目的とするところ
は、導電性接着剤の供給方法を改良し上記問題点を解消
する事にある。
〔問題点を解決するための手段〕
上記目的を達成するため本発明の要旨とするところ
は、表面が平面、或いは円柱状の導電性接着剤部にICチ
ップの突起電極を浸漬し、該突起電極の上面及び側面に
導電性接着剤を付着せしめた後、液晶パネルのガラス基
板と位置合わせしてフェイスダウンボンディングする実
装方法である。
〔発明の実施例〕
次に本発明の実施例を図面にて説明する。
第1図、第2図、第3図は本発明の実施例を示し第1
図、第2図は要部断面図、第3図は接続部拡大図であ
る。
第1図、第2図、第3図に示す本発明の実施例を説明
する。
8は導電性接着剤4の溜溝8aを有する溜板で溜溝8aの
深さはICチップ5の突起電極6の高さの2/3以上に設定
されている。この溜溝8aに導電性接着剤4を充填した後
スキージー等で導電性接着剤4の表面を平らにする。
そして、ICチップ5の突起電極6をその高さの約2/3
程度この溜溝に浸漬する。そうすると第2図に示す如く
突起電極6の上面6a及び側面6bに導電性接着剤4が形成
される。
その後このICチップ5をガラス基は2に位置合わせし
てフェイスダウンボンディングする。その接続部の拡大
断面図を第3図に示す。この方法によれば導電性接着剤
4はあらかじめ突起電極6の側面6bにも形成されている
ため第3図に示す様に濡れ形状の良好なボンディングか
可能となる。
さらに位置合わせも1回で済むためガラス基板2との
ずれ量も従来例に比べて半分ですむ。従って、接続すべ
きITO膜パターン7と隣りのITO膜パターン7′の間隔
(l′)も約半分の50μm程度でよい。従って従来例に
比べて高密度なITO膜7の配線が可能となる。
尚、突起電極6への導電性接着剤4の供給方法は本実
施例以外に円柱状のローラーを用いる方法等種々考えら
れる。
〔発明の効果〕
以上詳述した如く本発明による実装方法の採用により
ICチップとガラス基板の接着力が改善され、より信頼度
の高いボンディングが可能となる。
又、ボンディングパッド周辺のすき間を小さくする事
が出来、高密度配線が可能となる。さらに位置合わせ回
数が減る事により生産性が向上する等の多大な効果を有
する。
【図面の簡単な説明】
第1図、第2図、第3図は本発明の実施例を示し、第1
図、第2図は要部断面図、第3図は接続部の拡大断面図
であり、第4図、第5図、第6図は従来例を示し、第4
図、第5図は要部断面図、第6図は接続部の拡大断面図
である。 1……液晶パネル、 2……液晶パネルのガラス基板、 4……導電性接着剤、 5……ICチップ、 6……突起電極、 7……ITO膜、 8……導電性接着剤の溜板。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】液晶パネルのガラス基板に突起電極を有す
    るICチツプを導電性接着剤にてフエイスダウンボンデイ
    ングするIC実装方法において、該ICチツプの突起電極の
    上面及び側面にあらかじめ導電性接着剤を形成した後、
    前記液晶パネルのガラス基板に位置合わせしてフエイス
    ダウンボンデイングする事を特徴とする液晶パネルへの
    ICボンデイング方法。
  2. 【請求項2】ICチツプの突起電極を平面あるいは円柱状
    に形成した導電性接着剤に浸漬することにより前記突起
    電極の上面及び側面に導電性接着剤を形成する特許請求
    の範囲第1項記載の液晶パネルへのICボンディング方
    法。
JP62034988A 1987-02-18 1987-02-18 液晶パネルへのicボンデイング方法 Expired - Lifetime JP2520411B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62034988A JP2520411B2 (ja) 1987-02-18 1987-02-18 液晶パネルへのicボンデイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62034988A JP2520411B2 (ja) 1987-02-18 1987-02-18 液晶パネルへのicボンデイング方法

Publications (2)

Publication Number Publication Date
JPS63201628A JPS63201628A (ja) 1988-08-19
JP2520411B2 true JP2520411B2 (ja) 1996-07-31

Family

ID=12429523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62034988A Expired - Lifetime JP2520411B2 (ja) 1987-02-18 1987-02-18 液晶パネルへのicボンデイング方法

Country Status (1)

Country Link
JP (1) JP2520411B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661368A (ja) * 1992-08-05 1994-03-04 Nec Corp フリップチップ型半導体装置
US6780682B2 (en) * 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects

Also Published As

Publication number Publication date
JPS63201628A (ja) 1988-08-19

Similar Documents

Publication Publication Date Title
JP3491415B2 (ja) 液晶表示装置の製造方法
KR20000067837A (ko) 전기적 접속 장치 및 전기적 접속 방법
JP2520411B2 (ja) 液晶パネルへのicボンデイング方法
JPH06168982A (ja) フリップチップ実装構造
JP2893070B2 (ja) 液晶電気光学装置
JPH07318962A (ja) 電気装置の電極基板、電極形成方法及び実装方法
JP3272889B2 (ja) 半導体装置の製造方法
JP2501882B2 (ja) 電子部品の電極形成方法
JPH10319419A (ja) 液晶表示装置
JPH05235103A (ja) Ic実装方法
JP3460696B2 (ja) 半導体装置用テープキャリア
JP2511909B2 (ja) 電気的接続材料のマイクロ形成方法
JP3235520B2 (ja) 半導体装置の製造方法
JPS6222234B2 (ja)
JPH05303106A (ja) 液晶表示装置
JPS63114295A (ja) フオトレジスト塗布法
JPH0864927A (ja) 半導体チップの実装方法
JP2005032989A (ja) 半導体装置の接続方法
JPH06163549A (ja) 金属バンプとその形成方法
JPH1187605A (ja) 半導体装置及びその製造方法
JPS5831423Y2 (ja) 腕時計の実装構造
JPH07199208A (ja) 液晶表示装置
JPH06177204A (ja) 転写ピン
JPS6265678U (ja)
JPS6328531Y2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term