JPS6328531Y2 - - Google Patents

Info

Publication number
JPS6328531Y2
JPS6328531Y2 JP1981065382U JP6538281U JPS6328531Y2 JP S6328531 Y2 JPS6328531 Y2 JP S6328531Y2 JP 1981065382 U JP1981065382 U JP 1981065382U JP 6538281 U JP6538281 U JP 6538281U JP S6328531 Y2 JPS6328531 Y2 JP S6328531Y2
Authority
JP
Japan
Prior art keywords
substrate
chip
adhesive
connecting member
elastomer connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981065382U
Other languages
English (en)
Other versions
JPS57178380U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1981065382U priority Critical patent/JPS6328531Y2/ja
Publication of JPS57178380U publication Critical patent/JPS57178380U/ja
Application granted granted Critical
Publication of JPS6328531Y2 publication Critical patent/JPS6328531Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 本考案は、各種半導体素子、液晶表示素子、誘
電体素子等の素子を配線基板等の基板上に固定
し、かつ基板上の複数の導電パターンと素子の複
数の接続端子部とを互いに電気的に接続するため
の電気接続装置に関するものである。
例えばLSIやICチツプのように多数の電極すな
わち接続端子を有する半導体素子を配線基板に電
気接続するために、従来、ワイヤボンデイング法
やフエイスダウンボンデイング法が知られてい
る。ところが、ワイヤボンデイング法では、一度
に数10ケ所程度の接続が限度であり、また高価な
AuやAl製のワイヤを用いなければならないので
コスト高になるという欠点もあつた。さらに、ワ
イヤボンデイングする前に素子固定のためのダイ
ボンドが必要であり、工程的にも面倒であつた。
一方、フエイスダウンボンデイング法では、ボン
デイング時に高温が必要なため素子に悪影響を及
ぼす虞れがあり、また素子の電極部に低融点金属
の突起部(バンプ))を形成する必要がある等素
子または基板側の電極に特別な構造が必要であつ
た。
本考案はこのような問題点に鑑みてなされたも
のであつて、従来のワイヤボンデイング法等と比
較して、多数の電極接続を簡単かつ信頼性よく行
い得るような電気接続装置を提供しようとするも
のである。
以下、ICチツプを配線基板に取付けるための
電気接続装置に本考案を適用した実施例につき図
面を参照して説明する。
まず、第1図〜第5図を参照して本考案の第1
の実施例を説明する。
第1図〜第3図に示すように、基板1はガラス
板で構成されており、その表面に、クロムを蒸着
して形成された所定の配線パターン2が設けられ
ている。なお、基板1としてはセラミツク樹脂板
等を用いることもできる。第2図に示すように、
この基板1の素子取付部Aにおける配線パターン
2のピツチp1は約200μであり、その電極巾w1
約100μである。一方、矩形板状のICチツプ3は
主としてシリコンで構成されており、第5図に示
すように、その下面に、巾w2≒100μ、長さL≒
1.5mmのアルミニウム電極4が、上記配線パター
ン2のピツチp1に等しいピツチp2で約260個設け
られている。ただし、図示の例においては、簡単
のため、ICチツプ3の各辺に5個ずつ、計20個
の電極4が示されている。第3図に示すように、
ICチツプ3の下面における電極4以外の部分は
SiO2膜5によつて保護されている。
ICチツプ3と基板1との間にはエラストマー
コネクタ6が配されている。第3図に示すよう
に、このエラストマーコネクタ6は、ゴム材から
なるマトリツクス7中に、コネクタ6の厚み方向
dに延びるカーボンフアイバー等の導電性繊維8
が約100本/mm2の密度で含有されて構成されてお
り、各導電性繊維8の両端はコネクタ6の表面か
ら数μ程度突出している。このような構成によ
り、エラストマーコネクタ6は、その厚み方向d
においては導電性であるとともにこれ以外の方向
では電気絶縁性となされている。すなわち、第3
図および第4図に示すように、互いに上下に重な
り合うつた対応する配線パターン2と電極4との
間のみが互いに導通されるとともに、これ以外は
絶縁されていて短絡しないようになつている。
このような構成のエラストマーコネクタ6を用
いると、例えば1.5mm×100μの電極4に対してそ
の接続に寄与する導電性繊維8の数は平均して12
本程度となり、極端に大きな電流を流さないIC
チツプ3の接続においては、その電極4のピツチ
p2が200μ程度であつても充分良好な接続が可能で
ある。
第2図〜第4図に示すように、エラストマーコ
ネクタ6は、ICチツプ3の電極位置に対応して
設けられた4つの電気接続部9と、これら電気接
続部9を互いに連結するための十字状の連結部1
0とから一体的に構成されている。各電気接続部
9と連結部10との間にはほゞ四角柱状の4つの
空隙11が形成され、第3図に示すように、これ
らの空隙11に接着剤12が充填されてICチツ
プ3およびエラストマーコネクタ6がそれぞれ基
板1に固定されている。この接着固定を行う際に
は、ICチツプ3と基板1とをエラストマーコネ
クタ6を介して互いに約10Kg/cm2程度の加圧状態
にして接着剤12を硬化させるが、本例において
は、各電気接続部9間に形成された間隙13を通
じて空隙11が外部に連通、即ち外部空間に対し
て開放されているので、接着剤12が密封されて
加圧状態に保持されるようなことがなく、このた
め、確実で持続性のある接着状態を得ることがで
きる。また、十字状の連結部10が加圧時のサポ
ータとして機能するので、ICチツプ3に無理な
力がかかるのを防止することができる。
接着剤12としては、光硬化性樹脂(例えば、
ソニーケミカル社製の17A/8等)を用いること
ができ、この場合には、ガラス製の基板1側から
光を照射して接着剤12を硬化させればよい。こ
のとき、例えばエラストマーコネクタ6のエツジ
部分のように光の当り難い部分では接着剤12が
硬化し難いが、本例の場合には、間隙13を通じ
て未硬化の接着剤を溶剤等により除去することが
できるので非常に好都合である。
第2図、第4図および第5図に示すように、
ICチツプ3の下面14と基板1の上面15とに
はそれぞれ位置合せマーク16,17が設けられ
ており、基板1を透してこれらの位置合せマーク
16,17を互いに重ね合せることにより、IC
チツプ3の正確な位置合せを行うことができる。
特に、接着剤12として光硬化性樹脂を用いた場
合には、接着剤12を空隙11内に落し込んでか
ら充分に時間をかけて上記アライメントを行うこ
とができるので有利である。
第1図に示すように、基板1には多数のICチ
ツプ3が取付けられるが、本例においては、これ
らのICチツプ3の間に3本の共通配線20,2
1,22がそれぞれ設けられている。これらの共
通配線20〜22は、ICチツプ3の配列方向に
沿つて互いに平行に設けられている。このような
構成においては、例えば最も外側の配線20から
各ICチツプ3への引出し線23と他の配線21,
22とが互いに接触しないようにしなければなら
ない。このために従来は、引出し線23と他の配
線21,22とが重なる箇所を絶縁層を介して積
層構造としていたが、その構造が非常に複雑とな
つて製造が面倒であつた。
そこで本例においては、内側の配線21,22
を、第2図および第4図に示すように、各ICチ
ツプ3との接続位置でほゞコ字状に屈曲させた構
造とし、これらの屈曲部24,25によつて、各
配線21,22がICチツプ3の下を通つて延び
るようにしている。従つて、各ICチツプ3の電
極4を配線21,22の各コ字状屈曲部24,2
5に重ね合せることにより、これらの間の導通を
とることができる。しかも、本例のような構成に
よれば、配線の重なり部分が無いので、従来のよ
うな積層構造にしなくとも、最も外側の配線20
からの引出し線23が他の配線21,22に接触
することがなく、このため、その構造が簡単とな
つて製造が容易になる。特に、本例のような構成
は、多数の配線をもつた基板に多数のICチツプ
を取付けるような場合に有効である。
第6図および第7A図にエラストマーコネクタ
の変形例をそれぞれ示す。
第6図の例では、ほゞ矩形の枠体状に構成され
たエラストマーコネクタ28が用いられており、
このエラストマーコネクタ28によつて囲まれた
中央部が接着剤を充填するための空隙29となさ
れている。この空隙29は、エラストマーコネク
タ28の角部に設けられた2ケ所の連通孔30に
つて外部に連通している。また、エラストマーコ
ネクタ28の他の2つの角部には、位置合せマー
ク16,17を透視するための切欠き31がそれ
ぞれ設けられている。
第7図に示す例では、ICチツプ3よりも大き
なエラストマーコネクタ34が用いられている。
ほぼ矩形の枠体状に構成されたエラストマーコネ
クタ34の中央部に設けられた接着剤充填用の空
隙35は、このエラストマーコネクタ34の各辺
部に設けられた4つのT字状切込み部36によつ
て外部に連通するようになされている。すなわ
ち、第7A図に鎖線で示すように、これらのT字
状切込み部36は、それぞれその開口部の一部が
ICチツプ3の外側に食み出すように設けられて
おり、これらの食み出し部分を通じて各T字状切
込み部36が外部に連通する。なお、本例のよう
な構成の場合、ICチツプ3の下面14における
電極4は、第7B図に示すように、T字状切込み
部36の中央連通部37を避けて配される。ま
た、エラストマーコネクタ34の所定の角部には
位置合せマーク透視用の切欠き38が設けられて
いる。
第8A図および第8B図には、基板1の共通配
線20〜22とICチツプ3の電極4との間の接
続方法の変形例がそれぞれ示されている。
第8A図の例では、配線20もICチツプ3と
の接続位置でほゞコ字状に屈曲されており、この
屈曲部41によつてICチツプ3の下を通つて延
びるようになされている。また、ICチツプ3の
電極4は、それぞれ1ケ所でのみ配線20〜22
に接続されている。
第8B図の例では、配線21,22が素子接続
部においてそれぞれ分断されており、各端部21
aと21bおよび22aと22bは、ICチツプ
3内において互いに接続された各一対の電極4b
と4cおよび4aと4dを介してそれぞれ互いに
接続されている。
次に、第9図〜第11図を参照して本考案の第
2の実施例を説明する。なお、本例において、上
述した第1の実施例と共通の部分には同一の符号
を付してその説明を省略する。
本例においては、1枚の基板1に、第7A図に
示したようなエラストマーコネクタ34を介して
8つのICチツプ3が取付けられる。このとき、
本例においては、絶縁材料で構成されたフレーム
44が用いられており、素子取付部Aに対応して
このフレーム44に設けられた矩形状の挿通孔4
5内に、エラストマーコネクタ34およびICチ
ツプ3がそれぞれ挿入されて取付けられる。この
ようなフレーム44を用いることによつて、多数
のICチツプ3の取付け作業性がよくなつてその
製造が非常に簡単になるとともに、ICチツプ3
が接着固定された後においては、基板1の配線パ
ターン2およびICチツプ3がこのフレーム44
によつて保護されるという利点がある。
第11図a〜eに、ICチツプ3の取付手順を
示すが、まず、所定の配線パターン2の設けられ
た基板1にフレーム44を接着剤46によつて接
着固定する。次いで、フレーム44の各挿通孔4
5内にエラストマーコネクタ34を挿入し、この
エラストマーコネクタ34の中央の空隙35に液
状またはペレツト状の接着剤12を落し込む。次
に、ICチツプ3を挿通孔45内に挿入し、この
ICチツプ3の電極と基板1の配線パターン2と
をアライメントした後、接着剤12を固化する。
接着剤12としては、通常、加熱(例えば、100
〜150℃)圧着するものを用いてよいが、基板1
としてガラス基板や透明樹脂基板を用いた場合に
は、光硬化性の接着剤を用いて簡単かつ迅速に接
着作業を行うことができる。そして、ICチツプ
3を接着固定した後に、第11図eに示すよう
に、基板1の全体をモールドあるいはケース47
で密封する。
このような方法によつて、比較的低温でICモ
ジユールを製造できるので、例えば基板1として
比較的安価なものを使用でき、また、従来のよう
なワイヤボンデイングを行わないので、多数の配
線を極めて短時間に接続することができる。
以上、本考案を実施例につき説明したが、上記
実施例は本考案を限定するものでは決してなく、
本考案の技術的思想に基いて種々の変更が可能で
ある。例えば、基板1の配線パターン2および
ICチツプ3の電極4等の大きさや形状は、必要
に応じて種々に変更することが可能である。ま
た、本考案は、上記実施例のようなICチツプ以
外の各種半導体素子、液晶表示素子、誘電体素子
等の素子を基板上に取付けるための電気接続装置
に適用することもできる。
以上説明したように、本考案による電気接続装
置は、一主面上に複数の導電パターンを有する基
板と、一主面上に複数の接続端子部を有する素子
と、これら基板と素子との間に配された平板状の
弾性接続部材とをそれぞれ具備し、前記接続部材
が、その厚み方向に配向された複数の線状導電体
を含有する弾性絶縁材から成つていて、前記基板
の前記導電パターンと前記素子の前記接続端子部
との互いに対向する対の間を電気接続するととも
に、これ以外の方向では電気絶縁性であるように
構成されている。従つて、例えばピツチが0.2mm
程度の微細で多数の配線接続を、特別の治具を用
いることなく、簡単かつ正確に行うことができ
る。また、前記接続部材に、接着剤を充填するた
めにその厚み方向に貫通する少なくとも1個の空
隙部が形成され、前記基板と前記素子と前記絶縁
部材とによつて囲まれる前記空隙部の各々が、外
部空間に対して開放された開放部分を少なくとも
1個有しているので、接着剤が密封されて加圧状
態に保持されることによる接着不良が防止される
とともに、例えば接着剤の未硬化部分を簡単に溶
出除去することができる。
【図面の簡単な説明】
第1図〜第5図は本考案の第1の実施例を示す
ものであつて、第1図はICチツプの取付けられ
た基板の部分平面図、第2図は素子取付部の分解
斜視図、第3図は同上の縦断面図、第4図は第3
図の−線断面図、第5図はICチツプの下面
図である。第6図はエラストマーコネクタの第1
の変形例を示す第4図と同様の断面図、第7A図
はエラストマーコネクタの第2の変形例を示す第
4図と同様の断面図、第7B図は上記第2の変形
例によるICチツプの下面図、第8A図および第
8B図はそれぞれ配線パターンの変形例を示す部
分平面図である。第9図〜第11図は本考案の第
2の実施例を示すものであつて、第9図は電気接
続装置の分解斜視図、第10図は同上の平面図、
第11図a〜eはICチツプの取付方法を工程順
に示す断面図である。 なお図面に用いた符号において、1……基板、
3……ICチツプ、6,28,34……エラスト
マーコネクタである。

Claims (1)

  1. 【実用新案登録請求の範囲】 一主面上に複数の導電パターンを有する基板
    と、一主面上に複数の接続端子部を有する素子
    と、これら基板と素子との間に配された平板状の
    弾性接続部材とをそれぞれ具備し、 前記接続部材が、その厚み方向に配向された複
    数の線状導電体を含有する弾性絶縁材から成つて
    いて、前記基板の前記導電パターンと前記素子の
    前記接続端子部との互いに対向する対の間を電気
    接続するとともに、これ以外の方向では電気絶縁
    性であるように構成され、 かつ、前記接続部材に、その厚み方向に貫通す
    る少なくとも1個の空隙部が形成され、前記基板
    と前記素子と前記絶縁部材とによつて囲まれる前
    記空隙部の各々が、外部空間に対して開放された
    開放部分を少なくとも1個有していることを特徴
    とする電気接続装置。
JP1981065382U 1981-05-06 1981-05-06 Expired JPS6328531Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1981065382U JPS6328531Y2 (ja) 1981-05-06 1981-05-06

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1981065382U JPS6328531Y2 (ja) 1981-05-06 1981-05-06

Publications (2)

Publication Number Publication Date
JPS57178380U JPS57178380U (ja) 1982-11-11
JPS6328531Y2 true JPS6328531Y2 (ja) 1988-08-01

Family

ID=29861424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1981065382U Expired JPS6328531Y2 (ja) 1981-05-06 1981-05-06

Country Status (1)

Country Link
JP (1) JPS6328531Y2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50111595A (ja) * 1974-01-21 1975-09-02
JPS5115681A (en) * 1974-07-31 1976-02-07 Ohtake Noodle Mach Mfg Mensenno bunri saibunkatsusochi
JPS5144291A (en) * 1974-10-14 1976-04-15 Oki Electric Ind Co Ltd Furekishiburu kontakuto
JPS52151868A (en) * 1976-06-14 1977-12-16 Shinetsu Polymer Co Interconnector
JPS53147991A (en) * 1977-05-31 1978-12-23 Shinetsu Polymer Co Pressure contact holding type nonnisotropic conductive elastomer connector
JPS5485388A (en) * 1977-12-20 1979-07-06 Shinetsu Polymer Co Connection method of circuit and interconnector used for same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50111595A (ja) * 1974-01-21 1975-09-02
JPS5115681A (en) * 1974-07-31 1976-02-07 Ohtake Noodle Mach Mfg Mensenno bunri saibunkatsusochi
JPS5144291A (en) * 1974-10-14 1976-04-15 Oki Electric Ind Co Ltd Furekishiburu kontakuto
JPS52151868A (en) * 1976-06-14 1977-12-16 Shinetsu Polymer Co Interconnector
JPS53147991A (en) * 1977-05-31 1978-12-23 Shinetsu Polymer Co Pressure contact holding type nonnisotropic conductive elastomer connector
JPS5485388A (en) * 1977-12-20 1979-07-06 Shinetsu Polymer Co Connection method of circuit and interconnector used for same

Also Published As

Publication number Publication date
JPS57178380U (ja) 1982-11-11

Similar Documents

Publication Publication Date Title
US5168432A (en) Adapter for connection of an integrated circuit package to a circuit board
JP3863213B2 (ja) 半導体装置
US5736780A (en) Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes
EP0660383B1 (en) Electronic device package
US6012224A (en) Method of forming compliant microelectronic mounting device
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
EP0187195B1 (en) Method of manufacturing a circuit module
EP0213575B1 (en) Method of manufacturing a semiconductor device employing a film carrier tape
JP2987101B2 (ja) 半導体装置の接続方法並びに半導体装置の接続器
KR940006185Y1 (ko) Ic 모듈
EP0778617A2 (en) Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
GB2286084A (en) Electronic package with thermally conductive support
KR20040093454A (ko) 배선 기판 및 그 제조 방법 및 반도체 장치 및 그 제조 방법
US4643499A (en) Component mounting apparatus
US6642730B1 (en) Test carrier with molded interconnect for testing semiconductor components
US4126882A (en) Package for multielement electro-optical devices
KR100546364B1 (ko) 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
JPS6328531Y2 (ja)
US6208022B1 (en) Electronic-circuit assembly
KR20010014797A (ko) 반도체장치 및 그 제조방법
JPH0521701A (ja) 混成集積回路装置
JP3080106B2 (ja) Icモジュールの接続方法
JP3612174B2 (ja) 液晶表示装置
JPS6279638A (ja) 絶縁材料製の枠の開放部内に懸架されたicを基板上に取付ける方法
JPH0340458A (ja) 半導体装置およびその製造方法