JPS63289824A - 集積回路装置の実装方法 - Google Patents

集積回路装置の実装方法

Info

Publication number
JPS63289824A
JPS63289824A JP12450187A JP12450187A JPS63289824A JP S63289824 A JPS63289824 A JP S63289824A JP 12450187 A JP12450187 A JP 12450187A JP 12450187 A JP12450187 A JP 12450187A JP S63289824 A JPS63289824 A JP S63289824A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
bump electrodes
bump electrode
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12450187A
Other languages
English (en)
Inventor
Sumiaki Maruyama
丸山 純章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP12450187A priority Critical patent/JPS63289824A/ja
Publication of JPS63289824A publication Critical patent/JPS63289824A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はフリツブチップとして知られる集積回路装置の
実装方法、より正確には半導体基板の面から突出して設
けられた複数個のバンプ電極を備えた集積回路装置を配
線基板上の導体に導電的に接着することにより配線基板
に実装する方法に関する。
(従来の技術) よく知られているように集積回路装置を配線基板に実装
する最も普通の手段は、集積回路装置の半導体チップを
DIP方式などのパッケージに一旦収納し、リードをプ
リント配線基板のスルーホールに挿入した上で配線基板
上の導体とはんだ付けすることである。しかし、この実
装構造は実装密度を高める上で不利であるため、集積回
路装置をチップのままで例えばセラミックの配線基板上
に直接に取り付け、集積回路装置と配線基板の導体との
接続をボンディング線ですることも広く行なわれている
。この実装構造では前の構造よりも実装密度をかなり高
めることができるが、なお配線基板のチップを取り付け
た場所のほかにそのまわりにもボンディング用の場所が
必要なので、配線基板のもつ面積を充分有効に利用して
いるとはいい難い、また、ボンディング作業用の工具の
つごうでボンディング線の相互間隔を200−程度以上
取らなければならないので、1チツプあたりの接続点数
に上限があり、接続点数が増えるとチップを2個以上に
分割してやらなければならないことになり、このために
実装密度がさらに下がってしまう。
半導体基板から突出したバンプ電極を備えるいわゆるフ
リツブチップは、バンプ電極を配線基板上の導体とフェ
ースダウン式に直接に接合するので、チップのもつ面積
内で接続をすませることができ、かつバンプ電極の相互
間隔も100−以下に減らせるので現在の技術でも1チ
ツプあたり100〜200に接続点数を増やすことがで
きる。第2図はかかる実装構造の概要を示すものである
図の上半分が集積回路装置1であって、その半導体基板
2から図の下方に向けて突出するバンプ電極3が複数個
設けられている。バンプ電極3は金、 ii、 銀等で
あって、その図の横方向の幅が数十μ9図の縦方向の高
さが10〜20−程度のものである。このバンプ電極3
が接続されるべき相手は゛ふつうはセラミックの配線基
板4上の導体5であり、該導体5はバンプ電極3よりや
や広い幅をもち図の前後方向に延びている。バンプ電極
3はこの導体5の延びる方向に沿った細長な方形や単純
な円形の断面に形成される。この第2図の従来例ではバ
ンプ電極3と導体5とは熱圧着法で接合され、その接合
に当たってはバンプ電極が金バンプ電橋である場合は4
50℃前後の加温下でバンプ電極3を図の上方から導体
5に向けて押圧する。この場合導体5も例えば金の層で
あってその表面に絽めっきが施されており、熱圧着時に
この錫がバンプ電極の金と合金化してバンプiViと導
体が接合される。
(発明が解決しようとする問題点〕 ところが、バンプ電極3の高さに高低があり、第2図の
中央のバンプ電極のように導体5との間に隙間δが発生
すると当然接合はなされず、そのバンプ電極と導体の間
は未接続になってしまう。
前述のようにバンプ電極の高さはlO〜20−と比較的
大きいので、バンプ電極は通常電解めっきつきで成長さ
れるが、現在のめっき技術では高さ寸法に±1〜1.5
 tnaのばらつきが出てしまう、集積回路装置の接続
点数が多く従ってバンプ電極数が多くなればなる程バン
プ電極の高低差が確率的に大となり上述の未接続の問題
が発生しやすい。
そこで、第3図に示すような導電性接着剤6を用いる実
装方法が考えられる。この導電性接着剤は銀などの導電
性粒子を多量に含有する樹脂混和物でありその硬化前は
かなり粘稠なペーストである。この導電性接着剤をあら
かじめ導体5の表面の所定個所にあらかじめ塗布ないし
塗着しておき、図示のようにこの導電性接着剤6にバン
プ電極3が入り込むように集積回路装置1を配線基板4
上に載置し、そのままの状態で導電性接着剤6を硬化さ
せれば、バンプ電極3と導電性接着剤6との間に多少の
隙間があっても両者間の接続は果たされるはずである。
かかる実装方法は試作の結果、原理的には採用可能なこ
とがわかった。導電接着が良好になされたとき、バンプ
電極3と導体5との間の接続の抵抗値は充分低く予想し
たよりも大電流を長期間流しても抵抗値の変化はほとん
ど認められない、ところが、バンプ電極ごとの導体の接
続の抵抗値のばらつきがかなりあり、接続の抵抗値の高
いものは使用期間の経過とともに抵抗値が増加して来る
傾向があるので、そのままでは導電性接着剤を用いるこ
の実装方法は実用性がない。
接続の抵抗値の高いものを調査して見ると、バンプ電極
と導体との隙間が元々大きいものが問題を発生しやすい
ことがわかった。
本発明はこの導電性接着剤を用いる実装方法に関するも
ので、集積回路装置のバンプ電極と配線基板の導体とを
確実に接続できかつ経済性の高い集積回路装置の実装方
法を提供することを目的とする。
〔問題点を解決するための手段〕
本発明はこの目的を、集積回路装置の複数個のバンプ電
極の頂面をそのバンプ電極間の凹凸を所定の工差内に揃
えるように加工するバンプ電極面ならし工程と、配線基
板の導体上のバンプ電極と接続すべき所定の個所に導電
性接着剤を塗着する接着剤塗着工程と、集積回路装置を
そのバンプ電極が配線基板の対応する導体上の導電性接
着剤の塗着個所に合致するように位置決め載置しながら
配線基板と組み合わせる組み合わせ工程と、集積回路装
置と配線基板が組み合わされた状態で導電性接着剤を硬
化させる接着剤硬化工程とにより達成するものである。
〔作用〕
導電性接着剤を用いる集積回路装置の実装方法は、前述
のように元来はバンプ電極の高低差を導電性接着剤に吸
収させるねらいで考えられたちのであるが、種々の実験
や試作の結果逆説的ではあるが高低差をかなり厳密に管
理する要があることがわかった。前の第2図で説明した
従来の熱圧着法では、接合時にかなりの加圧がなされる
のでバンプ電極の導体と接触する先端には変形が起こり
、その結果接合後のバンプ電極の高さは接合前よりも低
くなる。従って、バンプ電極は例えば2−程度の高低差
があっても、バンプ電極の高さが2−以上低くなるよう
に強圧を掛けてバンプ電極を変形させればバンプ電極の
もつ高低差を吸収することができる。しかし、導電性接
着剤を用いる場合はかかるバンプ電極の変形が生じない
ので、バンプ電極のもつ高低差がそのままバンプ電極と
導体との間に介在する導電性接着剤層の厚みの差となっ
て残る。従って、バンプ電極と導体は当初のねらいどお
り接続はされるのであるが、バンプ電極のもつ高低差が
接続点の抵抗値の差となって出て来ることになり前述の
ような問題が発生することになる。
そこで本発明では、前述の構成中のバンプ電極面ならし
工程において、このバンプ電極の高低差を所定の工差内
、望ましくは±0.5Bの工差内に揃えるように集積回
路装置がもつ複数個のバンプ電極の頂面を接着工程に入
る前にあらかじめ加工してやる。このならし加工は最も
簡単には集積回路装置がもつ複数個のバンプ電極の頂面
を平坦な加圧板により押圧してやることによってするこ
とができる。この押圧加工によるバンプ電極面のならし
加工は、いわば前述の熱圧着法における押正に相当する
ものであるが、本発明のように導電性接着剤を用いる接
着による接続をする場合には、上述のように接着作業前
にしてやる要がある。この押圧加工によりバンプ電極の
高低差を上述の所定の工差内に入れることができるが、
この加工は押圧によってバンプ電極に永久変形を起こさ
せるものであるから、最初の高低差が大き過ぎると高さ
の大なバンプ電極の頂面が広がり過ぎてしまう場合があ
り、この場合には簡単な研削加工あるいは研磨加工によ
ってバンプ電極の高低差をならすことが望ましい、この
研削加工ないしは研磨加工はバンプ電極の高低差の縮少
と同時にバンプ電極の頂面をやや粗面化して導電接着を
より確実にする効果を有する。この点前述の押圧加工は
粗面化の効果がないので、必要な場合は押圧加工後のバ
ンプ電極9頂面を化学的処理で粗面化させる。バンプ電
極が金であるとき、この粗面化は例えばやや稀釈した王
水にバンプ電極を短時間浸漬することにより可能である
本発明では導電性接着剤によりバンプ電極と導体を相互
に接続するのであるから、接着前に導電性接着剤をバン
プ電極と導体のいずれにないしは双方につけておけばよ
いわけであるが、本発明では上の構成にいう接着剤塗着
工程において配線基板の導体の方に必ず導電性接着剤を
塗着しておくようにする。バンプ電極の方にだけ導電性
接着剤を付けておくことは、工程の管理面からも接続の
信鯨性上からも望ましくないからである0以上によりい
わば接着の準備工程が完了するので、これに続く上記構
成中の組み合わせ工程と接着剤硬化工程とを経て、バン
プ電極と導体とを導電性接着剤により接着かつ接続する
ことにより集積回路装置を配線基板に実装する。
本発明の以上の工程を経る実装方法により、バンプ電極
の頂面と導体との間の接着隙間はほぼ一定に保たれ、接
続の抵抗値は狭い範囲の低い一定値に管理され仕損じな
く実装が終了するので、前述の課題が解決される。
〔実施例〕
以下、第1図を参照しながら本発明の詳細な説明する。
同図(al〜(C1には本発明による実装方法が工程別
に示されており、同図1dlおよび(dl)には実装完
了後の要部の状態が示されている。
第1図fa)は押圧加工によるバンプ電極面ならし工程
中の状態を示すもので、集積回路装置1は半導体基板2
上の複数個のバンプ電極を上にしてプレスの合板lO上
に載置され、その上方から清浄でかつ平坦な下面を有す
る加圧板11を介して押圧力Pを受ける。この押圧力P
はもちろんバンプ電極の大きさや個数によって異なるが
、バンプ電極がふつう電解めっきにより成長されたもの
で比較的永久変形させやすいから、ハンドプレスの出し
うる程度のものであってよい、この工程によりバンプ電
8に3とくにその頂面3a付近が変形してその高低差が
例えば±0.5 n以下に縮少されるが、バンプ電極中
の高さの大なものは図で30で示す広がりが発生しうる
。この広がり3cが過大なものは適宜にスクレーパ等で
除去できるが、その数が多いと作業性が落ちるので、前
述のように押圧加工のがわりに研削加工ないしは研磨加
工による方がよい。
この場合、研削加工用には刃数の多い面加工用フライス
カッタを、研磨加工用には粒度の細かい平坦なグライン
ダディスクを用いるのがよい、いずれの場合も加工量が
少なので多数の集積回路装置への同時加工を短時間内に
済ませることができ、バンプ電極の頂面を導電接着上望
ましい粗面とすることができる。押圧加工の場合、必要
に応じてバンプ電極の加工後の頂面をA程度に稀釈した
常温の王水中に数病間程度浸漬することにより粗面化す
ることができる。
第1図(blは接着剤塗着工程中の状態を示すもので、
治具板20にふつうはセラミックの配線基板4を導体5
を上にしてその端4aが治具板200基準面20aに当
たるようにiII置した後、導体5のバンプ電極と接続
すべき場所に孔21bを有する型板21を同様にその端
21aが基準面20aに当たるようにセントする。導電
性接着剤6としては例えば銀の導電性粒子を重量比で5
0%以上含むエポキシ樹脂との混和物(例えば藤倉電線
(株))の商品名「ドータイト」)がよく、型板21上
にこのペースト状の導電性接着剤6を置いてスキージ2
2等の刃22aを型板21に接触させながら図の矢印Q
の方向に移動させることにより、導電性接着剤6を型板
21の孔21bに充填する。後は型板21を取り除くこ
とによりixt性接着接着剤6着が終了する。この際、
型板21の孔21bの面積はバンプ電極3の頂面3aの
面積よりも小さい目にするのが、導電性接着剤の無用な
拡がりないしは流れを防止する上で望ましい。
導電性接着剤6の塗着量は型板21の厚みによって調整
することができ、場合によって異なるがふつうは0.2
w前後の厚みとするのがよい、もちろん、型板21はス
クリーン印刷用のスクリーン板であってもよい、導電性
接着剤は粘稠なペーストではあるがふつう若干の溶剤を
含んでいるから、塗着完了後は清浄な空気による風乾等
により溶剤を飛散させる。なお、この接着剤塗着工程は
複数個の配線基板に対して同時処理が可能で、上述のよ
うな治具によらず適宜な自動機等を利用することもでき
る。
第1図(c)は組み合わせ工程および接着剤硬化工程中
の状態を示し、この例では組み合わせ治具が用いられて
いる。まず、配線基板4がその導体5を上にしてll3
1がない状態の治具本体30の凹み30a内に挿入され
る。ついで治具本体の案内ピン30bに合うようにll
31を治具本体30にかぶせた上で、その位置決め用開
口31aから集積回路装置1をそのバンプ電極3を下に
向けた状態で挿入し、バンプ電極3の頂面を導体5に塗
着された導電性接着剤6に接触させることにより組み合
わせ工程を終える。集積回路装置1上には必要に応じて
錘り32を載゛=する。後は接着剤硬化工程に入り、例
えば図示の状態のままで150〜200℃の恒温槽中で
0.5〜1時間掛けて硬化させる。大量生産の場合はコ
ンベア炉を用い、治具内に組み込んだままで導電性接着
剤をゲル化させ、治具から集積回路装置1が仮付けされ
た配線基板4を取り出した上で恒温槽中で完全熱硬化さ
せる。
第1図(dlは実装完了後の要部を拡大して示すもので
、図示のように導電性接着剤6はバンプ電極3の頂面3
aと導体5との間の非常に薄い層を形成するとともに、
バンプ電極3の側面3のかなりの部分を覆い、かつ導電
性接着剤6の幅の全面に拡がった状態で硬化する。頂面
3a下の薄い導電性接着剤はそれに含有される導電性微
粒子が頂面3aと導体50表面間を橋絡することにより
両者を接続し、かつバンプ電極3の側面3bと導体5の
表面との間の導電性接着剤がこれを補うので非常に低い
接続抵抗値が得られる。同図(dl)はバンプ電極の粗
面化された頂面3aの効果を模式的に示すもので、粗面
化された頂面3a内の突起部が導体5の表面と直接に導
電接触して接続抵抗値をさらに低下させるとともに接着
強度も向上させる。前述の化学的な頂面の粗面化を行な
った場合は同時にバンプ電極3の側面3bも粗面化され
るので、バンプ電極と導体との接着強度をさらに向上さ
せる効果がある・。
〔発明の効果〕
以上説明したように、本発明においてはそのバンプ電極
面ならし工程で集積回路装置の複数個のバンプ電極の高
低差を揃えた上で接着剤塗着工程で導電性接着剤が塗着
された配線基板の導体にバンプ電極を導電接着するよう
にしたので、バンプ電極の頂面と導体との間隔を狭い工
差内に管理して接続の抵抗値にばらつきが少なくかつ接
着強度の高い集積回路装置の実装を実現することができ
る。これによって、従来の熱圧着法による実装よりも歩
留りを上げかつ接続の信鯨度を向上することができる0
本発明がもつかかる効果は集積回路装置のバンプtBi
数が多いときにとくに顕著で、今後集積回路装置の構成
がますます大規模になるにつれて本発明の真価が発運さ
れるものと期待される。
なお、実施例の説明かられかるように本発明の実施上手
数はあまり掛からないが時間を要するのが接着剤硬化工
程であるが、今後紫外線硬化形などのより硬化速度の早
い導電性接着剤が開発されるにつれてこの所要時間も短
縮が可能になると期待される。!J状では時間を別にし
て製作の手間は従来と同程度で、歩留りが向上する分だ
け本発明は従来と比べて経済性が高い。
【図面の簡単な説明】
第1図は本発明による集積回路装置の実装方法の実施例
を製造工程ごとに示す工程要領図と工程終了後の要部の
拡大図である。第2図は従来の熱圧着法による実装の様
子を示す要部の拡大図、第3図は導電性接着剤を用いる
従来の実装の要部の拡大図である0図において、 l;集積回路装置、2:集積回路装置の基板、3:バン
プ電極、3a:バンプ電極の頂面、3b=バンプ電極の
側面、4:配線基板、5:配線基板上の導体、6:導電
性接着剤、11:バンプ電極面ならし工程用加圧板、2
1:接着側塗着工程用型板、30.31:組み合わせ工
程および接着剤硬化工程用治具の本体および蓋、である

Claims (1)

  1. 【特許請求の範囲】 1)半導体基板の面から突出して設けられた複数個のバ
    ンプ電極を備えた集積回路装置を配線基板上の導体に導
    電的に接着することにより配線基板に実装する方法であ
    って、集積回路装置の複数個のバンプ電極の頂面をその
    バンプ電極間の凹凸を所定の工差内に揃えるように加工
    するバンプ電極面ならし工程と、配線基板の導体上のバ
    ンプ電極と接続すべき所定の個所に導電性接着剤を塗着
    する接着剤塗着工程と、集積回路装置をそのバンプ電極
    が配線基板の対応する導体上の導電性接着剤の塗着個所
    に合致するように位置決め載置しながら配線基板と組み
    合わせる組み合わせ工程と、集積回路装置と配線基板が
    組み合わされた状態で導電性接着剤を硬化させる接着剤
    硬化工程とを含む集積回路装置の実装方法。 2)特許請求の範囲第1項記載の実装方法において、バ
    ンプ電極面ならし工程において複数個のバンプ電極の頂
    面が平坦な加圧板による押圧加工によりならされること
    を特徴とする集積回路装置の実装方法。 3)特許請求の範囲第2項記載の実装方法において、押
    圧加工後のバンプ電極の頂面が化学的な処理により粗面
    化されることを特徴とする集積回路装置の実装方法。 4)特許請求の範囲第1項記載の実装方法において、バ
    ンプ電極面ならし工程において複数個のバンプ電極の頂
    面が研削加工によりならされることを特徴とする集積回
    路装置の実装方法。 5)特許請求の範囲第1項記載の実装方法においてバン
    プ電極面ならし工程において複数個のバンプ電極の頂面
    が研磨加工によりならされることを特徴とする集積回路
    装置の実装方法。 6)特許請求の範囲第1項記載の実装方法において、バ
    ンプ電極面ならし工程においてバンプ電極の頂面のバン
    プ電極間の凹凸が±0.5μm以下の工差内に揃うよう
    に加工されることを特徴とする集積回路装置の実装方法
    。 7)特許請求の範囲第1項記載の実装方法において、接
    着剤硬化工程が導電性接着剤のゲル化工程と加温下の熱
    硬化工程とを含むことを特徴とする集積回路装置の実装
    方法。
JP12450187A 1987-05-21 1987-05-21 集積回路装置の実装方法 Pending JPS63289824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12450187A JPS63289824A (ja) 1987-05-21 1987-05-21 集積回路装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12450187A JPS63289824A (ja) 1987-05-21 1987-05-21 集積回路装置の実装方法

Publications (1)

Publication Number Publication Date
JPS63289824A true JPS63289824A (ja) 1988-11-28

Family

ID=14887054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12450187A Pending JPS63289824A (ja) 1987-05-21 1987-05-21 集積回路装置の実装方法

Country Status (1)

Country Link
JP (1) JPS63289824A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319251A (ja) * 1989-06-15 1991-01-28 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
US5643831A (en) * 1994-01-20 1997-07-01 Fujitsu Limited Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device
US5959346A (en) * 1996-11-11 1999-09-28 Fujitsu Limited Method for fabricating metal bumps onto electronic device
US6025258A (en) * 1994-01-20 2000-02-15 Fujitsu Limited Method for fabricating solder bumps by forming solder balls with a solder ball forming member
US6271110B1 (en) 1994-01-20 2001-08-07 Fujitsu Limited Bump-forming method using two plates and electronic device
US6319810B1 (en) 1994-01-20 2001-11-20 Fujitsu Limited Method for forming solder bumps
EP1191578A2 (en) * 1996-03-06 2002-03-27 Matsushita Electric Industrial Co., Ltd. Semiconductor apparatus and method for producing the same
US6528346B2 (en) 1994-01-20 2003-03-04 Fujitsu Limited Bump-forming method using two plates and electronic device
JP2011179958A (ja) * 2010-03-01 2011-09-15 Fujitsu Ltd 半導体回路の試験方法及び試験装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319251A (ja) * 1989-06-15 1991-01-28 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JPH0666356B2 (ja) * 1989-06-15 1994-08-24 松下電器産業株式会社 半導体装置の実装方法
US5643831A (en) * 1994-01-20 1997-07-01 Fujitsu Limited Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device
US6025258A (en) * 1994-01-20 2000-02-15 Fujitsu Limited Method for fabricating solder bumps by forming solder balls with a solder ball forming member
US6271110B1 (en) 1994-01-20 2001-08-07 Fujitsu Limited Bump-forming method using two plates and electronic device
US6319810B1 (en) 1994-01-20 2001-11-20 Fujitsu Limited Method for forming solder bumps
US6528346B2 (en) 1994-01-20 2003-03-04 Fujitsu Limited Bump-forming method using two plates and electronic device
EP1191578A2 (en) * 1996-03-06 2002-03-27 Matsushita Electric Industrial Co., Ltd. Semiconductor apparatus and method for producing the same
EP1191578A3 (en) * 1996-03-06 2002-05-08 Matsushita Electric Industrial Co., Ltd. Semiconductor apparatus and method for producing the same
US6452280B1 (en) 1996-03-06 2002-09-17 Matsushita Electric Industrial Co., Ltd. Flip chip semiconductor apparatus with projecting electrodes and method for producing same
US5959346A (en) * 1996-11-11 1999-09-28 Fujitsu Limited Method for fabricating metal bumps onto electronic device
JP2011179958A (ja) * 2010-03-01 2011-09-15 Fujitsu Ltd 半導体回路の試験方法及び試験装置

Similar Documents

Publication Publication Date Title
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
JP2590450B2 (ja) バンプ電極の形成方法
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
US4739917A (en) Dual solder process for connecting electrically conducting terminals of electrical components to printed circuit conductors
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
US20030178132A1 (en) Method for manufacturing connection structure
US8046911B2 (en) Method for mounting electronic component on substrate and method for forming solder surface
US6000127A (en) Electronic parts mounting method
US6310780B1 (en) Surface mount assembly for electronic components
JPS63289824A (ja) 集積回路装置の実装方法
US20070164079A1 (en) Electronic component mounting method, and circuit substrate and circuit substrate unit used in the method
JPH06168982A (ja) フリップチップ実装構造
KR100306116B1 (ko) 반도체베어칩의다이렉트어테치본딩방법
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPH0918121A (ja) 電子部品実装体及びその製造方法
JPH05166879A (ja) Ic実装方法
KR0185304B1 (ko) 티씨피 집적회로의 실장장치 및 큐에프피 집적회로와 티씨피 집적회로의 실장방법
KR100653075B1 (ko) 플립칩 혼재실장 회로기판의 제조방법
JPH04326747A (ja) 部品実装方法
JP4023093B2 (ja) 電子部品の固定方法
JPH0888249A (ja) フェイスダウンボンディング方法
JPH05347473A (ja) 配線基板
JPH0590957U (ja) フリップチップのコーティング構造
JPH0621147A (ja) 電子部品の実装方法
JPH11204687A (ja) バンプ形成方法及びバンプ形成装置