JPH0319251A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0319251A JPH0319251A JP1153384A JP15338489A JPH0319251A JP H0319251 A JPH0319251 A JP H0319251A JP 1153384 A JP1153384 A JP 1153384A JP 15338489 A JP15338489 A JP 15338489A JP H0319251 A JPH0319251 A JP H0319251A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solvent
- conductive adhesive
- adhesive agent
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims description 29
- 238000007689 inspection Methods 0.000 title abstract description 15
- 239000000853 adhesive Substances 0.000 claims abstract description 29
- 239000002904 solvent Substances 0.000 claims abstract description 23
- 238000012360 testing method Methods 0.000 claims abstract description 20
- 238000009835 boiling Methods 0.000 claims abstract description 9
- 230000001070 adhesive effect Effects 0.000 claims description 24
- 239000011230 binding agent Substances 0.000 claims 1
- 239000011231 conductive filler Substances 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 19
- 239000004020 conductor Substances 0.000 abstract description 11
- 239000000523 sample Substances 0.000 abstract description 6
- 238000001704 evaporation Methods 0.000 abstract description 4
- 230000008020 evaporation Effects 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004191 hydrophobic interaction chromatography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の検査方法に係わり、特に、回路
基板の導体電極上に半導体装置を導電性接着剤を用いて
フェイスダウンボンディングにより実装する半導体装置
の実装法における半導体装置の検査方法に関する． 従来の技術 従来、半導体装置の接続端子と回路基板の導体電極との
接続には半田付けがよく利用されてきたが、近年、フラ
ットパッケージ等の小型化と接続端子の増加により、接
続端子問いわゆるピッチ間隔が次第に狭くなり、従来の
半田付け技術で対処することが次第に困難になってきた
． そこで最近では、裸の半導体装置を回路基板の導体電極
に直付けして、実装面積の効率的使用を図ろうとする方
法が考案されてきた． なかでも、半導体装置を回路基板上に直接グイボンディ
ングして、導体電極とＡｕワイヤやＡｌワイヤでワイヤ
ボンディングにより接続をする方法が用いられてきてい
る． ，以下図面を参照しながら、従来のワイヤボンディング
による裸の半導体装置の実装法における半導体装置の検
査方法について説明する．第３図は従来のワイヤボンデ
ィングによる半導体装置の実装法における検査方法の概
略説明図である．第３図において、６は回路基板であり
、７．は導体電極である．８は半導体装直であり、９は
Ａｕワイヤである．１０は半導体装置８の検査用のプロ
ーブ針である． 以上のように構威された従来のワイヤボンディングによ
る半導体装置の実装法における検査方法について、以下
その概略を説明する． まず、回路基板６の所定の位置に導電性接着剤等により
半導体装置８をグイボンディングを行なった後、Ａｕワ
イヤ９によって半導体装置８の電極パッドと回路基板６
の導体電極７をワイヤボンディングを行なうことによっ
て、半導体装置８の回路基板６への実装が実現できる． その後、半導体装直８自体の不良や実装不良を検査する
ために、回路基板６の導体電極７上に検査用のプロープ
針１０によってブロービングを行ない、所定の電気的検
査を行なう． 発明が解決しようとするｔｉ！！！ しかしながら上記のような実装法における半導体装置の
検査方法においては、半導体装置８の実装が完了した状
態で検査を行なうため、半導体装置８自体の不良や実装
の不良が検出できても、不良の半導体装置の交換が不可
能であるといった課題を有していた．このことは、近年
見られるようなＨＩＣ等へのマルチチップ実装において
、一層深刻な課題となりつつある． 本発明は上記の課題に鑑みてなされたものであり、その
目的とする所は、半導体装置自身の不良や実装の不良の
検出が可能で、不良の半導体装置の交換が容易にできる
半導体装置の検査方法を提供するものである． 課題を解決するための手段 本発明は上記の課題を解決するため、回路基板の導体電
極上に半導体装置を導電性接着剤を用いてフェイスダウ
ンボンデイングにより実装してなる半導体装置の実装法
において、前記導電性接着剤に溶剤型の導電性接着剤を
用いることにより、仮硬化の状態で半導体装置の電気的
な検査を行なうことを特徴とするものであり、半導体装
置自身の不良や実装の不良の検出が可能で、不良の半導
体装置の交換が容易にできる半導体装置の検査方法を提
供することができる． 作用 本発明は上記した方法によって、溶剤型の導電性接着剤
を用いることにより、仮硬化の状態で半導体装置の電気
的な検査を行なうことができ、半導体装置自身の不良や
実装の不良の検出が可能で、不良の半導体装置の交換が
容易にできるため、回路基板に半導体装置を実装した場
合に、歩留り１００％が実現できる． 実施例 以下、本発明の一実施例の半導体装置の検査方法につい
て、図面を参照しながら説明する．第１図は本発明の一
実施例の半導体装置の検査方法の概略説明図であり、第
２図は本発明の半導体装置の検査方法を説明するための
実装後の経過時間とその接続抵抗の関係を示した図であ
る．第１図において、ｌは回路基板であり、２は導体電
極である。３は半導体装置であり、４は溶剤型の導電性
接着剤である．５は半導体装置３の検査用のブローブ針
である． 以上のように構威された本発明の半導体装置の検査方法
について、以下その概略を説明する。
基板の導体電極上に半導体装置を導電性接着剤を用いて
フェイスダウンボンディングにより実装する半導体装置
の実装法における半導体装置の検査方法に関する． 従来の技術 従来、半導体装置の接続端子と回路基板の導体電極との
接続には半田付けがよく利用されてきたが、近年、フラ
ットパッケージ等の小型化と接続端子の増加により、接
続端子問いわゆるピッチ間隔が次第に狭くなり、従来の
半田付け技術で対処することが次第に困難になってきた
． そこで最近では、裸の半導体装置を回路基板の導体電極
に直付けして、実装面積の効率的使用を図ろうとする方
法が考案されてきた． なかでも、半導体装置を回路基板上に直接グイボンディ
ングして、導体電極とＡｕワイヤやＡｌワイヤでワイヤ
ボンディングにより接続をする方法が用いられてきてい
る． ，以下図面を参照しながら、従来のワイヤボンディング
による裸の半導体装置の実装法における半導体装置の検
査方法について説明する．第３図は従来のワイヤボンデ
ィングによる半導体装置の実装法における検査方法の概
略説明図である．第３図において、６は回路基板であり
、７．は導体電極である．８は半導体装直であり、９は
Ａｕワイヤである．１０は半導体装置８の検査用のプロ
ーブ針である． 以上のように構威された従来のワイヤボンディングによ
る半導体装置の実装法における検査方法について、以下
その概略を説明する． まず、回路基板６の所定の位置に導電性接着剤等により
半導体装置８をグイボンディングを行なった後、Ａｕワ
イヤ９によって半導体装置８の電極パッドと回路基板６
の導体電極７をワイヤボンディングを行なうことによっ
て、半導体装置８の回路基板６への実装が実現できる． その後、半導体装直８自体の不良や実装不良を検査する
ために、回路基板６の導体電極７上に検査用のプロープ
針１０によってブロービングを行ない、所定の電気的検
査を行なう． 発明が解決しようとするｔｉ！！！ しかしながら上記のような実装法における半導体装置の
検査方法においては、半導体装置８の実装が完了した状
態で検査を行なうため、半導体装置８自体の不良や実装
の不良が検出できても、不良の半導体装置の交換が不可
能であるといった課題を有していた．このことは、近年
見られるようなＨＩＣ等へのマルチチップ実装において
、一層深刻な課題となりつつある． 本発明は上記の課題に鑑みてなされたものであり、その
目的とする所は、半導体装置自身の不良や実装の不良の
検出が可能で、不良の半導体装置の交換が容易にできる
半導体装置の検査方法を提供するものである． 課題を解決するための手段 本発明は上記の課題を解決するため、回路基板の導体電
極上に半導体装置を導電性接着剤を用いてフェイスダウ
ンボンデイングにより実装してなる半導体装置の実装法
において、前記導電性接着剤に溶剤型の導電性接着剤を
用いることにより、仮硬化の状態で半導体装置の電気的
な検査を行なうことを特徴とするものであり、半導体装
置自身の不良や実装の不良の検出が可能で、不良の半導
体装置の交換が容易にできる半導体装置の検査方法を提
供することができる． 作用 本発明は上記した方法によって、溶剤型の導電性接着剤
を用いることにより、仮硬化の状態で半導体装置の電気
的な検査を行なうことができ、半導体装置自身の不良や
実装の不良の検出が可能で、不良の半導体装置の交換が
容易にできるため、回路基板に半導体装置を実装した場
合に、歩留り１００％が実現できる． 実施例 以下、本発明の一実施例の半導体装置の検査方法につい
て、図面を参照しながら説明する．第１図は本発明の一
実施例の半導体装置の検査方法の概略説明図であり、第
２図は本発明の半導体装置の検査方法を説明するための
実装後の経過時間とその接続抵抗の関係を示した図であ
る．第１図において、ｌは回路基板であり、２は導体電
極である。３は半導体装置であり、４は溶剤型の導電性
接着剤である．５は半導体装置３の検査用のブローブ針
である． 以上のように構威された本発明の半導体装置の検査方法
について、以下その概略を説明する。
まず、回路基板ｌの所定の導体電極２上に半導体装置３
を溶剤型の導電性接着剤４を用いてフェイスダウンボン
ディングにより実装をした後、加熱等によって沸点の異
なる２種類の溶剤からなる溶剤型の導電性接着剤４中の
低い沸点の溶剤分を蒸発させる．このとき、第２図に示
すように時間経過とともに半導体装置３の接続抵抗は、
導電接着剤４中の溶剤分の蒸発度合に従って減少し、経
過時間Ｔ後には電気的な導通が安定する。この後、半導
体装置３自体の不良や実装不良を検査するために、回路
基板１の導体電極２上に検査用のブローブ針５によって
、所定の電気的検査を行ない、半導体装置３自身の不良
や実装の不良の検出が可能となる． つまり、この溶剤型の導電性接着剤４が仮硬化の状態で
半導体装置３の電気的な検査を行なうため、半導体装置
３自身の不良や実装の不良が検出された場合には、容易
に不良の半導体装置３を取り外し、交換することができ
る． このようにして、半導体装置３の検査結果が良好となっ
た場合にのみ、溶剤型の導電性接着剤４の本硬化を行な
い、沸点の異なる２種類の溶剤からなる溶剤型の導電性
接着剤４中の残りの高い沸点の溶剤分を蒸発させること
により、回路基板１への半導体装置３の実装がなされる
． 上記した検査方法による半導体装置３の回路基板ｉ 一
，の実装は、溶剤型の導電性接着剤４を用いることによ
り、仮硬化の状態で半導体装置の電気的な検査を行なう
ことができ、不良の半導体装置の交換が容易にできるた
め、１００％の歩留りが実現できる． なお、本実施例において溶剤型の導電性接着剤４には、
沸点の異なる２種類の溶剤からなるものを用いて、仮硬
化によって低い沸点の溶剤分を蒸発させて検査するとし
たが、１種類の溶剤からなるもので、仮硬化によって溶
剤分の数十％を蒸発させた状態で電気的な導通が得られ
て、半導体装置３の検査を行なうものを用いることも可
能である． また、さらに３種類以上の溶剤からなる溶剤型の導電性
接着剤を用いることができるのは言うまでもない． 発明の効果 以上に説明したように、本発明の半導体装置の検査方法
によれば、回路基板の導体電極上に半導体装置を導電性
接着剤を用いてフェイスダウンボンディングにより実装
してなる半導体装置の実装法において、回路基板と半導
体装置を接続するのに溶剤型の導電性接着剤を用いるこ
とにより、導電性接着剤の仮硬化の状態で半導体装置の
電気的な検査を行なうことができ、半導体装置自身の不
良や実装の不良の検出が可能で、不良の半導体装置の交
換が容易にできるため、回路基板に半導体装置を実装し
た場合に、歩留りが高く、信頼性の高いものが実現でき
、極めて実用上価値の高いものである．
を溶剤型の導電性接着剤４を用いてフェイスダウンボン
ディングにより実装をした後、加熱等によって沸点の異
なる２種類の溶剤からなる溶剤型の導電性接着剤４中の
低い沸点の溶剤分を蒸発させる．このとき、第２図に示
すように時間経過とともに半導体装置３の接続抵抗は、
導電接着剤４中の溶剤分の蒸発度合に従って減少し、経
過時間Ｔ後には電気的な導通が安定する。この後、半導
体装置３自体の不良や実装不良を検査するために、回路
基板１の導体電極２上に検査用のブローブ針５によって
、所定の電気的検査を行ない、半導体装置３自身の不良
や実装の不良の検出が可能となる． つまり、この溶剤型の導電性接着剤４が仮硬化の状態で
半導体装置３の電気的な検査を行なうため、半導体装置
３自身の不良や実装の不良が検出された場合には、容易
に不良の半導体装置３を取り外し、交換することができ
る． このようにして、半導体装置３の検査結果が良好となっ
た場合にのみ、溶剤型の導電性接着剤４の本硬化を行な
い、沸点の異なる２種類の溶剤からなる溶剤型の導電性
接着剤４中の残りの高い沸点の溶剤分を蒸発させること
により、回路基板１への半導体装置３の実装がなされる
． 上記した検査方法による半導体装置３の回路基板ｉ 一
，の実装は、溶剤型の導電性接着剤４を用いることによ
り、仮硬化の状態で半導体装置の電気的な検査を行なう
ことができ、不良の半導体装置の交換が容易にできるた
め、１００％の歩留りが実現できる． なお、本実施例において溶剤型の導電性接着剤４には、
沸点の異なる２種類の溶剤からなるものを用いて、仮硬
化によって低い沸点の溶剤分を蒸発させて検査するとし
たが、１種類の溶剤からなるもので、仮硬化によって溶
剤分の数十％を蒸発させた状態で電気的な導通が得られ
て、半導体装置３の検査を行なうものを用いることも可
能である． また、さらに３種類以上の溶剤からなる溶剤型の導電性
接着剤を用いることができるのは言うまでもない． 発明の効果 以上に説明したように、本発明の半導体装置の検査方法
によれば、回路基板の導体電極上に半導体装置を導電性
接着剤を用いてフェイスダウンボンディングにより実装
してなる半導体装置の実装法において、回路基板と半導
体装置を接続するのに溶剤型の導電性接着剤を用いるこ
とにより、導電性接着剤の仮硬化の状態で半導体装置の
電気的な検査を行なうことができ、半導体装置自身の不
良や実装の不良の検出が可能で、不良の半導体装置の交
換が容易にできるため、回路基板に半導体装置を実装し
た場合に、歩留りが高く、信頼性の高いものが実現でき
、極めて実用上価値の高いものである．
第１図は本発明の一実施例の半導体装置の検査方法の概
略説明図、第２図は本発明の半導体装置の検査方法を説
明するための実装後の経過時間とその接続抵抗の関係図
、第３図は従来のワイヤボンディングによる半導体装置
の実装法における検査方法の概略説明図である． １．６・・・・・・回路基板、２，７・・・・・・導体
電極、３，８・・・・・・半導体装置、４・・・・・・
溶剤型の導電性接着剤、５．ｌＯ・・・・・・プローブ
針、９・・・・・・Ａｕワイヤ。
略説明図、第２図は本発明の半導体装置の検査方法を説
明するための実装後の経過時間とその接続抵抗の関係図
、第３図は従来のワイヤボンディングによる半導体装置
の実装法における検査方法の概略説明図である． １．６・・・・・・回路基板、２，７・・・・・・導体
電極、３，８・・・・・・半導体装置、４・・・・・・
溶剤型の導電性接着剤、５．ｌＯ・・・・・・プローブ
針、９・・・・・・Ａｕワイヤ。
Claims (2)
- （１）回路基板の導体電極上に半導体装置を導電性接着
剤を用いてフェイスダウンボンディングにより実装して
なる半導体装置の実装法において、前記導電性接着剤に
溶剤型の導電性接着剤を用いることにより、仮硬化の状
態で半導体装置の電気的な検査を行なうことを特徴とす
る半導体装置の検査方法。 - （２）溶剤型の導電性接着剤として、少なくとも沸点の
異なる２種類以上の溶剤、導電フィラーおよび樹脂バイ
ンダーからなるものを用いることを特徴とする請求項（
１）記載の半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153384A JPH0666356B2 (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153384A JPH0666356B2 (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319251A true JPH0319251A (ja) | 1991-01-28 |
| JPH0666356B2 JPH0666356B2 (ja) | 1994-08-24 |
Family
ID=15561300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1153384A Expired - Fee Related JPH0666356B2 (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666356B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714880A (ja) * | 1991-03-22 | 1995-01-17 | Semiconductor Energy Lab Co Ltd | 半導体集積回路チップの実装方法および半導体集積回路 チップの実装された電子機器 |
| JPH07176567A (ja) * | 1993-12-16 | 1995-07-14 | Nec Corp | 半導体装置の製造方法 |
| EP0721209A2 (en) * | 1995-01-06 | 1996-07-10 | Matsushita Electric Industrial Co., Ltd | Method of testing semiconductor devices and conductive adhesive thereby used |
| EP0834919A3 (en) * | 1996-10-01 | 2000-02-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor element having a bump electrode |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961940A (ja) * | 1982-09-30 | 1984-04-09 | Sharp Corp | 半導体チツプのボンデイング方法 |
| JPS62231225A (ja) * | 1986-03-31 | 1987-10-09 | Stanley Electric Co Ltd | 液晶表示素子の製造方法 |
| JPS63289824A (ja) * | 1987-05-21 | 1988-11-28 | Fuji Electric Co Ltd | 集積回路装置の実装方法 |
| JPS6445136A (en) * | 1987-08-13 | 1989-02-17 | Konishiroku Photo Ind | Method of mounting semiconductor element |
| JPH0282633A (ja) * | 1988-09-20 | 1990-03-23 | Seiko Epson Corp | 半導体素子の実装構造 |
-
1989
- 1989-06-15 JP JP1153384A patent/JPH0666356B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961940A (ja) * | 1982-09-30 | 1984-04-09 | Sharp Corp | 半導体チツプのボンデイング方法 |
| JPS62231225A (ja) * | 1986-03-31 | 1987-10-09 | Stanley Electric Co Ltd | 液晶表示素子の製造方法 |
| JPS63289824A (ja) * | 1987-05-21 | 1988-11-28 | Fuji Electric Co Ltd | 集積回路装置の実装方法 |
| JPS6445136A (en) * | 1987-08-13 | 1989-02-17 | Konishiroku Photo Ind | Method of mounting semiconductor element |
| JPH0282633A (ja) * | 1988-09-20 | 1990-03-23 | Seiko Epson Corp | 半導体素子の実装構造 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714880A (ja) * | 1991-03-22 | 1995-01-17 | Semiconductor Energy Lab Co Ltd | 半導体集積回路チップの実装方法および半導体集積回路 チップの実装された電子機器 |
| JPH07176567A (ja) * | 1993-12-16 | 1995-07-14 | Nec Corp | 半導体装置の製造方法 |
| EP0721209A2 (en) * | 1995-01-06 | 1996-07-10 | Matsushita Electric Industrial Co., Ltd | Method of testing semiconductor devices and conductive adhesive thereby used |
| EP0721209A3 (en) * | 1995-01-06 | 1998-09-09 | Matsushita Electric Industrial Co., Ltd | Method of testing semiconductor devices and conductive adhesive thereby used |
| US5940679A (en) * | 1995-01-06 | 1999-08-17 | Matsushita Electric Industrial Co., Ltd. | Method of checking electric circuits of semiconductor device and conductive adhesive for checking usage |
| EP0834919A3 (en) * | 1996-10-01 | 2000-02-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor element having a bump electrode |
| US6207549B1 (en) | 1996-10-01 | 2001-03-27 | Matsushita Electric Industrial Co., Ltd. | Method of forming a ball bond using a bonding capillary |
| EP1158578A1 (en) * | 1996-10-01 | 2001-11-28 | Matsushita Electric Industrial Co., Ltd. | Bump electrode on an integrated circuit and manufacturing method thereof |
| US6894387B2 (en) | 1996-10-01 | 2005-05-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor element having protruded bump electrodes |
| US7071090B2 (en) | 1996-10-01 | 2006-07-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor element having protruded bump electrodes |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666356B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6590409B1 (en) | Systems and methods for package defect detection | |
| US20050070133A1 (en) | Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate | |
| JP3578581B2 (ja) | ベアチップの実装構造および実装方法およびそれに用いるインターポーザ | |
| JPH08306743A (ja) | 半導体パッケージ及び半導体装置 | |
| JP3260253B2 (ja) | 半導体装置の検査方法と検査用導電性接着剤 | |
| US5789930A (en) | Apparatus and method to test for known good die | |
| JPH0319251A (ja) | 半導体装置の実装方法 | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JPS612338A (ja) | 検査装置 | |
| JPH0829475A (ja) | 実装基板検査装置のコンタクトプローブ | |
| US6972583B2 (en) | Method for testing electrical characteristics of bumps | |
| JP2000012587A (ja) | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 | |
| JPH05136146A (ja) | 半導体装置の電極と検査方法 | |
| JPH0789126B2 (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| JPH09159694A (ja) | Ｌｓｉテストプローブ装置 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| JPH06289053A (ja) | 半導体装置の信頼性試験方法 | |
| JP2002280693A (ja) | 電子部品の実装方法 | |
| JP3134586B2 (ja) | 半導体素子の突起電極形成方法 | |
| KR20000007516A (ko) | 플립 칩 번-인 테스트 기판 및 이를 이용한 번-인 테스트방법 | |
| JP2652705B2 (ja) | 配線用突部の高さ検査方法 | |
| JP3119245B2 (ja) | ウェハ検査用補助プローブカード及びウェハ検査方法 | |
| TW200842365A (en) | Method of testing packaged device and piercing probe structure thereof | |
| JPH08146082A (ja) | ベアチップテスト方法及びその装置 | |
| JPH09264918A (ja) | パッケージ基板の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |