JP2008112749A - 半導体装置および半導体装置を備えた流体装置 - Google Patents
半導体装置および半導体装置を備えた流体装置 Download PDFInfo
- Publication number
- JP2008112749A JP2008112749A JP2006293001A JP2006293001A JP2008112749A JP 2008112749 A JP2008112749 A JP 2008112749A JP 2006293001 A JP2006293001 A JP 2006293001A JP 2006293001 A JP2006293001 A JP 2006293001A JP 2008112749 A JP2008112749 A JP 2008112749A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- flow path
- semiconductor device
- semiconductor element
- fluid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】 半導体装置1は電極4が形成された第1主面を有する半導体素子2と、
配線導体が形成された第2主面を有する配線基板3と、第1主面と第2主面との間に設置され、電極4と配線導体とを電気的に接続する接続端子5と、第1主面と第2主面との間に接続端子5を取り囲むように設置され、第1主面と第2主面とを接合する接合材6とを備え、配線基板3は、半導体素子2を冷却する冷却用流体が流れる流路7を内部に備え流路7は、前記接合材6の内側において前記第2主面に開口する開口部を有する。
【選択図】 図1
Description
図1(a)は、本発明の第1の実施の形態による半導体装置の構成例を示す平面図であり、図1(b)は、図1(a)の半導体装置の切断面線I−I線における断面図である。図1(a),(b)に示されるように、本実施の形態による半導体装置1は、半導体素子2と配線基板3とを備える。それらは、半導体素子2の一方の主面(以下、「第1主面」という。)と、配線基板3の一方の主面(以下、「第2主面」という。)が対向するように配置されている。半導体素子2の第1主面には、複数の電極4が設けられており、この電極4と配線基板3の第2主面に設けられた配線導体(図示せず)とが接続端子5によってそれぞれ電気的に接続されている。ここで、半導体素子2が、例えば情報処理用のICチップなどである場合、半導体素子2は、配線基板3にフリップチップ接合により搭載されているとみなすことができる。
次に、本発明の第2の実施の形態について説明する。
次に、本発明の第3の実施の形態について説明する。
2 半導体素子
3 配線基板
4 電極
5 接続端子
6 接合部材
7 流路
Claims (12)
- 電極が形成された第1主面を有する半導体素子と、
配線導体が形成された第2主面を有する配線基板と、
前記第1主面と第2主面との間に設置され、前記電極と前記配線導体とを電気的に接続する電気接続部と、
前記第1主面と第2主面との間に前記電気接続部を取り囲むように設置され、前記第1主面と第2主面とを接合する第1接合部と
を備え、
前記配線基板は、前記半導体素子を冷却する冷却用流体が流れる流路を内部に備え、
前記流路は、前記第1接合部の内側において前記第2主面に開口する開口部を有することを特徴とする半導体装置。 - 前記半導体素子は、前記電気接続部を介して前記配線基板にフリップチップ接合されていることを特徴とする請求項1に記載の半導体装置。
- 前記第1接合部は、前記電極と前記配線導体とを電気的に接続することを特徴とする請求項1又は2に記載の半導体装置。
- 前記第1主面と第2主面との間に前記電気接続部を取り囲むように設置されるとともに、前記第1主面と第2主面とを接合する第2接合部を備え、
前記第1接合部は、前記第2接合部を取り囲むように設置されていることを特徴とする請求項1又は2に記載の半導体装置。 - 前記第1接合部および前記第2接合部は、それぞれ枠状であり、
前記流路は、前記第1接合部と前記第2接合部との間において前記第2主面に開口する開口部を有することを特徴とする請求項4に記載の半導体装置。 - 前記第1接合部および第2接合部の少なくとも一方は、前記電極と前記配線導体とを電気的に接続することを特徴とする請求項4又は5に記載の半導体装置。
- 前記半導体素子は、前記冷却用流体が流れる流路を内部に備え、
前記半導体素子の内部の流路は、前記第1接合部と前記第2接合部との間において前記第1主面に開口する開口部を有することを特徴とする請求項4に記載の半導体装置。 - 電極が形成された表面を有する半導体素子と、
前記半導体素子を収容する凹部を備え、該凹部の内表面に配線導体が形成されている基体と、
前記凹部において、前記電極と前記配線導体とを電気的に接続する電気接続部とを備え、
前記基体は、前記半導体素子を冷却する冷却用流体が流れる流路を内部に備え、
前記流路は、前記凹部の内表面に開口する開口部を有することを特徴とする半導体装置。 - 前記基体に前記凹部を覆うように接合された蓋部を備えることを特徴とする請求項8に記載の半導体装置。
- 前記蓋部は、前記基体と同じ材料から成ることを特徴とする請求項8又は9に記載の半導体装置。
- 請求項1から7のいずれかに記載の半導体装置と、
前記半導体装置を搭載する搭載基板と
を備え、
前記搭載基板は、前記冷却用流体が流れる流路を内部に有し、
前記配線基板の内部の流路は、前記搭載基板に対向する第3主面に開口する開口部を有し、
前記搭載基板の内部の流路は、前記配線基板に対向する第4主面において、前記第3主面の開口部に対向するように開口する開口部を有することを特徴とする流体装置。 - 請求項8から10のいずれかに記載の半導体装置と、
前記半導体装置を搭載する搭載基板と
を備え、
前記搭載基板は、前記冷却用流体が流れる流路を内部に有し、
前記基体の内部の流路は、前記搭載基板に対向する表面に開口する開口部を有し、
前記搭載基板の内部の流路は、前記基体に対向する主面において、前記基体の表面の開口部に対向するように開口する開口部を有することを特徴とする流体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006293001A JP5258187B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体装置および半導体装置を備えた流体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006293001A JP5258187B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体装置および半導体装置を備えた流体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008112749A true JP2008112749A (ja) | 2008-05-15 |
JP5258187B2 JP5258187B2 (ja) | 2013-08-07 |
Family
ID=39445128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006293001A Expired - Fee Related JP5258187B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体装置および半導体装置を備えた流体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5258187B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283861A (ja) * | 2008-05-26 | 2009-12-03 | Toyota Central R&D Labs Inc | 半導体装置 |
US8828873B2 (en) | 2010-07-26 | 2014-09-09 | Hamamatsu Photonics K.K. | Method for manufacturing semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62147355U (ja) * | 1986-03-11 | 1987-09-17 | ||
JPH0316159A (ja) * | 1989-05-23 | 1991-01-24 | Shinko Electric Ind Co Ltd | 電子装置 |
JPH0661368A (ja) * | 1992-08-05 | 1994-03-04 | Nec Corp | フリップチップ型半導体装置 |
JPH10261748A (ja) * | 1997-03-21 | 1998-09-29 | Fujitsu Ten Ltd | 半導体素子の実装構造 |
JP2006165324A (ja) * | 2004-12-08 | 2006-06-22 | Toyota Motor Corp | Bgaパッケージを実装した基板の構造 |
-
2006
- 2006-10-27 JP JP2006293001A patent/JP5258187B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62147355U (ja) * | 1986-03-11 | 1987-09-17 | ||
JPH0316159A (ja) * | 1989-05-23 | 1991-01-24 | Shinko Electric Ind Co Ltd | 電子装置 |
JPH0661368A (ja) * | 1992-08-05 | 1994-03-04 | Nec Corp | フリップチップ型半導体装置 |
JPH10261748A (ja) * | 1997-03-21 | 1998-09-29 | Fujitsu Ten Ltd | 半導体素子の実装構造 |
JP2006165324A (ja) * | 2004-12-08 | 2006-06-22 | Toyota Motor Corp | Bgaパッケージを実装した基板の構造 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283861A (ja) * | 2008-05-26 | 2009-12-03 | Toyota Central R&D Labs Inc | 半導体装置 |
US8828873B2 (en) | 2010-07-26 | 2014-09-09 | Hamamatsu Photonics K.K. | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5258187B2 (ja) | 2013-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8362607B2 (en) | Integrated circuit package including a thermally and electrically conductive package lid | |
JP6416454B2 (ja) | 向上した熱散逸能力を有する3d集積電子デバイス構造 | |
JP5807220B2 (ja) | インターポーザ及びそれを用いた半導体モジュール | |
US9237662B2 (en) | Device housing package and electronic apparatus employing the same | |
CN110301050B (zh) | 热电元件内置封装 | |
US20040183172A1 (en) | Package for housing semiconductor chip, and semiconductor device | |
JP4822820B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP6272140B2 (ja) | 半導体素子収納用パッケージ、およびこれを備えた半導体装置 | |
CN111769087A (zh) | 一种大功率GaN器件散热与集成一体化结构及制作方法 | |
US20170236769A1 (en) | High thermal conductive hermetic rf packaging | |
JP5258187B2 (ja) | 半導体装置および半導体装置を備えた流体装置 | |
JP2005332874A (ja) | 回路基板及びこれを用いた半導体装置 | |
JP2006237103A (ja) | 熱伝導部材および電子装置 | |
US11721600B2 (en) | Method for forming hermetic package for a power semiconductor | |
CN212848377U (zh) | 大功率GaN器件散热与集成一体化结构 | |
JP2007012718A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP6034054B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP5992785B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2006100410A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2005079386A (ja) | パワー半導体応用装置 | |
JP3860831B2 (ja) | 光半導体素子収納用パッケージ | |
JP2005159251A (ja) | 電子部品収納用パッケージおよび電子装置 | |
CN115315064A (zh) | 基于内嵌微流道印制电路板的气密封装组件及其制备方法 | |
JP2014232796A (ja) | 光半導体素子収納用パッケージおよびこれを備えた実装構造体 | |
JP2006013352A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5258187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |