JP6272140B2 - 半導体素子収納用パッケージ、およびこれを備えた半導体装置 - Google Patents

半導体素子収納用パッケージ、およびこれを備えた半導体装置 Download PDF

Info

Publication number
JP6272140B2
JP6272140B2 JP2014107830A JP2014107830A JP6272140B2 JP 6272140 B2 JP6272140 B2 JP 6272140B2 JP 2014107830 A JP2014107830 A JP 2014107830A JP 2014107830 A JP2014107830 A JP 2014107830A JP 6272140 B2 JP6272140 B2 JP 6272140B2
Authority
JP
Japan
Prior art keywords
semiconductor element
frame body
metal
metal substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014107830A
Other languages
English (en)
Other versions
JP2015225873A (ja
Inventor
博司 柴山
博司 柴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014107830A priority Critical patent/JP6272140B2/ja
Publication of JP2015225873A publication Critical patent/JP2015225873A/ja
Application granted granted Critical
Publication of JP6272140B2 publication Critical patent/JP6272140B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、特に、パワー半導体素子を搭載する半導体素子収納用パッケージ、およびこれにパワー半導体素子を搭載した半導体装置に関する。
将来技術として、現在、パワー半導体素子の開発が行なわれている。そして、そのパワー半導体素子に適した半導体素子収納用パッケージの開発が進められている(例えば、下記特許文献1参照)。パワー半導体素子とは、電源を制御するのに用いる半導体素子のことである。パワー半導体素子は、交流を直流に変更したり、モータを駆動したり、バッテリーを充電したりするのに適している。
なお、パワー半導体素子収納用パッケージは、パワー半導体素子を実装する基板と、基板上に設けられた枠体と、枠体を貫通したリード部材とを備えている。
国際公開第2012/098799号
パワー半導体素子には、大電流が流れる。そのため、リード部材に流れる電流量によっては、リード部材と基板とが電気的に短絡する虞が生じている。
本発明は、リード部材と基板とが電気的に短絡するのを抑制することが可能な半導体素子収納用パッケージ、およびこれを備えた半導体装置を提供することを目的とする。
本発明の一実施形態に係る半導体素子収納用パッケージは、上面にパワー半導体素子が実装される実装領域を有する金属基板と、前記金属基板上に設けられた、前記実装領域を取り囲む枠体と、前記枠体の一部に設けられた、前記枠体外から前記枠体を貫通し、前記枠体の外側面と当接する鍔部を有するリード部材とを備え、前記鍔部は、平面視して、前記金属基板の側面よりも前記枠体外に食み出しており、前記枠体は、平面視して4辺を有する四角形状であって、前記4辺のうち3辺が金属部材からなり、前記4辺のうち残りの1辺が絶縁部材からなり、前記リード部材が前記絶縁部材に設けられていることを特徴とする。
本発明の一実施形態に係る半導体装置は、前記半導体素子収納用パッケージと、前記実装領域上に設けられた、前記枠体内に位置する前記リード部材の一部とワイヤを介して電気的に接続されたパワー半導体素子と、前記枠体上に前記パワー半導体素子を覆って設けられた蓋体と、を備えたことを特徴とする。
本発明は、リード部材と基板とが電気的に短絡するのを抑制することが可能な半導体素子収納用パッケージ、およびこれを備えた半導体装置を提供することができる。
本発明の一実施形態に係る実装構造体であって、蓋体を取り外した状態を示している。 本発明の一実施形態に係る半導体素子収納用パッケージであって、一方向から見た外観斜視図である。 本発明の一実施形態に係る半導体素子収納用パッケージであって、リード部材側から枠体側を見た外観斜視図である。 図3に示した半導体素子収納用パッケージの分解斜視図である。 半導体素子収納用パッケージの平面図である。 半導体素子収納用パッケージの側面図であって、リード部材を側方から見た状態を示している。 図5のA−Aに沿った半導体素子収納用パッケージの断面図である。 半導体素子収納用パッケージの側面図であって、リード部材を前方から見た状態を示している。
以下、本発明の一実施形態に係る半導体素子収納用パッケージおよび半導体装置について、図面を参照しながら説明する。
<半導体素子収納用パッケージおよび半導体装置の構成>
半導体装置1は、半導体素子収納用パッケージ2とパワー半導体素子3とを備えている。半導体装置1は、送電システム、電車、自動車、パワーコンディショナー、エアーコンディショナーまたはサーバー機等の電力変換効率を向上させる必要がある機器に用いられる。
パワー半導体素子3は、低抵抗、高温動作可能および高熱伝導率に特徴があり、電力損失を低減することで、発熱量を低減することができ、ひいては電力変換器の小型化を実現することができる。パワー半導体素子3は、例えば、電力損失を低減した送電システム、インバータ装置を小型化した車両、省エネルギーを実現した家電、ACアダプタを小型化したパソコン、高効率の電力変化可能なソーラーシステム等の用途に用いることができる。
パワー半導体素子3は、シリコン等のSi系デバイス材料でなく、ガリウム・ナイトライド等のGaN系パワーデバイス材料、あるいはシリコン・カーバイド等のSiC系パワーデバイス材料から成る。パワー半導体素子3は、パワーデバイス材料を用いて、例えば、昇華法、溶液法(フラックス法)または高温CVD法等を用いて作製することができる。
本発明の一実施形態に係る半導体装置1は、半導体素子収納用パッケージ2と、半導体素子収納用パッケージ2の実装領域R上に設けられた、枠体22内に位置するリード部材23の一部とワイヤを介して電気的に接続されたパワー半導体素子3と、枠体22上にパワー半導体素子3を覆って設けられた蓋体4とを備えている。また、半導体素子収納用パッケージ2は、上面にパワー半導体素子3が実装される実装領域Rを有する金属基板21と、金属基板21上に設けられた、実装領域Rを取り囲む枠体22と、枠体22の一部に設けられた、枠体22外から枠体22を貫通し、枠体22の外側面と当接する鍔部23aを有するリード部材23とを備えている。鍔部23aは、金属基板21の側面よりも枠体22外に食み出している。
金属基板21は、平面視したとき、矩形状に形成された板状の部材である。金属基板21は、例えば、銅、鉄−ニッケル−コバルト合金、銅−モリブデン合金または銅−タングステン合金等の金属材料からなる。金属基板21は、パワー半導体素子3から生じる熱をすみやかに半導体装置1が実装される外部の実装基板に放熱する材料からなる。また、金属基板21は、グランドとして機能することができる。
また、金属基板21の熱伝導率は、例えば、10W/m・K以上500W/m・K以下
に設定されている。また、金属基板21の熱膨張係数は、例えば、5ppm/℃以上20ppm/℃以下に設定されている。金属基板21が金属材料の場合は、例えば、インゴットを周知の圧延加工法、打ち抜き加工法またはエッチング加工法等の金属加工法を採用することによって、所定の形状となるように作製される。
また、金属基板21は、矩形状に形成されている。金属基板21は、例えば、一方の辺幅が、10mm以上30mm以下に、他方の辺幅が、20mm以上40mm以下に、厚みが、0.3mm以上3mm以下に設定されている。
また、金属基板21は、外表面に耐蝕性に優れ、かつ接合材との濡れ性が良い金属が被着している。具体的には、金属基板21は、メッキ形成方法によって、ニッケルメッキ層および金メッキ層を順次被着させておくのがよい。なお、ニッケルメッキ層のメッキ厚みは、例えば、0.5μm以上9μm以下である。また、金メッキ層のメッキ厚みは、例えば、0.5μm以上5μm以下である。これらの金属メッキ層は、金属基板21が酸化腐蝕するのを有効に抑制することができる。
また、金属基板21は、金属基板21の上側主面にパワー半導体素子3が直接設けられてもよく、絶縁材料からなる絶縁基板を介して、パワー半導体素子3が設けられてもよい。なお、絶縁基板は、例えば、アルミナ質セラミックスまたは窒化アルミニウム質セラミックス等のセラミック材料からなる。
枠体22は、金属基板21上のパワー半導体素子3を封止するものである。枠体22は、金属基板21上に設けられている。枠体22は、金属基板21上の実装領域Rを取り囲んでいる。枠体22は、図5に示すように、平面視して4辺を有する四角形状であって、4辺のうち3辺が金属部材22aからなり、4辺のうち残りの1辺が絶縁部材22bからなる。なお、枠体22は、接合材を介して金属基板21上に設けられる。接合材は、例えば、銀−銅ロウ、銀ロウ等のロウ材である。
金属部材22aは、三枚の板体が連続して繋がった、コの字形状である。金属部材22aは、一枚の金属板の2か所を折り曲げ加工することで、作製することができる。金属部材22aは、例えば、銅、ステンレス合金、鉄−ニッケル合金または鉄−ニッケル−コバルト合金等の金属材料からなる。金属部材22aは、平面視して、例えば、対向する2辺に挟まれる一方の辺幅が、10mm以上30mm以下に、他方の辺幅が、10mm以上30mm以下に、厚みが、0.5mm以上2mm以下に設定されている。また、金属部材22aは、上下方向の厚みが、2mm以上20mm以下に設定されている。また、金属部材22aの熱伝導率は、例えば、10W/m・K以上500W/m・K以下に設定されている。また、金属部材22aの熱膨張係数は、例えば、5ppm/℃以上20ppm/℃以下に設定されている。
絶縁部材22bは、リード部材23を固定する矩形状のものである。絶縁部材22bは、一枚の板体にリード部材23が貫通して設けられる孔が空いている。絶縁部材22bは、金属部材22aの開口した箇所を塞ぐように、金属基板21の上面および金属部材22aの端面にろう付けされている。絶縁部材22bは、セラミック材料を焼成することで、作製することができる。絶縁部材22bは、例えば、アルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料からなる。絶縁部材22bは、平面視して、例えば、長手方向の一方の辺幅が、11mm以上34mm以下に、短手方向の他方の辺幅が、0.5mm以上2mm以下に設定されている。また、絶縁部材22bは、上下方向の厚みが、金属部材22aの上下方向の厚みと一致しており、2mm以上20mm以下に設定されている。また、絶縁部材22bの熱伝導率は、例えば、20W/m・K以上160W/m・K以下に設定されている。また、絶縁部材22b
の熱膨張係数は、例えば、2ppm/℃以上10ppm/℃以下に設定されている。
絶縁部材22bは、三つの貫通孔Hが設けられている。貫通孔Hは、リード部材23の一端を嵌め合わせるものである。貫通孔Hは、円状であって、直径が0.7mm以上4mm以下に、長さが絶縁部材22bの辺幅と一致するように、設定されている。三つの貫通孔Hは、貫通孔H同士の間隔が一定に離されている。間隔は、隣接するリード部材23同士が電気的に短絡しない、即ち、沿面放電が生じないように設定されている。
絶縁部材22bの外側面には、貫通孔Hの周囲にメタライズパターンpが形成されている。メタライズパターンpは、環状であって、リード部材23の鍔部23aをろう付けするのに下地となるものである。鍔部23aは、ろう材を介してメタライズパターンpに固定される。メタライズパターンpは、モリブデン、タングステン、マンガン等の下地金属層に、ニッケルメッキ層が設けられた金属材料からなる。なお、メタライズパターンpは、絶縁部材22bの外側面を側面視して、外径が1mm以上8mm以下に設定されている。
金属基板21上には、絶縁基板が設けられてもよい。絶縁基板は、パワー半導体素子3が金属基板21と電気的に短絡しないように、パワー半導体素子3と金属基板21の間に介在させる部材、所謂、サブマウント部材である。絶縁基板は、パワー半導体素子3が設けられる大きさであって、枠体22内に収まる大きさに設定されている。なお、絶縁基板は、絶縁性の基板であって、例えば、酸化アルミニウム、窒化アルミニウムまたは窒化珪素等の無機材料、あるいはエポキシ樹脂、ポリイミド樹脂またはエチレン樹脂等の有機材料、あるいはアルミナまたはムライト等のセラミック材料、あるいはガラスセラミック材料等からなる。あるいは、これらの材料のうち複数の材料を混合した複合系材料からなる。
リード部材23は、電流を流す部材である。リード部材23は、長尺状であって、円柱部と、円柱部の外周箇所の一部に設けられた環状の鍔部23aからなる。円柱部と鍔部23aとは一体成型されている。リード部材23は、例えば、銅、鉄−ニッケル合金、鉄−ニッケル−コバルト合金等の金属材料からなる。これらの金属材料からなるインゴットを周知の圧延加工法、打ち抜き加工法またはエッチング加工法等の金属加工法を採用することによって、所定の形状となるように作製される。なお、リード部材23の熱伝導率は、例えば、10W/m・K以上400W/m・K以下に設定されている。また、リード部材23の熱膨張係数は、例えば、5ppm/℃以上20ppm/℃以下に設定されている。
リード部材23の円柱部は、大電流についても流すことができるように、直径が0.5mm以上2mm以下であって、長さが10mm以上30mm以下に設定されている。また、リード部材23の鍔部23aは、直径が1mm以上8mm以下であって、厚みが0.1mm以上1mm以下に設定されている。また、リード部材23の円柱部の直径は、絶縁部材22bの貫通孔Hの直径に嵌る大きさに設定されている。鍔部23aの直径は、貫通孔Hの直径よりも大きく、鍔部23aの側面が絶縁部材22bの外側面に当接する大きさに設定されている。
絶縁部材22bにリード部材23を固定した状態で、枠体22の内側から突出しているリード部材23の一部は、ワイヤを介してパワー半導体素子3と電気的に接続される。つまり、実装領域R上に設けられた、パワー半導体素子3は、枠体22内に位置するリード部材23の一部とワイヤを介して電気的に接続されている。その結果、リード部材23は、パワー半導体素子3と電気的に接続されている。
枠体22上には、ろう材等の接合材を介してシールリング6がろう付けされる。なお、
ろう材は、例えば、銀、銅、金、アルミニウムまたはマグネシウム等からなり、ニッケル、カドミウムまたは燐等の添加物を含有させてもよい。シールリング6は、平面視したとき、金属基板21上に設けた枠体22と重なる枠状部材である。シールリング6は、例えば、鉄、ニッケルまたはコバルト等の熱伝導性の優れた緩衝材料からなる。なお、シールリング6は、枠体22に対して固形の接合材を用いて接続される。枠体22上に接合材を配置し、この接合材上にシールリング6を重ねて、シールリング6に熱を加えることで、接合材が溶けて、シールリング6と枠体22とが接続される。さらに、溶融した接合材が冷やされて固化することで、シールリング6が接合材を介して枠体22に固定される。
また、シールリング6上には、蓋体4が設けられる。蓋体4は、金属基板21と枠体22とで囲まれる空間を封止する機能を備えている。蓋体4は、パワー半導体素子3を気密に封止するために、シールリング6上に設けられている。また、蓋体4は、例えば、鉄−ニッケル−コバルト合金または鉄−ニッケル合金等の金属材料からなる。蓋体4の熱膨張係数は、例えば、5ppm/℃以上20ppm/℃以下に設定されている。また、蓋体4は、例えば、一方の辺幅が、10mm以上30mm以下に、他方の辺幅が、10mm以上30mm以下に、厚みが、0.2mm以上1mm以下に設定されている。なお、蓋体4は、矩形状であって、例えばろう材を介してシールリング6上にろう付けされる。あるいは、蓋体4は、抵抗シーム溶接、レーザーシーム溶接や電子ビーム溶接などによってシールリング6に溶接される。
パワー半導体素子3は、金属基板21の実装領域Rに直接接着固定されてもよく、実装領域Rに位置する絶縁基板上に接着固定されてもよい。そして、パワー半導体素子3の上面に設けられている電極が、ボンディングワイヤ等を介してリード部材23に電気的に接続される。次に、枠体22上にシールリング6を介して蓋体4を接合し、金属基板21、枠体22および蓋体4の内部にパワー半導体素子3が気密に収納されて半導体装置1となる。すなわち、パワー半導体素子3を搭載した後、蓋体4で密封することにより半導体装置1となる。
本実施形態に係る半導体素子収納用パッケージ2は、鍔部23aが、平面視して、絶縁基板22bの直下に位置する金属基板21の側面よりも枠体22外に食み出していることで、鍔部23aと金属基板21の距離を長くすることができる。即ち、鍔部23aと金属基板21との沿面距離を長くすることができる。つまり、鍔部23aの直下に、金属基板21が存在しないため、リード部材23に大電流が流れても、絶縁破壊が生じにくく、リード部材23と金属基板21とが電気的に短絡しにくくすることができ、鍔部23aと金属基板21との間の絶縁性を良好に維持することができる。特に、パワー半導体素子3を用いる半導体素子収納用パッケージ2は、リード部材23に高周波の大電流を流すことがあり、リード部材23と金属基板21との間に放電現象が起こり、リード部材23と金属基板21とが導通してしまうことが起こり得る。リード部材23の中でも、外部の電子機器と接続される枠体22外の鍔部23aは、その他の部位に比べて金属基板21との距離が短くなるため、金属基板21と電気的に短絡してしまう虞が大きい。そこで、鍔部23aを金属基板21から離し、沿面距離を長くすることで、リード部材23と金属基板21とが電気的に短絡するのを抑制することができる。
また、本実施形態では、鍔部23aを環状とすることで、絶縁部材22bとの接続状態を良好にしつつ、リード部材23に流れる電流が鍔部23aの特定箇所に集中するのを抑制することができる。つまり、仮に、鍔部23aに角が有る形とした場合は、その角に電流集中が起き、ひいては金属基板21との間の絶縁破壊を起こす虞が大きい。そこで、鍔部23aを環状とすることで、鍔部23aと金属基板21との間が電気的に短絡するのを抑制することができる。
また、本実施形態では、リード部材23と接続される、枠体22の一部である絶縁部材22bは、枠体22外側の側面が絶縁基板22bの直下に位置する金属基板21の側面よりも枠体22外に食み出している、即ち、金属基板21の側面が絶縁部材22bの外側面がよりも枠体22の内側方向に設けられることで、リード部材23の鍔部23aが、金属基板21から離れるようにすることができる。その結果、リード部材23の鍔部23aと金属基板21の側面との間の沿面距離を長くすることができ、両部材が電気的に短絡するのを抑制することができる。
また、他の実施形態としては、絶縁部材22bは、上面視にて、両端部が絶縁部材22bに接合される金属部材22aの側壁部より、枠体22の外側方向に突出するように設けられてもよく、また、シールリング6は、上面視にて、外周面が鍔部23aが接合される絶縁部材22bの側面より枠体22の内側方向に設けられてもよい。その結果、リード部材23と金属部材22aおよびシールリング6との間の沿面距離を長くすることができ、リード部材23と金属部材22aおよびシールリング6とが電気的に短絡するのを抑制することができる。
また、本実施形態では、枠体22は、3辺が金属部材22aからなり、1辺が絶縁部材22bからなるとともに、リード部材23が絶縁部材22bに設けられていることで、パワー半導体素子3の周囲をリード部材23を設ける箇所以外は、金属材料で囲むことで、周囲の電界遮蔽効果を良好にすることができる。パワー半導体素子3に対して周囲から余分な電気信号が入力されにくくすることができ、パワー半導体素子3が誤作動を起こしたりすることを防止することができる。さらには、パワー半導体素子3の発する熱を外部に放熱しやすくすることができ、パワー半導体素子3の電気的特性が変化するのを抑制することができる。
さらに、本実施形態では、シールリング6が金属部材22a上から絶縁部材22b上にかけて連続して設けられていることで、蓋体4をシーム溶接等の接合法によって半導体素子収納用パッケージ2に接合する際に、金属部材22aと絶縁部材22bと蓋体4の熱膨張係数の差によってそれぞれの部位に応力が生じたとしても、シールリング6が変形することで緩和され、ぞれぞれの接合部や絶縁部材22bにクラックや剥がれ等が生じる虞を抑制することができるという作用効果を奏する。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
<半導体素子収納用パッケージ、および半導体装置の製造方法>
ここで、半導体素子収納用パッケージ、およびこれを備えた半導体装置の製造方法を説明する。金属基板21や金属部材22a、シールリング6は、例えば、鉄−ニッケル−コバルト合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状に作製される。
枠体22の絶縁部材22bは、例えば、酸化アルミニウム質焼結体からなる場合、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に、有機バインダー、可塑剤、溶剤、分散剤等を混合添加してペースト状として、ドクターブレード法やカレンダーロール法等によってグリーンシートが形成される。
そして、平板形状のグリーンシートは、金型を用いた打ち抜きを施すことによって貫通孔Hが所定形状にされる。また、絶縁部材22bは、金属基板21との接合部、金属部材22aとの接合部、シールリング6との接合部およびリード部材23の鍔部23aとの接合部に該当する位置に、モリブデン、マンガン等を含むメタライズパターンpが形成され
ている。そして、約1600℃の温度で焼成し、所定形状に切断することにより、枠体22の絶縁部材22bが作製される。なお、メタライズパターンpは、焼成されることによって形成されたモリブデン−マンガン合金の表面に、ニッケルから成るメッキ層が設けられる。
次に、リード部材23は、例えば、鉄−ニッケル−コバルト合金を型枠に鋳込んで作製したインゴットを周知の切削加工、打ち抜き加工、プレス加工等の金属加工法を用いて所定の形状に作製される。このとき、鍔部23aについても、リード部材23の円柱部と一体に形成される。そして、リード部材23は、絶縁部材22bの貫通孔Hに外側から挿し込まれ、絶縁部材22bの外側面に形成されたメタライズパターンpとリード部材23の鍔部23aの側面とが当接させて、両部材をろう材を介して接続する。
次に、金属基板21と、金属部材22aと、リード部材23が接続された絶縁部材22bと、シールリング6とをろう材等の接合材を介して固定する。具体的には、金属基板21は、上面に金属部材22aのコの字状の両端部の側面と絶縁基板22bの内側面とが当接するように配置されるとともに、枠体22の上面にシールリング6が配置され、ろう材を介してそれぞれ固定される。このとき、絶縁部材22bは、メタライズパターンpが設けられた外側面が絶縁部材22bの直下に位置する金属基板21の側面よりも外側に食み出すとともに、平面視して絶縁部材22bの端部は、隣接する金属部材22aの外側面より外側に突出するように金属基板21および金属部材22aに固定される。このようにして、半導体素子収納用パッケージ2を作製することができる。
また、絶縁基板は、枠体22の絶縁部材22bと同様に、グリーンシートが用いられる。そして、それらを焼成することによって所定形状の絶縁基板が作製される。そして、絶縁基板は、金属基板21の上側主面で枠体22に囲まれる実装領域Rに接合材を介して接合される。
ここで、半導体装置の製造方法について説明する。半導体装置は、半導体素子収納用パッケージ2に、パワー半導体素子3および蓋体4を備えている。蓋体4は、例えば、鉄−ニッケル−コバルト合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状に作製される。パワー半導体素子3は、絶縁基板に接着固定され、ボンディングワイヤ等を介してリード部材23に電気的に接続される。そして、蓋体4は、シールリング6を介して枠体22上にシーム溶接されて設けられる。すなわち、半導体装置1は、パワー半導体素子3が蓋体4によって気密に封止される。
1 半導体装置
2 半導体素子収納用パッケージ
21 金属基板
22 枠体
22a 金属部材
22b 絶縁部材
23 リード部材
23a 鍔部
3 パワー半導体素子
4 蓋体
6 シールリング
R 実装領域
H 貫通孔
p メタライズパターン

Claims (5)

  1. 上面にパワー半導体素子が実装される実装領域を有する金属基板と、
    前記金属基板上に設けられた、前記実装領域を取り囲む枠体と、
    前記枠体の一部に設けられた、前記枠体外から前記枠体を貫通し、前記枠体の外側面と当接する鍔部を有するリード部材とを備え、
    前記鍔部は、平面視して、前記金属基板の側面よりも前記枠体外に食み出しており、
    前記枠体は、平面視して4辺を有する四角形状であって、前記4辺のうち3辺が金属部材からなり、前記4辺のうち残りの1辺が絶縁部材からなり、前記リード部材が前記絶縁部材に設けられていることを特徴とする半導体素子収納用パッケージ。
  2. 請求項1に記載の半導体素子収納用パッケージであって、
    前記鍔部は、環状であることを特徴とする半導体素子収納用パッケージ。
  3. 請求項1または請求項2に記載の半導体素子収納用パッケージであって、
    前記リード部材と接続される、前記枠体の一部は、前記金属基板の側面よりも前記枠体外に食み出していることを特徴とする半導体素子収納用パッケージ。
  4. 請求項に記載の半導体素子収納用パッケージであって、
    前記枠体上には、前記枠体の上部に沿ってシールリングが設けられており、前記シールリングが前記金属部材上から前記絶縁部材上にかけて連続して設けられていることを特徴とする半導体素子収納用パッケージ。
  5. 請求項1ないし請求項のいずれかに記載の半導体素子収納用パッケージと、
    前記実装領域上に設けられた、前記枠体内に位置する前記リード部材の一部とワイヤを介して電気的に接続されたパワー半導体素子と、
    前記枠体上に前記パワー半導体素子を覆って設けられた蓋体と、
    を備えたことを特徴とする半導体装置。
JP2014107830A 2014-05-26 2014-05-26 半導体素子収納用パッケージ、およびこれを備えた半導体装置 Active JP6272140B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014107830A JP6272140B2 (ja) 2014-05-26 2014-05-26 半導体素子収納用パッケージ、およびこれを備えた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014107830A JP6272140B2 (ja) 2014-05-26 2014-05-26 半導体素子収納用パッケージ、およびこれを備えた半導体装置

Publications (2)

Publication Number Publication Date
JP2015225873A JP2015225873A (ja) 2015-12-14
JP6272140B2 true JP6272140B2 (ja) 2018-01-31

Family

ID=54842450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014107830A Active JP6272140B2 (ja) 2014-05-26 2014-05-26 半導体素子収納用パッケージ、およびこれを備えた半導体装置

Country Status (1)

Country Link
JP (1) JP6272140B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6484588B2 (ja) 2016-05-19 2019-03-13 日亜化学工業株式会社 発光装置及び発光装置用パッケージ
JP6935251B2 (ja) * 2017-07-10 2021-09-15 日本特殊陶業株式会社 発光素子搭載用パッケージ
JP6935362B2 (ja) * 2017-07-10 2021-09-15 日本特殊陶業株式会社 発光素子搭載用パッケージ
JP6976094B2 (ja) 2017-07-18 2021-12-08 日本特殊陶業株式会社 発光素子搭載用パッケージ
JP6849556B2 (ja) * 2017-08-22 2021-03-24 京セラ株式会社 電子装置用パッケージおよび電子装置
EP3876272A4 (en) * 2018-10-30 2022-08-17 Kyocera Corporation HOUSING FOR CONTAINING AN ELECTRONIC COMPONENT AND ELECTRONIC DEVICE
JP7537924B2 (ja) 2020-07-03 2024-08-21 株式会社Kelk 熱電発電モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3441192B2 (ja) * 1994-09-28 2003-08-25 新光電気工業株式会社 電子部品用メタルパッケージ
JP2004228535A (ja) * 2003-01-27 2004-08-12 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP4359608B2 (ja) * 2006-10-17 2009-11-04 日本特殊陶業株式会社 接合体
JP2010232328A (ja) * 2009-03-26 2010-10-14 Panasonic Corp 気密封止型半導体装置およびその製造方法
JP5709299B2 (ja) * 2010-09-29 2015-04-30 ローム株式会社 半導体パワーモジュールおよびその製造方法
JP5905728B2 (ja) * 2012-01-31 2016-04-20 京セラ株式会社 素子収納用パッケージ、および実装構造体

Also Published As

Publication number Publication date
JP2015225873A (ja) 2015-12-14

Similar Documents

Publication Publication Date Title
JP6272140B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP5570609B2 (ja) 素子収納用パッケージ、およびこれを用いた電子装置
JP6300633B2 (ja) パワーモジュール
CN104396006B (zh) 半导体元件收纳用封装件以及半导体装置
JP2006237429A (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP5106528B2 (ja) 電子部品収納用パッケージ、及び電子装置
JP5597727B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
WO2013172420A1 (ja) 半導体素子収納用パッケージ、半導体装置および実装構造体
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
US10847448B2 (en) Semiconductor device and method of manufacturing the same
JP2009158673A (ja) パッケージ及び電子装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2013149643A (ja) 半導体装置
JP2014049563A (ja) 電子部品収納用パッケージおよび実装構造体
JP6162520B2 (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
JP2014011271A (ja) 素子収納用パッケージおよび実装構造体
JP2014232796A (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
JP5886637B2 (ja) 冷却基板、素子収納用パッケージ、および実装構造体
JPWO2018155282A1 (ja) 絶縁基体、半導体パッケージおよび半導体装置
JP5992785B2 (ja) 半導体素子収納用パッケージおよび半導体装置
WO2023218680A1 (ja) 半導体装置
JP6006013B2 (ja) 素子収納用パッケージおよび実装構造体
JP2008112749A (ja) 半導体装置および半導体装置を備えた流体装置
JP2013157492A (ja) 素子収納用パッケージ、および実装構造体
JP6219693B2 (ja) 素子収納用パッケージおよびこれを備えた実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171228

R150 Certificate of patent or registration of utility model

Ref document number: 6272140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150