JPS62276837A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62276837A JPS62276837A JP61119203A JP11920386A JPS62276837A JP S62276837 A JPS62276837 A JP S62276837A JP 61119203 A JP61119203 A JP 61119203A JP 11920386 A JP11920386 A JP 11920386A JP S62276837 A JPS62276837 A JP S62276837A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting substrate
- semiconductor device
- solder
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000002844 melting Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 36
- 230000002950 deficient Effects 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、修理（ｒｅｐａｉｒ）可能な半導体装置に係
り、特にフリップ・チップ方式半導体装置の修理技術に
適用して有効な技術に関するものである。
り、特にフリップ・チップ方式半導体装置の修理技術に
適用して有効な技術に関するものである。
フリップ・チップ方式マルチチップモジュール等の半導
体装置は、不良品の半導体チップが発生した場合、それ
を新しい良品の半導体チップと交換して再び使用してい
る。この不良の半導体チップと新しい良品の半導体チッ
プとの交換は、不良品の半導体チップの半田バンプ等の
突起電極を溶して真空チャックで吸い上げて、塔載基板
から半導体チップを取り外していた。なお、突起電極に
関する技術は、例えば日経マグロウヒル社発行の［日経
エレクトロニクス、別冊マイクロデバイセズｎｏ２．１
９８４．６，１１、ｐ１４４Ｊに記載されている。
体装置は、不良品の半導体チップが発生した場合、それ
を新しい良品の半導体チップと交換して再び使用してい
る。この不良の半導体チップと新しい良品の半導体チッ
プとの交換は、不良品の半導体チップの半田バンプ等の
突起電極を溶して真空チャックで吸い上げて、塔載基板
から半導体チップを取り外していた。なお、突起電極に
関する技術は、例えば日経マグロウヒル社発行の［日経
エレクトロニクス、別冊マイクロデバイセズｎｏ２．１
９８４．６，１１、ｐ１４４Ｊに記載されている。
本発明者は前記技術を検討した結果１次の問題点を見出
した。
した。
半導体チップを塔載基板から取り外した後の塔載基板上
に、半田バンプ等の突起電極の材料が残る。この残った
突起電極の高さが不均一であるため、新しい良品の半導
体チップを塔載基板に取り付けた場合、半導体チップと
塔載基板との接合が適切にできない。
に、半田バンプ等の突起電極の材料が残る。この残った
突起電極の高さが不均一であるため、新しい良品の半導
体チップを塔載基板に取り付けた場合、半導体チップと
塔載基板との接合が適切にできない。
本発明の目的は、半導体チップを突起電極を介して塔載
基板に塔載するフリップ・チップ方式半導体装直におい
て、前記半導体チップを塔載基板から取り外す際に、突
起電極が略均−な高さで塔載基板上に残るようにして、
不良の半導体チップと置き替えられる良品の半導体チッ
プを塔載基板上の配線に確実に接続する技術を提供する
ことにある。
基板に塔載するフリップ・チップ方式半導体装直におい
て、前記半導体チップを塔載基板から取り外す際に、突
起電極が略均−な高さで塔載基板上に残るようにして、
不良の半導体チップと置き替えられる良品の半導体チッ
プを塔載基板上の配線に確実に接続する技術を提供する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち９代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、半導体チップが突起電極を介して塔載基板に
塔載されたフリップ・チップ方式半導体装直において、
前記突起電極を半導体チップと塔載基板の間の中間部で
切り離し可能な形状としたものである。
塔載されたフリップ・チップ方式半導体装直において、
前記突起電極を半導体チップと塔載基板の間の中間部で
切り離し可能な形状としたものである。
上記した手段によれば、不良の半導体チップを取り外し
た後の塔載基板の配線上に突起電極が略均−な高さで確
実に残るので、この残った突起電極を用いて良品の半導
体チップを塔載基板の配線に良好にかつ確実に接続する
ことができる。
た後の塔載基板の配線上に突起電極が略均−な高さで確
実に残るので、この残った突起電極を用いて良品の半導
体チップを塔載基板の配線に良好にかつ確実に接続する
ことができる。
第１図は１本発明の実施例！の突起電極によって半導体
チップを塔載基板に接続して構成した半導体装置の概略
図であり、第２図は半導体チップを塔載基板から取り外
した状態における前記半導体装置の概略図である。
チップを塔載基板に接続して構成した半導体装置の概略
図であり、第２図は半導体チップを塔載基板から取り外
した状態における前記半導体装置の概略図である。
第１図において、１は半導体チップ、２は塔載基板であ
る。
る。
３は半田バンプ等からなる突起電極（以下、半田バンプ
という）であり、半導体チップｌを塔載基板２上の図示
していない配線に接続している。
という）であり、半導体チップｌを塔載基板２上の図示
していない配線に接続している。
半田バンプ３の中間部は、半田バンプ３と半導体チップ
１の接合部あるいは突起電極３と塔載基板２の接合部よ
り細くなっている。このため、半田バンプ３を横から見
た形状は鼓状になっている。
１の接合部あるいは突起電極３と塔載基板２の接合部よ
り細くなっている。このため、半田バンプ３を横から見
た形状は鼓状になっている。
不良の半導体チップ１の取り外し時において、その半導
体チップ１を１例えば超音波等によって矢印の方向に振
動させると、半田バンプ３をその中間部の細い部分で破
断させることができる。このことは、半導体チップ１に
設けられているそれぞれの半田バンプ３で略同様に起る
。
体チップ１を１例えば超音波等によって矢印の方向に振
動させると、半田バンプ３をその中間部の細い部分で破
断させることができる。このことは、半導体チップ１に
設けられているそれぞれの半田バンプ３で略同様に起る
。
なお、前記超音波の振幅は、前記半田バンプ３の中間部
で破断し、半田バンプ３と半導体チップｌとの界面及び
半田バンプ３と塔載基板２との界面が破断しないような
振幅にする。
で破断し、半田バンプ３と半導体チップｌとの界面及び
半田バンプ３と塔載基板２との界面が破断しないような
振幅にする。
第２図に示すように、不良の半導体チップ１を取り外し
た後の搭載基板２の図示していない配線上には複数の半
田バンプ４が略均−の高さで残るゆ以上の説明かられか
るように、本実施例によれば、次の効果を得ることがで
きる。
た後の搭載基板２の図示していない配線上には複数の半
田バンプ４が略均−の高さで残るゆ以上の説明かられか
るように、本実施例によれば、次の効果を得ることがで
きる。
（１）半田バンプ３を鼓状にしてその中間部を半導体チ
ップ１あるいは塔載基板２との接合部より細くシたこと
により、不良品の半導体チップ１の取り外し時に半田バ
ンプ３の中間部で破断するので、突起電極３を不良品の
半導体チップｌを取り外した後の塔載基板２上に略同様
の高さで残すことができる。
ップ１あるいは塔載基板２との接合部より細くシたこと
により、不良品の半導体チップ１の取り外し時に半田バ
ンプ３の中間部で破断するので、突起電極３を不良品の
半導体チップｌを取り外した後の塔載基板２上に略同様
の高さで残すことができる。
（２）前記塔載基板２上に残った突起電極３によって良
品の半導体チップｌを塔載基板２上の配線に良好にかつ
確実に接続することができる。
品の半導体チップｌを塔載基板２上の配線に良好にかつ
確実に接続することができる。
（３）前記（１）により、半導体装置全体の信頼性を常
に保持することができる。
に保持することができる。
第３図は１本発明の実施例Ｈの半導体装置の概略図であ
る。
る。
第３図において、半導体チップ１にはボールを半分にし
たような形状の半田パンプ３が設けである。同様に、塔
載基板２にはボールを半分にしたような形状の半田パン
プ４が設けである。これらの半田パンプ３及び４をレー
ザ、赤外線、熱風等によって溶して接続しである。半田
パンプ３及び４は、鉛（ｐｂ）が９５％程度、スズ（Ｓ
ｎ）が５％程度の合金からなっている。半田パンプ３と
４の接続部分は、シリコンリッチに形成しである。
たような形状の半田パンプ３が設けである。同様に、塔
載基板２にはボールを半分にしたような形状の半田パン
プ４が設けである。これらの半田パンプ３及び４をレー
ザ、赤外線、熱風等によって溶して接続しである。半田
パンプ３及び４は、鉛（ｐｂ）が９５％程度、スズ（Ｓ
ｎ）が５％程度の合金からなっている。半田パンプ３と
４の接続部分は、シリコンリッチに形成しである。
このため、半田パンプ３．４に超音波、レーザ、赤線外
、熱風等の加熱手段を施こすと、それらの接続部分がそ
の他の部分より早く溶融する。
、熱風等の加熱手段を施こすと、それらの接続部分がそ
の他の部分より早く溶融する。
すなわち、本実施例によれば、半導体チップ１及び塔載
基板４にそれぞれ半田パンプ３又は４を設け、それらの
接続部分をシリコンリッチにしたことにより、半田バン
ブ３，４を加熱した際に前記シリコンリッチな部分が早
く溶融するので、不良品の半導体チップ１を取り外した
後に塔載基板２上に残る半田バンプ４の高さの均一性を
良くすることができる。
基板４にそれぞれ半田パンプ３又は４を設け、それらの
接続部分をシリコンリッチにしたことにより、半田バン
ブ３，４を加熱した際に前記シリコンリッチな部分が早
く溶融するので、不良品の半導体チップ１を取り外した
後に塔載基板２上に残る半田バンプ４の高さの均一性を
良くすることができる。
第４図は、実施例■の半導体装置を説明するための図で
ある。
ある。
実施例■は、第４図に示すように、半導体チップ１に設
けられる半田パンプ３及び塔載基板２に設けられる突起
電極４の先端部に錫（Ｓｎ）、インジユウム（Ｉｎ）等
の低融点金属層５を形成しである。なお、半導体チップ
１を塔載基板２に塔載した状態では、半田パンプ３と４
は第３図に示したような状態で接続される。半田パンプ
３と４の接続部分には低融点金属層５が介在する。低融
点金属Ｍ５の融点は、それが例えば鑓からなる場合は２
３１℃程度である。半田パンプ３及び４の融点は、それ
が鉛（Ｐｂ）９５％、錫（Ｓｎ）’５％の合金からなる
ものであれば３２０℃程度である。このことにより、第
３図に示した半田パンプ３と半田パンプ４の接続部分以
外の部分を溶融させずに、接続部分のみを溶融させるこ
とができる。
けられる半田パンプ３及び塔載基板２に設けられる突起
電極４の先端部に錫（Ｓｎ）、インジユウム（Ｉｎ）等
の低融点金属層５を形成しである。なお、半導体チップ
１を塔載基板２に塔載した状態では、半田パンプ３と４
は第３図に示したような状態で接続される。半田パンプ
３と４の接続部分には低融点金属層５が介在する。低融
点金属Ｍ５の融点は、それが例えば鑓からなる場合は２
３１℃程度である。半田パンプ３及び４の融点は、それ
が鉛（Ｐｂ）９５％、錫（Ｓｎ）’５％の合金からなる
ものであれば３２０℃程度である。このことにより、第
３図に示した半田パンプ３と半田パンプ４の接続部分以
外の部分を溶融させずに、接続部分のみを溶融させるこ
とができる。
以上、本実施例によれば次の効果を得ることができる。
（１）半田パンプ３及び４のそれぞれの先端に低融点金
属層５を形成したことにより、不良品の半導体チップ１
の取り外し時に半田パンプ３と４の接続部分のみを溶融
させることができるので、不良品の半導体チップ１を取
り外した後に塔載基板２上に残るそれぞれの半田パンプ
４の高さの均一性をさらに向上することができる。
属層５を形成したことにより、不良品の半導体チップ１
の取り外し時に半田パンプ３と４の接続部分のみを溶融
させることができるので、不良品の半導体チップ１を取
り外した後に塔載基板２上に残るそれぞれの半田パンプ
４の高さの均一性をさらに向上することができる。
以上１本発明を実施例にもとすき具体的に説明したが、
本発明は前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
いうまでもない。
本発明は前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
いうまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、半導体チップを突起電極を介して塔載基板に
塔載するフリップ・チップ方式半導体装置において、前
記半導体チップを塔載基板から取り外す際に、突起電極
が略均−な高さで塔載基板に残るようにしたので、不良
の半導体チップと置き替えられる良品の半導体チップを
塔載基板上の配線に良好にかつ確実に接続することがで
きる。
塔載するフリップ・チップ方式半導体装置において、前
記半導体チップを塔載基板から取り外す際に、突起電極
が略均−な高さで塔載基板に残るようにしたので、不良
の半導体チップと置き替えられる良品の半導体チップを
塔載基板上の配線に良好にかつ確実に接続することがで
きる。
第１図は１本発明の実施例Ｉの突起電極によって半導体
チップを塔載基板に接続して構成した半導体′！Ａ置の
概略図、 第２図は、前記半導体チップを塔載基板から取り外した
状態の前記半導体装置の概略図。 第３図は１本発明の実施例■の半導体装置の概略図。 第４図は、本発明の実施例■の半導体装置の概略図であ
る。 図中、１・・・半導体チップ、２・・・塔載基板、３゜
４・・・突起電極（半田パンプ）、５・・・低融点金属
層である。
チップを塔載基板に接続して構成した半導体′！Ａ置の
概略図、 第２図は、前記半導体チップを塔載基板から取り外した
状態の前記半導体装置の概略図。 第３図は１本発明の実施例■の半導体装置の概略図。 第４図は、本発明の実施例■の半導体装置の概略図であ
る。 図中、１・・・半導体チップ、２・・・塔載基板、３゜
４・・・突起電極（半田パンプ）、５・・・低融点金属
層である。
Claims (1)
- 【特許請求の範囲】 １、半導体チップが突起電極を介して塔載基板に塔載さ
れたフリップ・チップ方式半導体装置において、前記突
起電極を半導体チップと塔載基板の間の中間部で切り離
し可能な形状にしてなることを特徴とする半導体装置。 ２、前記突起電極の中間部を、突起電極と半導体チップ
の接合部あるいは突起電極と塔載基板の接合部より細く
したことを特徴とする特許請求の範囲第１項記載の半導
体装置。 ３、前記突起電極の中間部を、突起電極と半導体チップ
の接合部あるいは突起電極と塔載基板との接合部より細
くし、かつ前記中間部を低融点金属で形成したことを特
徴とする特許請求の範囲第１項記載の半導体装置。 ４、前記低融点金属は、錫またはインジユウムであるこ
とを特徴とする特許請求の範囲第１項記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61119203A JPS62276837A (ja) | 1986-05-26 | 1986-05-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61119203A JPS62276837A (ja) | 1986-05-26 | 1986-05-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62276837A true JPS62276837A (ja) | 1987-12-01 |
Family
ID=14755480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61119203A Pending JPS62276837A (ja) | 1986-05-26 | 1986-05-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62276837A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661368A (ja) * | 1992-08-05 | 1994-03-04 | Nec Corp | フリップチップ型半導体装置 |
| US5355580A (en) * | 1991-12-26 | 1994-10-18 | International Business Machines | Method for replacing semiconductor chips |
-
1986
- 1986-05-26 JP JP61119203A patent/JPS62276837A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5355580A (en) * | 1991-12-26 | 1994-10-18 | International Business Machines | Method for replacing semiconductor chips |
| US5488200A (en) * | 1991-12-26 | 1996-01-30 | International Business Machines Corporation | Interconnect structure with replaced semiconductor chips |
| JPH0661368A (ja) * | 1992-08-05 | 1994-03-04 | Nec Corp | フリップチップ型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| US20080002460A1 (en) | Structure and method of making lidded chips | |
| KR20010041942A (ko) | 플립 칩 조립을 위한 노크린 플럭스 | |
| US20020095784A1 (en) | Bumping process for chip scale packaging | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| JPS6349900B2 (ja) | ||
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JPS62276837A (ja) | 半導体装置 | |
| JPH0312942A (ja) | 半導体装置の封止方法および半導体チップ | |
| JP3193100B2 (ja) | 半導体装置 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3257011B2 (ja) | 半導体装置の組立方法 | |
| JPH025534A (ja) | ペースト塗布用ノズル及びペースト塗布方法 | |
| JP2005302750A (ja) | 超音波フリップチップ実装方法 | |
| JP3377411B2 (ja) | フリップチップ実装構造 | |
| JP3175786B2 (ja) | フリップチップの実装方法 | |
| JP2863426B2 (ja) | 半導体装置の実装構造及びその実装方法 | |
| JP2000332052A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH09102497A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2004079685A (ja) | 半導体装置の製造方法 | |
| JPS6068637A (ja) | 半導体のバンプ電極 | |
| JP2002353601A (ja) | 電子部品実装体および電子部品実装方法 | |
| JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2003100791A (ja) | 多段バンプ形成方法 | |
| JPH1098077A (ja) | 半導体装置の製造方法 |