DE1949484B2 - Leitungskreuzung fuer monolithisch integrierte halbleiterschaltungen und deren verwendung in einer speichermatrix - Google Patents
Leitungskreuzung fuer monolithisch integrierte halbleiterschaltungen und deren verwendung in einer speichermatrixInfo
- Publication number
- DE1949484B2 DE1949484B2 DE19691949484 DE1949484A DE1949484B2 DE 1949484 B2 DE1949484 B2 DE 1949484B2 DE 19691949484 DE19691949484 DE 19691949484 DE 1949484 A DE1949484 A DE 1949484A DE 1949484 B2 DE1949484 B2 DE 1949484B2
- Authority
- DE
- Germany
- Prior art keywords
- line
- electrode region
- circuit
- cells
- monolithic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
- H10D84/615—Combinations of vertical BJTs and one or more of resistors or capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
Landscapes
- Semiconductor Memories (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung bezieht sich auf eine Leitungskreuzuiig
für monolithisch integrierte Halbleiterschaltungen, bei der die erste, nichtunterbrochene Leitungsführung oberhalb einer die Halbleiterschaltung
passivierenden Abdeckschicht verläuft und der Strom )r>
der zweiten unterbrochenen Leitungsführung im Bereich der Kreuzung unterhalb der passivierenden Abdeckschicht
fließt.
Bei monolithischen Schaltungen mit nur einer Leitbahnebene sind Leitungskreuzungen nicht ohne weiteres
realisierbar. Jedoch hat man bereits bei der Auslegung von gedruckten Schaltungen gelernt, durch
Wahl einer geeigneten Topologie nicht unbedingt erforderliche Leitungskreuzungen zu vermeiden. Weiterhin
ist es bekannt, unvermeidbare Leitungskreuzungen an den Stellen vorzusehen, an denen eine der
beiden zu kreuzenden Leitungen über einen Widerstand geführt wird. Die andere Leitung wird in diesem
Falle zwischen beiden Anschlußkontakten des Widerstandes über diesen hinweggeführt, wobei dieser selbst
durch eine geeignete isolierende Abdeckschicht, beispielsweise eine solche aus Siliciumdioxid, an der
Kreuzungsstelle gegen Kurzschluß geschützt ist. Eine derartige schützende, oft aus Siliciumdioxid bestehende
Schicht ist häufig zur Passivierung auf der gesamten Oberfläche von monolithischen Strukturen
vorgesehen. Bei Schaltungskonfigurationen, bei denen in der zu kreuzenden Leitung kein Widerstand
vorgesehen ist, wurden auch bereits in der Technik der integrierten Schaltungen eine der beiden zu kreu- bo
zenden Leitungen über eine kurze Strecke hinweg durch das Innere des Halbleiterkörpers geführt. Aus
der französischen Patentschrift 1529953 ist es beispielsweise bekannt, eine solche Unterführung durch
Eindiffusion eines Bereiches hoher Leitfähigkeit in b5
den Halbleiterkörper zu realisieren, der gegen seine Umgebung durch eine Isolationsdiffusion isoliert ist.
Eine derartige Unterführung, auch als »underpass« bekannt, ist in Fig. I der vorliegenden Patentanmeldung
im Schnitt und in der Draufsicht dargestellt. Auf der Figur sind die einander kreuzenden Leitungen,
die z. B. aus Aluminium bestehen können, oberhalb der z. B. aus Siliciumdioxid bestehenden isolierenden
Abdeckschicht klar ersichtlich. Das gleiche gilt für den N '-leitenden, die Unterführungeiner der beiden Leitungen
bewirkenden Bereich, so daß von einer weiteren Erläuterung der Fig. 1 abgesehen werden kann.
Stehen für die monolithische Schaltung nach Fig. H
der US-Patentschrift 3 21Κ6Ϊ3 zwei Metallisierungsebenen zur Verfugung, so lassen sich Leitungskreuzungen
durch Verwendung einer isolierenden Zwischenschicht leicht realisieren.
Bei komplexeren monolithischen Schaltungsgebilden, als welche z. B. eine größere Anzahl von matrixförmig
angeordneten bipolaren Speicherzellen zu betrachten ist, ergeben sich ebenfalls eine große Anzahl
von unvermeidbaren Kreuzungsstellen, die bei der Auslegung derartiger Schaltungen oft erhebliche
Schwierigkeiten bereiten, insbesondere, wenn nur eine einzige Leitbahn- bzw. Metallisierungsebene
vorgesehen ist.
Wegen der hohen Anzahl der bei Matrixanordnungen zu realisierenden Kreuzungsstellen reichen die
eingangs erwähnten Möglichkeiten nicht aus, denn meist ist die Zahl der vorhandenen Widerstände, in
deren Bereich eine Kreuzungsstelle angeordnet werden könnte, zu gering oder ihre Lage innerhalb der
Schaltung ist nicht in jedem Falle für diesen Zweck geeignet. Andererseits möchte man auch durch eigens
eingebrachte unterführende Dotierungsgebiete nicht unnötig Flächenverluste auf dem Halbleiterplättchen
in Kauf nehmen, da es besonders bei Speicherproblemen unter anderem auf eine möglichst hohe Speicherelementdichte,
d. h. auf eine möglichst gute Ausnutzung des Halbleiterkörpers ankommt.
In diesem Zusammenhang sei darauf hingewiesen, daß bei in Planartechnik ausgeführten monolithischen
Schaltungen die obenerwähnten Isolations- oder Trenndiffusionen besonders platzraubend sind. Hierbei
werden einzelne Schaltelemente oder Teilschaltungen aus mehreren, auf geeignetem Potential liegenden
Schaltelementen gegeneinander bzw. gegen das Substrat dadurch isoliert, daß sie in sogenannten
Isolationswannen angeordnet werden, wobei die Isolation durch in Sperrichtung vorgespannte PN-Ubergänge
realisiert wird. Bei der Einbringung derartiger Trenndiffusionen ergeben sich auf Grund der Querdiffusion
relativ breite »Gräben«. Dies ist zurückzuführen auf die seitliche Ausdehnung der diffundierenden
Halbleiterzone unter den Rändern der Oxidmaskenfenster, die dadurch zustande kommt, daß sich die
Diffusionsfronten nicht nur in Richtung der Dickenerstreckung des Halbleiterplättchens, sondern auch
senkrecht hierzu in seitlicher Richtung ausbreiten. Der hierdurch bedingte Mehrbedarf an Platz auf dem
Halbleiterplättchen kann nach einer in der Praxis angewendeten Faustregel abgeschätzt werden, die davon
ausgeht, daß sich die Diffusionsfront etwa mit der gleichen Geschwindigkeit in seitlicher Richtung ausbreitet,
wie dies für die Tiefenerstreckung der Fall ist. Diese Tatsache fällt nun bei Trenndiffusionen besonders
ins Gewicht, weil diese meist die ganze epitaktische Schicht durchdringen muß. Andererseits ist aber
eine Mindestdicke der epitaktischen Schicht mit Rücksicht auf elektrische Eigenschaften der Gesamtstruktur
bzw. der Schaltungselemente erforderlich.
9 49
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Weg zur Realisierung von platzsparenden
Leitungskreuzungen aufzuweisen, die auch für umfangreichere Schaltungsgebilde mit einer Vielzahl
von Leitungskreuzungen geeignet ist.
Die genannte Aufgabe wird nach der Lehre der vorliegenden Erfindung dadurch gelöst, daß ein hinreichend
niederohmiger Elektrodenbereich eines Schailtungselementes der monolithisch integrierten
Schaltung verlängert und an beiden äußeren Enden mit AnscMußkontakten für einen Leiterzug versehen
ist, so daß der genannte Elektrodenbereich als Leitungsunterführung dient.
Erläuterungen des Erfindungsgedankens ergeben
sich aus der folgenden Beschreibung eines speziellen Ausführungsbeispiels sowie aus den Figuren. Es zeigt
Fig. 1 Aufbau einer Leitungskreuzung für monolithische Schaltungen nach dem Stande der Technik,
1 a Draufsicht, 1 b Längsschnitt,
Fig. 2 Schaltschema der dem Ausfüh/ungsbeispiel zugrunde liegenden Speicherzelle,
Fig. 3 Prinzipielle Auslegung einer Halbzelle der Schaltung nach Fig. 2, 3a Draufsicht, 3b Längsschnitt,
Fig. 4 Schematische Darstellung der Auftrennung der Speicherzelle nach Fig. 3 in zwei Halbzellen. Die
zur Funktion beider Halbzellen als Gesamtzelle erforderlichen Verbindungen sind die zwischen den Punkten
C1-C1 und C2-C1,
Fig. 5 Darstellung eines Ausschnitts einer Speicherzelle aus einer Matrix mit 8x8 Speicherzellen
nach dem Ätzen der aus Aluminium bestehenden Metallisierungsebene.
Zur Erläuterung des Erfindungsgedankens sei als spezielles Beispiel eine monolithische Schaltung mit )5
einer matrixartigen Anordnung einer Vielzahl von bipolaren Speicherzellen mit beliebigem Zugriff gewählt.
Derartige Speichersysteme erlangten in neuerer Zeit durch die Fortschritte der monolithischen
Schaltungstechnik eine gewisse Bedeutung und zur Zeit kann ihre Konkurrenzfähigkeit bezüglich ähnlicher,
jedoch aus Feldeffekt-Transistoren als Speicherelemente aufgebauten Speichersysteme, als erwiesen
betrachtet werden. Eine derartige Speichermatrix besitzt wegen der Forderung eines beliebigen
Zugriffes zu den einzelnen Speicherzellen eine Vielzahl von Kreuzungsstellen.
An Speicherzellen für monolithische Speicher mit beliebigem Zugriff sind eine Reihe von Anforderungen
zu stellen, wobei die Lehre der vorliegenden Erfindung einen wesentlichen Beitrag zur Erfüllung der
Hauptforderung nach geringem Flächenbedarf zu leisten vermag. Zum besseren Verständnis des Erfindungsgedankens
seien nunmehr zunächst die der als Beispiel gewählten Speichermatrix zugrunde liegende
Speicherzelle bzw. deren Auslegung näher beschrieben. Fig. 2 zeigt das Schaltschema einer derartigen
Zelle, die im wesentlichen aus einem bistabilen Multivibrator mit Doppelemittertransistoren und mit Dioden
parallel zu den Kopplungswiderständen besteht. Die Dioden bringen unter anderem den Vorteil, daß
die Zellenspannung nur schwach mit dem Zellenstrom ansteigt, weil die Diode auf der Seite des eingeschalteten
Transistors leitet. Diese Niederohmigkeit der Zelle macht das gewünschte Umschalten von kleinen
zu großen Strompegeln sehr einfach. Hebt man nämlich zum Adressieren die obere Wortleitung bezüglich
des Potentials an, dann wird sich der Strom durch die adressierten Zellen etwa um den Spannungssprung,
dividiert durch den Widerstand, erhöhen.
Denkt man an eine konventionelle Auslegung dieser Schaltung für den normalen monolithischen Prozeß,
so wird man zunächst erstaunt sein über die Zahl der Komponenten, über den damit verbundenen Flächenbedarf
durch Isolationswannen und über die Verdrahtungsschwierigkeit in einer Matrix, die sich durch
das Kreuzen von Wort- und Bitleitungspaaren ergeben. Insbesondere werden reguläre basisdiffundierte
Kopplungswiderstände viel Platz benötigen, weil sie für kleine Verlustleistung große Werte annehmen
müssen.
Es sind aber seit langem doppelt-diffundierte Widerstände bekannt, sogenannte Pinchwiderstände,
deren Flächenwiderstände in der Größenordnung von K) ΚΩ/± liegen im Vergleich zu 200 Ω/± der einfachen
Basisdiffusion. Sie werden im gleichen monolithischen Prozeß erzeugt, in dem ein basisdiffundierter
Widerstand mit der Emitterdiffusion überbrückt wird, so daß der Querschnitt des Widerstandes auf die relativ
niedrig dotierte Basisdicke eines Transistors eingeengt wird.
Einem weiteren Bedenken bezüglich der betrachteten Schaltung, daß man vielleicht zu viel platzraubende
Isolationswannen benötigen würde, wird durch eine weniger naheliegende Aufteilung der Zellen in
zwei identische Halbzellen begegnet. Im Schaltbild sind beide Halbzellen durch verschieden strichlierte
Verbindungsleitungen markiert. Jede Halbzelle läßt sich in der Auslegung in einer einzigen Wanne unterbringen,
wie dies im Prinzip in der Fig. 3 gezeigt ist. Durch P' -Isolationsdiffusion wird die Wanne in der
N-dotierten epitaktischen Schicht abgegrenzt, in die ein P-dotierter Basisstreifen eindiffundiert wird. Wie
üblich werden die beiden Emitter des Transistors durch zwei N f-Diffusionen hergestellt. Die epitaktische
Schicht unter der Basisdiffusion bildet den Kollektor des Transistors. Der Kollektorkontakt wird auf
einem ebenfalls mit der Emitterdiffusion hergestellten N * -Streifen geöffnet, der den Basisstreifen überlappt
und dadurch Verbindung zum Kollektor besitzt. Der Nf-Streifen erzeugt gleichzeitig einen Pinchwiderstand
am oberen Ende des Basisstreifens zwischen dem Basiskontakt P und dem Kontakt Q. Die Diode
zwischen Q und C ist nun bereits eingebaut, denn zwischen dem P-Gebiet bei Q- und N-dotierten Kollektorgebiet
ist ein PN-Übergang wirksam. Die Zelle besteht demnach aus zwei gleichen Halbzellen, von
denen jede wie eine Einzel komponente aussieht, obwohl sie jeweils aus mehreren Komponenten bestehen
und zur Funktion der gesamten Zelle mehr beisteuern, als dies für eine Einzelkomponente der Fall ist. Dies
ist ein Beispiel für das, was oft »zweite Stufe der Integration« genannt wird. Der Vorteil der genannten
Auslegung liegt nicht nur im Flächengewinn, sondern auch in e'er Verringerung der Anzahl von Kontakten
und in der Reduzierung der parasitären Kapazitäten, wodurch sowohl die Arbeitsgeschwindigkeit der Speicherzelle
als auch ihre Zuverlässigkeit erhöht wird.
Der vorstehende Sachverhalt ist aus der Fig. 3 ersichtlich. Fig. 3 zeigt die aus dem P^-Ieitenden Substrat
sowie aus den P+ Isolierdiffusionen bestehende Isolationswanne 6, die als Kollektor wirkende N-leitende
epitaktische Schicht 7, den P-Ieitenden Basisstreifen 8, die beiden N* -leitenden Emitter 1 und 2
sowie den Basiskontakt 4, den Kollektorkontakt 5 und den in der Fi e. 1 mit O bezeichneten Knntakt
über den der Kopplungswiderstand an der Wortleitung liegt. Weiterhin ist in Verbindung mit Fig. 3a
ersichtlich, daß die P-Ieitende Basiselektrode 8 in Höhe des Kollektorkontaktes 5 völlig von N-leitendem
Material umgeben ist, nämlich auf der Oberseite von dem N-leitenden, den Pinchwiderstand erzeugenden
Streifen 9, der gleichzeitig die Verbindung des Kollektorkoniaktes 5 zur Kollektorelektrodc herstellt.
Der N ' -leitende überlappende Streifen 9 erfüllt somit gleichzeitig drei verschiedene Aufgaben:
1. Durch Einschnüren des zwischen dem Kontakt Q und dem Basiskontakt 4 liegenden Widerstandes
R( trägt er wesentlich zu dessen Erhöhung bei;
2. er stellt eine leitende Verbindung zwischen dem Kollektorkontakt 5 und der eigentlichen N-leitenden
Kollektorelektrode her;
3. er stellt einen Teil der Diode sowie die Verbindung der Kathode dieser Diode mit dem Kollektorkontakt
5 dar, wobei diese Diode zwischen der Kollektorelektrode und dem am Kontakt Q
liegenden Pol des Kopplungswiderstandes R( wirksam ist.
In Fig. 4 ist nunmehr eine Aufteilung des Schaltschemas
von Fig. 2 in die den beiden Halbzellen zuzuordnenden Schaltungskomponenten herausgezeichnet,
wobei jede der beiden Halbzellen im wesentlichen einer Auslegung entsprechend der soeben
beschriebenen und in der Figur gezeigten Konfiguration besitzen möge.
Nimmt man nunmehr eine geringfügige gestaltliche Modifikation der Halbzellen vor, bei der diese etwa
die Form eines eckigen C annehmen, so lassen sich eine Vielzahl von Halbzellen zu einem matrixförmigen
Speichersystem zusammenfassen, wobei sich die in Fig. 4 eingezeichneten Leitungsführungen zur schaltungsmäßigcn
Zusammenfassung beider Halbzellen zwanglos so erweitern lassen, daß diese Verbindung
bei im wesentlichen gradliniger Verlängerung gleichzeitig die Wort- und Bitleitungen der Matrix darstellen.
Im einzelnen geht dies aus der Fig. 5 hervor, die einen Ausschnitt aus der aus Aluminium bestehenden
Metallisierungsebenc der Matrix nach Durchführung der Ätzung darstellt.
Auch die soeben erwähnte gestaltliche Modifikation der Halbzellen ist aus der Fig. 5 zu ersehen. Innerhalb
der zu einem eckigen C geformten Halbzelle liegt ein Emitter E1 mit nur einem Kontakt 11 ganz
rechts oben. Links daneben, in etwa gleicher Höhe ist der obere Kontakt 12 des zweiten Emitters E2 zu
sehen. Der Emitter ist verlängert und nimmt den größten Teil des etwa senkrecht verlaufenden Teiles
des C ein. Etwas oberhalb der linken unteren Ecke des C liegt am unteren Ende des verlängerten Emitters
Λ\ ein zweiter Kontakt 13, während in der linken unteren
Ecke des C der Basiskontakt 14 angeordnet ist, der gleichzeitig einen Pol des Kopplungswiderstandes
Ii, darstellt. Der Kollcktoikontakt 15 ist in der rechten
unteren Ecke des eckigen C zu sehen, während darüber, etwa in dem offenen Bereich des C tier Kontakt
Q1 angebracht ist, der dem zweiten Pol des Kopp
lungswiderstandes R( entspricht. Die in Fig. 5 mit dei
vorstehenden Kontaktbezeichnungen versehene Halbzelle wird von der rechten benachbarten HaIbzelle
zu einer vollständigen Speicherzelle ergänzt. Die entsprechenden Kontakte dieser Halbzelle sind mi
21, 22, 23, 24, 25 und Q2 bezeichnet. Wie ein Vergleich
von Fig. 4 mit Fig. 5 zeigt, werden zur Sicherstcllungder
Funktion beider Halbzellen als Gesamtzelle die beiden singulärcn Verbindungen C2-C2 und
C1-C, in Fig. 4 bzw. 15-24 und 14-25 in Fig. 5 benötigt,
die jeweils nur einmal für jede Gesamtzelle vorkommen und zu den entsprechenden Leitungen
der übrigen Zellen keinerlei galvanische Verbindungen aufweisen. Für diese Leitungszüge sind daher keinerlei
Kreuzungen erforderlich. Anders verhält es sich dagegen mit der Verbindung zwischen Q1 und Q2 sowie
zwischen dem ersten Emitter 11 und 21. Diese Verbindungen vereinigen zwar ebenfalls beide HaIbzellen
zu einer funktionsfähigen Gesamtzelle, stellen jedoch gleichzeitig das Wortleitungspaar der Zelle
dar, über die jeweils die Information einer Matrixzeile abgefragt wird. Diese Leitungen verbinden daher alle
Kontakte einer Matrixzeile und sind daher mit den Bitleitungspaaren Bit 1 und Bit 2 zu kreuzen, die ihrerseits
im wesentlichen senkrecht zu dem Wortlcitungspaar verlaufen, wobei die Bit 1-Leitung alle
Emitter der ersten Halbzellen und die Bit O-Leitung alle Emitter der zweiten Halbzellen je einer Matrix-
JO spalte zusammenfaßt. Diese Leitungen verlaufer
nunmehr über eine Längserstreckung, die der Verlängerung der zweiten Emitter beider Halbzellen entspricht,
innerhalb des im Halbleiterkörper eingebetteten gutleitenden Bereiches des zweiten Emitters
wobei die Wortleitungen über die von dem verlängerten Emitter gebildeten Unterführung hinweggeführt
sind. Eine zwischen verlängertem Emitter und den Wortleitungen befindliche isolierende Schicht, die
z. B. aus Siliziumdioxid bestehen kann, übernimmt die
■to Isolation zwischen Wort- und Bitlcitungen an den jeweiligen
Kreuzungsstellen. Es sei noch erwähnt, daß der Widerstand R'c2 der rechten Halbzelle, über den
die Bit O-Leitung führt, in der eingangs als Stand dei
Technik beschriebenen Weise zur Betätigung diesel Leitungskreuzung ausgenutzt wurde. Abschließent
sei nochmals darauf hingewiesen, daß sich die vorliegende Erfindung zwar nur auf die zuletzt beschriebene
Konfiguration der Leitungskreuzungen erstreckt, zi deren Beschreibung als besonders geeignetes Beispie
eine monolithische Speichermatrix mit beliebigen· Zugriff gewählt wurde. Erst alle im vorstehenden beschriebenen
Maßnahmen zusammen, d. h. im wesentlichen die Einführung der Integration der zweiter
Stufe in Verbindung mit der Realisierung der Leitungskreuzungen nach der Lehre der vorliegender
Erfindung ermöglichen den Aufbau einer Speicher matrix mit den obenerwähnten günstigen Speicher
eigenschaften. Diese Maßnahmen waren dahei zum Zwecke der Vcrständlichmachung des Erfin
wi dungsgedankens in ihrer Gesamtheit zu beschrei
hen.
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. Leitungskreuzung für monolithisch integrierte Halbleiterschaltungen, bei der die erste,
nichtunterbrochene Leitungsführung oberhalb einer die Kalbleiterschaltung passivierenden Abdeckschicht
verläuft und der Strom der zweiten unterbrochenen Leitungsführung im Bereich der
Kreuzung unterhalb der passivierenden Abdeckschicht fließt, dadurch gekennzeichnet, daß
ein hinreichend niederohmiger Elektrodenbereich eines Schaltungselementes der monolithisch integrierten
Schaltung verlängert und an beiden äußeren Enden mit Anschlußkontakten (12, 13) für
einen Leiterzug versehen ist, so daß der genannte Elektrodenbereich als Leitungsunterführung
dient.
2. Leitungskreuzung nach Anspruch 1, dadurch
gekennzeichnet, daß der verlängerte Elektroden- -° bereich der Emitterbereich eines Transistors ist.
3. Verwendung einer Leitungskreuzung nach den Ansprüchen 1 und 2, bei der Herstellung einer
bipolaren monolithischen Speichermatrix mit wahlfreiem Zugriff. ^
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19691949484 DE1949484B2 (de) | 1969-10-01 | 1969-10-01 | Leitungskreuzung fuer monolithisch integrierte halbleiterschaltungen und deren verwendung in einer speichermatrix |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19691949484 DE1949484B2 (de) | 1969-10-01 | 1969-10-01 | Leitungskreuzung fuer monolithisch integrierte halbleiterschaltungen und deren verwendung in einer speichermatrix |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1949484A1 DE1949484A1 (de) | 1971-04-08 |
| DE1949484B2 true DE1949484B2 (de) | 1978-02-23 |
Family
ID=5747021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19691949484 Withdrawn DE1949484B2 (de) | 1969-10-01 | 1969-10-01 | Leitungskreuzung fuer monolithisch integrierte halbleiterschaltungen und deren verwendung in einer speichermatrix |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1949484B2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3302206A1 (de) * | 1982-01-25 | 1983-08-04 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltung |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3849872A (en) * | 1972-10-24 | 1974-11-26 | Ibm | Contacting integrated circuit chip terminal through the wafer kerf |
| US4027994A (en) * | 1975-08-08 | 1977-06-07 | Roto-Master, Inc. | Partially divided turbine housing for turbochargers and the like |
| DE2849924C3 (de) * | 1978-11-17 | 1981-10-01 | Aktiengesellschaft Kühnle, Kopp & Kausch, 6710 Frankenthal | Turbinengehäuse |
| US4389845A (en) * | 1979-11-20 | 1983-06-28 | Ishikawajima-Harima Jukogyo Kabushiki Kaisha | Turbine casing for turbochargers |
| JP3926011B2 (ja) | 1997-12-24 | 2007-06-06 | 株式会社ルネサステクノロジ | 半導体装置の設計方法 |
-
1969
- 1969-10-01 DE DE19691949484 patent/DE1949484B2/de not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3302206A1 (de) * | 1982-01-25 | 1983-08-04 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltung |
Also Published As
| Publication number | Publication date |
|---|---|
| DE1949484A1 (de) | 1971-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3844120C2 (de) | Halbleitereinrichtung mit grabenförmiger Struktur | |
| DE69133300T2 (de) | Feldeffektanordnung mit einem Kanal aus polykristallinem Silizium | |
| DE10239815A1 (de) | Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem | |
| DE19832795B4 (de) | Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst | |
| DE2235801A1 (de) | Monolithischer festwertspeicher und verfahren zur herstellung | |
| DE2630571B2 (de) | Ein-Transistor-Speicherzelle mit in V-MOS-Technik | |
| DE1639254A1 (de) | Feldeffekthalbleitereinrichtung mit isoliertem Gatter und einem Durchschlagverhinderungsschaltelement sowie Verfahren zu ihrer Herstellung | |
| DE2655575A1 (de) | Kompakte monolithische halbleiterstruktur | |
| DE2408527A1 (de) | Anordnung mit leiterbahnen auf verschiedenen pegeln und mit verbindungen zwischen diesen leiterbahnen | |
| DE2901538A1 (de) | Speicherschaltung und variabler widerstand zur verwendung in derselben | |
| DE2554612A1 (de) | Integrierte halbleiterschaltung | |
| DE3840559C2 (de) | ||
| DE2850864A1 (de) | Halbleiteranordnung mit einem festwertspeicher und verfahren zur herstellung einer derartigen halbleiteranordnung | |
| DE69009196T2 (de) | EEPROM, dessen Löschgate-Elektrodenmuster, die Muster des Source-Bereiches kreuzen und Verfahren zur Herstellung desselben. | |
| EP0001209A1 (de) | Integrierte Halbleiterschaltung | |
| DE1949484B2 (de) | Leitungskreuzung fuer monolithisch integrierte halbleiterschaltungen und deren verwendung in einer speichermatrix | |
| DE69431782T2 (de) | Programmierbares Halbleiterbauelement | |
| DE3821405C2 (de) | ||
| DE1764241C3 (de) | Monolithisch integrierte Halbleiterschaltung | |
| EP0004871B1 (de) | Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle | |
| DE1614250C3 (de) | Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen | |
| DE2318550B2 (de) | ||
| DE3230067A1 (de) | Permanentspeichervorrichtung | |
| DE4445565A1 (de) | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung | |
| EP0199231B1 (de) | In CMOS-Technik aufgebaute Zelle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BHN | Withdrawal |